KR900006547B1 - 컴퓨터용 메모리 구성장치 - Google Patents
컴퓨터용 메모리 구성장치 Download PDFInfo
- Publication number
- KR900006547B1 KR900006547B1 KR1019860010165A KR860010165A KR900006547B1 KR 900006547 B1 KR900006547 B1 KR 900006547B1 KR 1019860010165 A KR1019860010165 A KR 1019860010165A KR 860010165 A KR860010165 A KR 860010165A KR 900006547 B1 KR900006547 B1 KR 900006547B1
- Authority
- KR
- South Korea
- Prior art keywords
- address
- bus
- signal
- computer system
- memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Abstract
내용 없음.
Description
제1도는 본 발명 장치의 구성도.
제2도의 (a)-(c)는 본 발명 장치를 설명하기 위한 도면.
제3도의 (a),(b)는 본 발명 장치에서 후면 보드 및 여분핀 사용에 대한 설명을 위한 도면.
제4도는 종래 메모리 구성장치의 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 컴퓨터시스템 버스 2 : 어드레스
3 : 데이타 버스 4 : 제어 버스
7 : 어드레스 디코더 10 : 확인 비교기
14 : 어드레스 맵 레지스터 18 : 비교기
20 : OR게이트 21 : NOR게이트
본 발명은 컴퓨터 시스템에 있어서 컴퓨터 시스텐 버스내에 사용자가 마음대로 사용할 수 있는 여분의 핀을 이용하여 메모리 보드의 유무상태 및 메모리 보드의 용량을 소프트 웨어적으로 검사하기 위한 메모리 구성장치에 관한 것이다.
종래에는 제4도에 나타낸 바와 같이 스위치로 구성된 점퍼 블록(36)에 의해 메모리 보드의 시작 어드레스(38)가 결정되고 그 결정된 시작 어드레스(38)와 컴퓨터 시스템 버스(31)상의 어드레스 버스(32)에 실린상위 어드레스(37)가 일치하면 비교기(35)를 통하여 '로우'인 정합신호(39)가 출력되어 메모리 제어기(40)가 작동된다. 이러한 메모리 제어기(40)는 컴퓨터 시스템 버스(31)상의 어드레스 버스(32), 제어버스(33)로부더 각각 어드레스, 제어신호를 제공받아 메모리 뱅크(44)에 메모리 어드레스(41), 메모리 제어신호(42)를 가하므로써 메모리 뱅크(44)내의 원하는 어드레스의 메모리 데이타(43)를 읽어내서 컴퓨터 시스템 버스(31)상의 데이타 버스(34)에 그 읽어낸 데이타를 실어주거나 또는 컴퓨터 시스템 버스(31)상의 데이타 버스(34)에 실린 데이타를 메모리 뱅크(44)내의 원하는 어드레스에 써넣게 되는 것이나, 이는 컴퓨터 시스템 집적시 시스렘내에 사용될 각각의 메모리 보드마다 점퍼블록의 스위치 세팅을 하여 구성시켜야만 된다.
또한 시스템의 초기화시에 시스템내의 메모리 용량을 검사하기 위해서는 사용되는 메모리 보드의 어드레스는 연속적이어야만 한다. 따라서 시스템내에 사용된 메모리 보드가 사용중 불량이 되면 필히 그 불량한 메모리 보드를 새로운 메모리 보드로 교체하던가 또는 그 불량한 메모리 보드를 제거하고 시스템내의 다른메모리 보드의 점퍼 블록의 스위치 세팅을 다시하여 시스템내의 메모리 보드의 어드레스를 연속적으로 하여야만 시스템을 정상적으로 운용할 수가 있기 때문에 갑작스런 메모리 보드의 불량이 발생되면 메모리 보드를 교환하거나 또는 그 메모리 보드를 제거하고 시스템내의 다른 메모리 보드들의 점퍼블록의 스위치 세팅을 다시 할때까지는 컴퓨터 시스템을 정상적으로 사용하지 못하게 되는 단점이 있었다.
본 발명은 이러한 종래의 단점을 해결하기 위하여 스위치로 구성된 점퍼 블록에 의해 메모리 보드의 시작어드레스를 지정해주지 않고 시스템의 버스상의 슬릇(S1ot)확인에 의해 소프트 웨어적으로 각 슬롯의 메모리 보드 유무를 판별하므로서 사용 가능한 메모리의 용량 검사가 용이하고, 만일 컴퓨터 시스템의 사용도중 메모리 보드가 불량이 되더라도 불량된 메모리 보드를 교체함이 없이 불량 메모리 보드의 어드레스 맵 레지스터의 시작 어드레스 값을 컴퓨터 시스템에서 사용하지 않는 영역의 값으로 바꾸고 다른 메모리 보드내의 어드레스 맵 레지스터에 간직된 시작 어드레스를 조정함으로써 컴퓨터 시스템을 정상적으로 운용할 수 있어 메모리가 불량이 되더라도 컴퓨터 시스템의 사용중지 없이 연속작동이 가능한 컴퓨터용 메모리 구성장치를 제공하는 것을 목적으로 하는 것으로, 이하 첨부된 도면을 참조하면서 본 발명을 상세히 설명하면 다음과 같다.
제1도를 참조하면 본 발명 장치는 어드레스 버스(2), 데이타 버스(3), 제어버스(4), 확인버스(5)를 포함하는 컴퓨터 시스템 버스(1)에서 확인신호 및 이에 대응하는 어드레스 신호를 받아 비교하여 확인 응답 신호를 내보내는 확인 비교기(10)의 출격은 NOR게이트(21)를 통하여 시작 어드레스를 기억하는 어드레스 맵 레지스더(14)에 연결함과 동시에 OR게이트(20)의 일측입력을 통하여 컴퓨터 시스템 버스(1)내의 제어버스(4)에 연결하고 컴퓨터 시스템 버스(1)에 실린 어드레스 신호(2)를 어드레스 디코더(7)에 의해 디코딩하여 확인 비교기 선택신호(16)로서 OR게이트(20)에 연결함 과 동시에 어드레스 맵 레지스터 선택신호(15)로서 NOR게이트(21)에 인가하며, 어드레스 맵 레지스터(14)의 출력을 시작 어드레스로서 비교기(18)에 연결하여 구성된 것이다.
이와같이 구성된 본 발명 창치의 작용효과를 설명하면 다음과 같다.
제2도의 (a)에서와 같이 상용의 버스를 기본으로 하는 컴퓨터 시스템의 후면보드에서 보드가 꽂힐 수있는 슬롯이 N개인 경우 컴퓨터 시스템 버스(l)내의 사용자가 마음대로 사용할 수 있는 여분의 핀을 이용하여 확인핀(ID1……IDn)을 만든다.
여기서 후면 보드란 제3도의 (a)에서 나타낸 바와 같이 동일한 상용의 시스템 버스(VME(Versa ModuIe Euro)버스, PC/AT(Personal Computer/Advanced Technology)버스, Multi버스 등)를 사용하는 보드들을 서로 연결시켜 주기 위한 보드로서 각각의 상용의 시스템 버스에서 규정한 컨덱터(Connector)를 이용하여 슬롯을 구성하고 슬롯과 슬롯사이의 간격은 각각의 상용의 시스템 버스에서 규정하고 있으며, 모든 슬롯상의 핀들은 상용의 시스템 버스에서 규정한 대로 서로 연결되어지거나 특수한 목적(예로서, daisy-chain 신호 용도로 사용)에 이용된다.
VME 버스의 경우는 각각 P1과 P2는 96핀 컨넥터로서 P1의 96핀과 P2의 96핀중 32핀은 VME버스에 규징된 신호선 혹은 전원 공급선으로 사용되고 P2의 나머지 64핀은 제3도의 (b)에서와 같이 사용자 마음대로 규정하여 사용할 수 있는 여분의 핀이다.
따라서 본 발명은 VME 버스상의 P2컨넥더의 여분의 64핀과 같은 여분의 핀을 이용하여 이를 확인펀(IDl……4Dn)으로 사용한다.
또한 사용의 VME 버스용 보드는 후면 보드상에 N개의 슬롯 어느곳이든지 꽂아서 사용할 수가 있다. 여기서 n=1og2N(N≥2인 정수)이다.
예를 들어 N=8인 경우에는 표 1에서와 같이 n=3이 되므로 IDl, ID2, ID3는 다음의 표 2와 같이 만들어진다.
[표 1]
[표 2]
따라서 각각의 슬롯마다 고유의 확인번호(ID) 즉 (ID1……IDn)을 갖게 되고, 후면보드상에서 "0"인 경우에는 접지시키고, "1"인 경우에는 +5V로 풀업(Pul1-up)시키면 되는 것이다.
시스템 초기화시에 메모리 보드의 유무를 판별하기 위해 각각의 슬롯에 확인핀 번호(ID1……IDn)을 포함한 확인(ID)검사 어드레스를 내보내서 ID 정합 응답신호가 입력된 슬롯의 어드레스 맵 레지스터(14)를 지정하는 어드레스를 시작 어드레스 데이타와 함께 컴퓨터 시스템 버스(1)상에 실어 주므로서 확인 정합 응답신호가 발생한 슬롯의 메모리 보드가 구성되는 것이다.
이와같은 방법으로 슬롯(N)까지 검사하므로써 시스템내의 전체 메모리를 검사하여 사용하는 메모리 보드전체를 구성할 수 있는 것이다. 이제 제2도의 (b)를 참조하면 컴퓨터 시스템 버스(1)를 통하여 출력되는 어드레스에서 최상위 비트(MSB)를 포함한 2개의 비트(A)를 어드레스 모드를 지정하는 비트로 하고 그 값이 0.0, 0.1인 경우에는 시스템에 사용되는 메모리를 억세스하는 어드레스로 하고, 1.0인 경우에는 시스템버스를 통한 입출력 작동에 해당되는 어드레스로 하며, 1.1인 경우 확인 검사 어드레스 및 어드레스 맵 레지스터 지정 어드레스로 한다.
따라서 제1도의 어드레스 디코더(7)는 컴퓨터 시스템 버스(1)에서 출력된 어드레스의 최상위 비트(MSB)를 포함하는 상위 2비트(A), 슬롯 확인 신호를 포함한 n-비트(B)에 뒤따른 1비트(C)를 디코딩하는데 최상위 비트(MSB)를 포함한 상위 2비트(A)가 (1.1)이고 슬롯확인 신호를 포함한 n비트(B)에 뒤따른 1비트(C)가 0인 경우 확인 비교기 선택신호(16)는 '로우'로 되고, 1비트(C)가, 1인 경우에는 어드레스맵 레지스터 선택신호(15)를 '로우'로 한다. 컴퓨터 시스템 버스(1)를 통하여 출력된 어드레스에서 슬롯 확인신호에 해당되는 n-비트(B)와 후면 보드상에서 제공되는 확인신호(IDn……IDl)가 일치하는 경우 확인 비교기(10)의 출력이 '로우'로 되는 한편 컴퓨터 시스템 버스(1)에 실린 어드레스가 확인검사 어드레스인 경우확인 비교기 선택신호(16)가 '로우'로 되어 OR게이트(20)를 통해 확인 정합 응답신호를 컴퓨터 시스템 버스81)에 출력하고 컴퓨터 시스템 버스(1)에 실린 어드레스가 어드레스 맵 레지스터 지정 어드레스인 경우에는 어드레스 맵 레지스터 선택신호(15)가 '로우'로 되어 NOR게이트(21)의 출력이 '하이'가 되므로 컴퓨터 시스템 버스(1)상에 실린 시작 어드레스 데이타가 어드레스 맵 레지스터(14)에 실리게 되고 이러한 시작 어드레스 데이타는 비교기(18)의 입력이 되는 것이다.
한편, 어드레스 맵 레지스터(14)의 출력인 시작 어드레스(13)와 시스템 버스(1)상의 어드레스 버스(2)에 실린 상위 어드레스(11)가 일치하면 비교기(18)를 통하여 정합신호(121가 '로우'가 되어 메모리 제어기(8)가작동하게 되는데 메모리 뱅크(9)내에 있는 데이타를 읽거나 또는 메모리 뱅크(9)에 데이타를 써 넣는 일련의 작동들은 종래의 메모리 구성장치와 동일하므로 그에 대한 설명은 생략한다.
이상에서 실명한 바와 같이 본 발명에 의하면 스위치로 구성된 점퍼블록에 의해 메모리 보드의 시작 어드레스를 지정해 주지않고 버스상의 슬롯 확인신호에 의해 소프트 웨어적으로 각 슬롯의 메모리 유무를 판단하므로써 사용 가능한 메모리 용량 검사가 용이하고, 만일 시스템 사용도중 메모리가 뷸량이 되어도 나머지 사용가능한 메모리 보드의 어드레스 맵 레지스터에 간직된 시작 어드레스를 조정하므로써 컴퓨터 시스템을 항상 정상적으로 운행할 수 있는 장점이 있다.
Claims (1)
- 어드레스 버스(2), 데이타 버스(3), 제어 버스(4), 확인 버스(5)를 포함하는 컴퓨터 시스템 버스(1)에서 확인신호 및 이에 대응하는 어드레스 신호를 받아 비교하여 확인 응답신호를 내보내는 확인비교기(10)의 출력은 NOR게이트(21)를 통하여 시작 어드레스를 기억하는 어드레스 맵 레지스터(14)에 연결함과 동시에 OR게이트(20)의 일측 입력을 통하여 컴퓨터 시스템 버스(1)내의 제어 버스(4)에 연결하고, 컴퓨터 시스템 버스(l)에 실린 어드레스 신호(2)를 어드레스 디코더(7)에 의해 디코딩하여 확인 비고기 선택신호(16)로서 OR게이트(20)에 인가함과 동시에 어드레스 맵 레지스터 선택신호(15)로서 NOR게이트(21)에 인가하여 어드레스 맵 레지스터(14)의 출력을 시작 어드레스로서 비교기(18)에 연결하여된 컴퓨터용 메모리 구성장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860010165A KR900006547B1 (ko) | 1986-11-29 | 1986-11-29 | 컴퓨터용 메모리 구성장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860010165A KR900006547B1 (ko) | 1986-11-29 | 1986-11-29 | 컴퓨터용 메모리 구성장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880006605A KR880006605A (ko) | 1988-07-23 |
| KR900006547B1 true KR900006547B1 (ko) | 1990-09-13 |
Family
ID=19253696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860010165A KR900006547B1 (ko) | 1986-11-29 | 1986-11-29 | 컴퓨터용 메모리 구성장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900006547B1 (ko) |
-
1986
- 1986-11-29 KR KR1019860010165A patent/KR900006547B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880006605A (ko) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4373181A (en) | Dynamic device address assignment mechanism for a data processing system | |
| EP0403117B1 (en) | Feature board with automatic adjustment to slot position | |
| JP3030342B2 (ja) | カード | |
| US6002638A (en) | Memory device having a switchable clock output and method therefor | |
| CA2046356C (en) | Method and apparatus for improved initialization of computer system features | |
| KR890002330B1 (ko) | 멀티프로세서 시스템 | |
| US6438625B1 (en) | System and method for automatically identifying slots in a backplane | |
| US6457155B1 (en) | Method for making a memory card adapter insertable into a motherboard memory card socket comprising a memory card receiving socket having the same configuration as the motherboard memory card socket | |
| US6295565B1 (en) | RAID controller card coupled via first and second edge connectors to the system bus and on-board SCSI controller respectfully | |
| EP0465079B1 (en) | Method and device for assigning I/O address in data processing apparatus | |
| JPS5932028A (ja) | 交換可能なインタ−フェ−ス回路及びその動作方法 | |
| US5446860A (en) | Apparatus for determining a computer memory configuration of memory modules using presence detect bits shifted serially into a configuration register | |
| US5329634A (en) | Computer system with automatic adapter card setup | |
| US5027313A (en) | Apparatus for determining maximum usable memory size | |
| EP0200198B1 (en) | An arrangement for expanding memory capacity | |
| KR900006547B1 (ko) | 컴퓨터용 메모리 구성장치 | |
| US6549027B1 (en) | Apparatus and method for testing for compatibility between circuit boards | |
| KR950002944B1 (ko) | 메모리 재맵핑 기능을 갖는 마이크로 컴퓨터 시스템 | |
| US6711658B2 (en) | Architecture and configuring method for a computer expansion board | |
| KR970059914A (ko) | 플래시 메모리 시스템 | |
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| CN108346878B (zh) | 一种连接器、服务器及服务器电源切换方法 | |
| JPS6243273B2 (ko) | ||
| US4916601A (en) | Means for transferring firmware signals between a control store and a microprocessor means through a reduced number of connections by transfer according to firmware signal function | |
| JPS5819800A (ja) | 揮発性記憶装置の動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19961230 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |