JPS5819800A - 揮発性記憶装置の動作方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理記憶装置、特に揮発性記憶装置の動
作方法に係る。

発明の背景 複数のデータ・プロセッサ、ホスト、まｆｃ　ｌｄ　中
央処理装置が記憶装置を共用することは一般的な慣習で
ある。磁気テープ装置およびディスク・ファイル装置の
ような記憶装置の多くは保持特性を有する。すなわち、
データは前記記憶装置に電力が供給されているかどうか
に関係なく記憶を維持する記憶素子の、保持力のある磁
気被膜に記憶される。このような保持力のある記憶装置
は一般的特徴としてアクセス時間が比較的長い。デーグ
処理技術では、非常に短かいアクセス時間を示すメモｌ
Ｊ’を持つことが要求される。従って、保持力のない、
または揮発性のメモリである半導体メモリが複数のデー
タ処理装置（以下、ホストという）におけるデータ記１
意に関連して用いられている。

これらの揮発性メモリは複数のホスｌ−１特に柔軟結合
されたホストによって共用される。ホストの動作は共用
メモリの内容に完全に依存するものではなく、ホストと
共用揮発性メモリの間のデータ転送のほか同時アクセス
９求の結合）リイ除に必要な手段を与える、？δ、気的
に制御された事象の所定のシーケンスによって、ホスト
のいずれかが共用メモリにアクセスする。一般に、前記
の揮発性の共用メモリはその内容のディレクトリ全必要
とし、それによって前記メモリにアクセスするホストは
どれも、前記ディレクトリを調べてアクセスを必要とす
るデータの所在位置を決定し、または記憶する必要があ
るデータの記憶場所を見つけることができる。捷だ、揮
発性共用ｊメモリに対する電力供給がなくなると、揮発
性メモリにある前記ディ（３） ンクトリは失われる。

ホストにおけるデータ処理全開始するには、初期プログ
ラム・ロード（以下、ＩＰＬという）と呼ばれる手続き
全行々い、メモリのほかにホストのそれぞれの電気素子
の雷、気的状態全、データ処理動作が確実に行われるよ
うに正しくセットする。

ＩＰＬは保持力のあるメモリからホストの揮発性メモリ
へのデータ転送を含む場合があシ、前記転送は保持力の
あるメモリから前記の揮発性共用メモリに対するデータ
転送を含めて可能である。前記共用メモリが使用可能に
なる前に、前記共用メモリのディレクトすが作成されな
ければならない。

半導体メモリでは揮発性メモリ素子として通常はフリッ
プフロップを用いており、前記揮発性メモリの電源が入
ると、それぞれの揮発性メモリ素子は偶然的で不定の状
態を生じる。すべてのメモリ素子の状態が不定であるか
ら、共用の揮発性メモリが既に初＋１］設定されたかど
うか全決定するのは容易では彦い。それぞれのホストの
ＩＰＬは相互に非同期または同期の関係で行なうことが
できる。

（４） 共用メモリに対する電源投入はホストのＩ　Ｐ　Ｌと同
期して、またけ別の時点で行なうことができる。

共用メモリのオフラインとオンライン全変更するような
他の事象も−１だ前記のタイプのメモリでは偶然的で不
定のメモリ素子の状態を生じる。

特定の揮発性メモリヲ共用するそれぞれのホストの間の
複雑で時間のかかる通信手順は、共用メモリが実際に初
期設定されるかどうか全決定するのに用いることかでき
る。更に、との複ｉ′４ｔ、な通信手順は前記メモリが
初期設定されデータ処理の観点から動作可能な状態を確
実に保つように維持されなければならない。前記の初？
ＷＩ：な通信におけるエラーはデータ処理システムのデ
ータの完全性を失うことになる。特に、特定のホストが
特定の時間に前記手順に応答しない場合には、メモリ検
査手頃の開始プログラムは他のホストが故障状態で単に
例外的に使用状態なのか、または通信装置が故障なのか
確かめることができない。従って、前記手順は時間的に
も器材としても費用が嵩むだけでなく、データおよび７
ステムの完全性全確保する上でも完全に信頼できるもの
ではない。

複数のホス）ｋ用いる環境で柔軟結合を施した共用揮発
性メモリの初期設定はそれぞれの動作条件の下で容易に
行なわれることが要求される。たとえ、１つまたはそれ
以上のホストが動作しないか通信できない、または共用
メモリが故障である、捷たは共用揮発性メモリへの経路
を除いて使用可能なホストの１つが動作しないとしても
、メモリの初期設定を検査できることは重要である。更
に共用メモリに対して同時にアクセスが試みられること
もある（この場合、結合解除が必要である）。

発明の要約 本発明は柔軟結合された揮発性の共用メモリヲ初期設定
するための装置および方法全方えるもので、柔軟結合の
状態で複数のホストが共用する前記メモリにアクセスす
る手順と装置が含まれる。

共用揮発性メモリの特定の記憶領域はいわゆるトークン
を記憶するのに用いられる。トークンはトークンを表わ
す無作為性を守るのに十分なデイジタル・ビット位置を
有する。共用揮発性メモリにアクセスするとき、ホスト
はトークン領域全読取り、読取ったトークンを既知の１
・−クンと比較する。２つの１・−クンの比較の結果が
肯定的な場合、前記メモリは初期設定され、通常のデー
タ処理がそれに続いて行われる。トークンの比較結果が
否定的な場合には、アクセスしているホストはデータの
ティレフトすおよび他の補助テーブルを作成することに
よって前記共Ｉ１１メモｌ）　ｋ初期設定し、それに」
：って複数のホストのいずれかが共用揮発性メモリにう
捷くアクセスすることができる。前記のり期設定がうま
く完了したとき、初期設定しているホストは前記メモリ
の１・−クン飴域に前記１・−クンを記録し、ホストの
いずれかが続いて行なうメモリへのアクセスはいずれも
共用揮発性メモリの適切な初期設定を横歪できる。本発
明の良好な実施例では、谷々のホストは緊密結合の関係
で用いる、そのホスト自身のメイン・メモリ捷たはロー
カル・メモリを有する１−１更に、前記メイン・メモリ
捷たはローノフル・メモリはホストの１つ（７） によってのみアクセス可能である。

詳細な説明 図面の参照において、同じ番号は図面が異なっても同じ
部分および構造特性を示す。第１図において、外部揮発
性メモリとして示される外部メモＩＪ　１０は入出力接
続捷たはバス１２によって複数のホスト１１のいずれか
によってアクセスされる。

ホスト１１の各々はそれ自身のメイン・メモリ１３を有
する。捷たメイン・メモリ１３の各々は共用される外部
メモＩＪ　１０の使用モードを示すためラッチ１４全含
む。メイン・メモリ１３における各々の使用モード表示
は、後に説明するように、外部メモリが適切に初期設定
されたかどうかを示す。

外部メモリ１０は、同時アクセスが禁止されるように普
通の結合解除回路（図示せず）を含むアクセス回路１５
を通じてホスト１１のどれかによってアクセスされる。

外部メモリ１０はパ電源オン″する毎にメモリ内容が未
知であるような揮発（８） 性メモリであってもよい。このような外部メモリは、ホ
スト１１が用いるデータの保持に加えて、外部メモリ１
０に記憶されたホストのデータにアクスセするための間
接アドレス指定機構であるディレクトリ１６を含む。半
導体メモリのような揮発性メモリの正しい初期設定を示
すための簡単な機構は、外部メモリ１０の所定のアドレ
ス可能な記憶レジスタにトークン１７を記憶することで
ある。トークンは、メモリが実際に初期設定されないと
きに初期設定されているとして表示される確率を最小に
するような大きさのメモリに記憶される所定のデータ・
パターンである。前記の確率は０．５　　である。ただ
し、Ｎはトークンのビット数である。エラー修正ビット
がトークンに含まれる場合″べき”Ｎはまたそれらのエ
ラー修正ビットに当ては捷る。外部メモリ１０が半導体
メモリである場合、１６バイト（１バイト当り８ビツト
＋パリテイ・ビット）のトークンが初期設定を示すのに
十分であることがわかっている。本発明で使用できるト
ークンを１６進数で表示した例を次に示す。

ＦＯＥＩＤ２Ｃ５Ｂ４Ａ５９６Ｂ７７Ｂ６９５Ａ４Ｂ５
Ｃ２ＤＩＥＯＦホスト１１は、外部メモリ１０に対する
最初のアクセスでトークン１７を読取り、それをホスト
１１の内部にあるトークンと比較する。比較したトーク
ンが一致する場合は外部メモリ１０は初期設定され、一
致しない場合には外部メモリ１０は初期設定されない。

ホスト１１は許容値に等しくないトークン１７の値を単
に記録することによって外部メモリ１０が初期設定され
ないことをマークすることができる。従って、前記トー
クンは初期設定の論理表示のほかに絶対表示を与える。

外部メモリ１０１ｒｉ、トークン１７の領域のエラー条
件、メモリ・リフレッシュ・エラーによっテ生じたトー
クン１７の領域のエラー、アクセス回路１５またはバス
１２によって生じたエラーなどのため初期設定されない
と表示される。メモリ内容の完全性に影響するすべての
検出されたエラーは使用しているすべてのホストに報告
されるものとする。

外部メモリ１０は種々の状況で使用可能であるのに対し
て、前記検査体系は外部メモリ１０が直接アクセス記憶
装置（ＤＡＳＤ）２０に対するキャッシュ・メモリとし
て用いられる場合に都合よ　　。

く使用可能である。前記状況で、ＤＡＳＤ２０はホスト
１１から直接に、捷たは外部メモリ１０全通してアクセ
ス可能である。外部データ転送経路２４はＤＡＳＤ２０
と外部メモリ１０の間に位置し、データはホスト１１の
活動に関係な（ＤＡＳＤ２０と外部メモリ１００間で転
送可能である。

前記転送の制御について当業者は熟知し−ているので、
その細部は記述しない。外部メモリ１０に電源が入ると
、ＩＭＬ（初期マイクロコード・ロード）信号が線２２
によって受領される。前記信号は電源オン・スイッチ（
１ン１示せず）によって発生する。Ｉ　Ｍ　Ｌの受領と
同［侍に、アクセス回路１５内のオン／オフ・モードの
フリップフロップ２３はオン・モードに々る。オン・モ
ードは外部メモリ１０が初期設定されることを示すもの
ではなく、電、源がオンになったことを示すだけである
。ホスト１１がトークン１７を読取るためにアクセス回
路１５によって外部メモリ１０にアクセスを試みると直
ちに、初期設定が決定される。

ホスト１１の各々はもちろん矢印２１が示すようにＩＰ
Ｌされなければなら々い。ホスト１１はＩＰＬされると
直ちに外部メモリ１０を初期設定しようと試みる。ホス
ト１１はどれも初期設定を試みる点に注意しなければな
らない。これは１・−クン１７の使用は外部メモリ１０
の初期設定に関する複雑なホスト間通信を取除くことを
意味するのである。

第２図はホスト１１がＩ　Ｐ　Ｌの間に外部メモリ１０
の初期設定に関して行なう論理的機械動作を示す。ＩＰ
Ｌは３０でブートストラップ動作（図示せず）によって
じｉ始される。本発明の説明に魚関係な論理ステップ３
１がメイン・メモリ１３の初期設定を含むホスト１１の
初期設定に関して実行される。外部メモリ１０は３２で
１・−クン１７を読取るためにアクセスされる。アクセ
ス回路１５の電、源がまだ入っていない場合には、トー
クン１７を取出すことはでき々い。その場合には、ホス
ト１１は経路３３でステップ３４に進み、メイン・メモ
リ１３にあるボール・フラグ３５をセットし、電源オン
のため所定の文復基準で外部メモリ１０にポーリングし
なければならないこと全ホスト１１に示す。ステップ３
４でメイン・メモリ１３のボール・フラグ３５全セツト
すると、ホスト１１は経路３６全通り、５７でＩＰＬル
ーチン全出る。これに対して、外部メモＩＪ　１０の電
、源が、線２２．でＩＭＬによって入っていたときは、
トーク７１７はステップ３２で実際に取出され、ホスト
１１の内部レジスタ（図示せず）に転送される。

経路４０によってステップ４１に進み、取出されたｌ・
−クン１７はＩＰＬ２１によってホスト１１に対して作
成された所定のトークンと比較される。

比較の結果、２つのトークンが一致している場合は、外
部メモリ１０は既に他のホスト１１によって初期設定さ
れているので、ホスト１１は経路４２からステップ４５
に進み、使用モードのランチ１４をオンの状態にセット
する。す々わち、外部メモリ１０は使用可能である。

ステップ４１で比較された２つのトークンが一致しない
場合には、ホスト１１は経路４４全通って外部メモリ１
０を初期設定する。これはステップ４５でディレクトす
１６を作成することによって行われる。ステップ４５に
続いて、ステップ４６でエラー状態が検査される。エラ
ーがなければホスト１１は経路４７からステップ４８に
進む。

ステップ４Ｂで、トークン１７は前記で示した値にセッ
トされ、使用モードのラッチ１４は使用状態にセットさ
れ、そしてフリップフロップ２３は再びオンの状態にセ
ットされる。ステップ４６でエラーがある場合には、ホ
スト１１はステップ４９でランチ１４を非使用モードに
セットし、定期的または所定の反復基準で外部メモリ１
０のステータスをポーリングできるようにボール・フラ
グ３５全セツトする。エラー・メツセージ（図示せず）
は修正のため操作酸のコンソール（図示せず）に送付さ
れる。

第３図は外部メモリ１０を使用するための機械動作の論
理を示す。５５で外部メモＩＪ（ＥＭ）１０の使用を表
わす。５６で、コマンドがバス１２によって送られる。

５７で、エラーが横歪される。

エラーかない場合、機械動作は５Ｂで示すように継続す
る。外部メモリ１０に関連あるエラーがある場合には、
使用モードのラッチ１４は非使用状態にセットされ、ポ
ール・フラグ３５はエラー・口’／にセットされ、エラ
ー・メツセージがコンソールによって操作眞に送付され
る。６０で別の機械動作が実行される。エラー状態が修
正されると、ボール・フラグ３５によってホスト１１は
矢印６７を経由してステップ３２（第２図）でトークン
を取出す動作を開始する。このようにして、ト−クン１
７の検査全再入可能な方法で実行することができる。

第４図は第２図のステップ４１を実行するのに適合する
、アクセス回路１５内の電子回路を示す。

他の論理ステップはホスト１１で前と同じように実行さ
れる。外部メモＩＪ　１０は、アドレス回路６６をコバ
］して、バス１２の一部分であるバス６７によって受領
したアドレスにアドレス指定される。１・−クン１７の
領域の内容は、バス６７の１・−クン１７にアクセスす
るアドレスに関連して、線６Ｂの信号でレジスタ６９が
イネーブルされたとき、バス７０によってレジスタ６９
に記憶される。数字６７と６８は第２図の１・−クン取
出しのステップ３２に対応する。レジスタ６９の内容は
比較回路７３でピンボード７２にセットされた１・−ク
ンと比較される。比較の結果が一致であれば、第２図の
経路４２に相当する線７４で信号はホスト１１に送られ
、外部メモＩＪ　１０の初期設定を表わす。比較結果が
一致でないときは、ホスト１１は外部メモリ１０を初期
設定するために経路４４（第２図）全進む。

第５図でわかるように、本発明は第１図〜第６図で説明
したホスト１１０機能全実行する一対のプログラム式制
御ユニット８３によってうまく使用できる。この状況に
おいて、プログラム式制御ユニット８５は外部メモリ１
０と複数のＤＡＳＤｌｏｌ、１０３．１１２、および１
１３とともに動作する。この場合、複数のホスト８０は
それぞれメイン・メモリ８１を有し、メイン・メモリ８
１はそれぞれモード・フリップフロップ８２を有する。

これらはそれぞれ第１図のホスト１１、メイン・メモリ
１６、およびラッチ１４に対応する。

各々の制御ユニット８３は第１図の使用モードのラッチ
１４に対応するフリップフロップ８６を含むプロダラム
式テイジタル・プロセッサ（図示せず）およびメモリ（
図示せず）を含む。制御ユニット些５はホスト１１につ
いて説明したのと同じ方法で外部メモリ１０とともに動
作する。入出力チャネル９０はホス）８０を制御ユニッ
ト８６に接続する。制御ユニット８ろの各々は入出力バ
ス８９によって入出力チャネル９０にそれぞれ接続する
複数のチャネル・アダプタ８８を有する。各々の制御ユ
ニット８３は矢印８７で示すようにＩＭＰＬ（初期マイ
クロプログラム・ロード）される。制御ユニット８６は
破線１０５と１１５で示すように周知の方法を用いてＤ
ＡＳＤＩＯＩ、１０３．１１２および１１３と外部メモ
リ１０の間でデータ信号を転送するようにプログラムさ
れる。

線１０４と１１４で示される、制御ユニット８３からＤ
ＡＳＤへの電気的接続はそれぞれ、いわゆるＡボックス
１００．１０２．１１０および１１１を経て行われる。

Ａボックスは周知の設計によるＤＡＳＤコントローラで
ある。外部メモリ１０は線９１と９２によって制御ユニ
ット８３に個々に電気的に接続される。アクセス回路１
５は７１Ｊツブフロツプ２６を含み、制御ユニット８３
によって外部メモリ１０に対する結合解除アクセスの要
求を満たす。外部メモリ１０はディレクトリ１６とトー
クン１７の領域を含む。すべての動作は、制御ユニット
８３が独自に、またはホスト８０のコマンドによって外
部メモリ１０の初期設定を与えることを除いて、第１図
と同じである。

【図面の簡単な説明】

第１図は本発明の原理を用いる秒数ホストのデータ処理
システムのブロック図、 第２図は第１図の実施例で用いるような、本発明の方法
？示す機械動作の流れ図、 第３図は第１図の実施例の外部メモリに対するアクセス
’ｔｃ　ＷＩ２述するのに用いるコマンド実行機械動作
の流れ図、 第４図ｔｄ第１図の外部メモリにおいて本発明全代りの
方式で実施するのに使用できる電子回路のブロック図、 第５図はデータ処理環境における周辺記憶システムに対
する本発明の適用ケ示すための第１図の図解の拡大図で
ある。 ′１０・・・・り本部メモリ、１１・・・・ホスト、１
．５・・・・メイン・メモリ、１４・・ラッチ、１５・
・・・アクセス回路、１６・・・ディレクトリ、１７　
・・・トークン、２０・・・ＤＡＳＤ、２５・・・・フ
リップフロップ、６５・・・・ボール・フラグ、６６・
・・・アドレス回路、６９・・・・レジスタ、７２・・
・ビンボード、７３・・・・比較回路、８０・・・ホス
ト、８１・・・・メイン・メモリ、８２・・・・モード
・フリップフロップ、８５・・・制御ユニット、８６・
・・・フリップフロップ、８８・・・チャネル・アダプ
タ、９０・・・・入出力チャネル、１００・・・Ａボッ
クス、１０１　・・・ＤＡＳＤ、１０２・・・・Ａボッ
クス、１０５・・　ＤＡＳＤ、１１０１．１１１・・・
・Ａボックス１１２．１　１　３＝・　ＤＡＳＤ。

Claims (1)

1. 【特許請求の範囲】 複数の使用データ・プロセッサに柔？Ｍ合された揮発性
   外部データ記憶装置全動作させる方法にして、 前記便用データ・プロセッサの間で柔軟結合の状態で共
   用される揮発性記憶装置にアクセスし、前記のアクセス
   された記憶装置の複数バイトのトークン記憶領域全読取
   り、 前記１・−クン記憶領域が初期設定の無いことを示すな
   らば、前記記憶装置の所定の部分に記憶ディレクトリ・
   データ構造を作成し、前記データ・プロセッサのすべて
   に対し共通のパターンである前記の複数バイトのトーク
   ンを前記トークン記憶領域に記録し、 記憶ディレクトリ・データ横置によって識別される前記
   記憶装置の部分にアクセスするため前記ディレクトリ・
   データ構造が前もって初期設定されていることを前記ト
   ークン記憶領域が示すならば、記憶ブイレフｈ　ＩＪの
   初期設定またはトークン記憶領域の書込みのいずれも実
   行しないことを特徴とする揮発性記憶装置の動作方法。