KR960002032A - 인터페이스 장치 - Google Patents

인터페이스 장치 Download PDF

Info

Publication number
KR960002032A
KR960002032A KR1019950014945A KR19950014945A KR960002032A KR 960002032 A KR960002032 A KR 960002032A KR 1019950014945 A KR1019950014945 A KR 1019950014945A KR 19950014945 A KR19950014945 A KR 19950014945A KR 960002032 A KR960002032 A KR 960002032A
Authority
KR
South Korea
Prior art keywords
storage means
data storage
data
generating
received
Prior art date
Application number
KR1019950014945A
Other languages
English (en)
Other versions
KR0169556B1 (ko
Inventor
쓰요시 토가시
카즈야 스기타
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
에노모토 타쓰야
미쓰비시 일렉트릭 세미콘덕터 소프트웨어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤, 에노모토 타쓰야, 미쓰비시 일렉트릭 세미콘덕터 소프트웨어 filed Critical 기다오까 다까시
Publication of KR960002032A publication Critical patent/KR960002032A/ko
Application granted granted Critical
Publication of KR0169556B1 publication Critical patent/KR0169556B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Selective Calling Equipment (AREA)

Abstract

마이크로 컴퓨터에 내장되어 있는 인터페이스 장치가 외부로부터의 수신한 경우에, 수신 데이타가 삽입요구를 발생해서 CPU에 처리를 실행시킬 필요성의 유무를 스스로 판단하는 기능을 갖춘 것에 의해, CPU에 대한 블필요한 삽입요구의 발생을 회피하고 CPU의 부하를 경감할수 있는 인터페이스 장치.
새롭게 수시한 데이타를 기억하는 수신 레지스터(3)과, 종전에 수신한 데이타를 기억하는 버퍼 레지스터(4)와, 사전에 지정되어 있는 데이타를 기억하는 테이블(5)와, 그것에 기억되어 있는 데이타를 비교해서 불일치인 경우에만 삽입 제어 레지스터(7)에 삽입요구 신호 INT를 발생시키는 비교회로(6)을 갖추고 있다.

Description

인터페이스 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 인터페이스 장치인 제1실시예의 구성예를 나타낸 블럭도,
제4도는 본 발명의 인터페이스장치인 제3실시예의 구성예를 나타낸 블럭도이다.

Claims (23)

  1. 외부에서 데이타를 수신한 경우에 내부 삽입 신호를 발생하는 삽입 발생수단을 갖춘 인터페이스 장치에 있어서, 새롭게 수신한 데이타를 기억하는 수신 데이타 기억수단; 종전에 수신한 데이타를 기억하는 전 데이타 기억수단; 사전에 지정된 임의의 기억하는 지정 데이타 기억수단과; 상기 수신 데이타 기억수단에 기억되어 있는 데이타와, 상기 전 데이타 수단에 기억되어 있는 데이타와, 상기 지정 데이타 기억수단에 기억되어 있는 데이타와의 3자를 비교하고, 3자의 비교결과가 불일치인 경우에만 상기 삽입 발생 수단에 내부 삽입 신호를 발생시킨 비교수단을 포함하는 인터페이스 장치.
  2. 제1항에 있어서, 상기 지정 데이타 기억수단이 복수가 갖추어져 있고, 상기 복수의 지정 데이타 기억수단 내의 하나를 선택하는 정보를 기억하는 선택 정보를 기억수단과; 상기 선택 정보 기억수단이 기억하는 정보에 따라서, 상기 복수의 지정 데이타 기억 수단과 비교수단을 각각 접속 또는 차단하는 복수의 스위치 수단을 포함하는 인터페이스 장치.
  3. 제2항에 있어서, 상기 선택 정보 기억수단이 상기 지정 데이타 기억수단중 아무것도 선택하지 않는 경우에, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에 상기 삽입 발생 수단에 내부 삽입 신호를 발생시키는 수단을 포함하는 인터페이스 장치.
  4. 제1항에 있어서, 상기 지정 데이타 기억수단이 복수와, 상기 복수의 지정 데이타 기억수단 각각에 접속된 상기 비교수단이 복수로 갖추어져 있고, 상기 복수의 지정 데이타 기억수단내의 하나 또는 복수를 선택하는 정보를 기억하는 선택정보 기억수단과; 상기 선택정보 기억수단이 기억하는 정보에 따라서, 상기 복수의 지정 데이타 기억수단내의 하나 또는 복수에 기억되어 있는 데이타가 대응하는 상기 비교수단에 의한 상기 수신 데이타 기억수단에 기억되어 있는 데이타와의 비교결과를 상기 삽입 발생수단에 부여하는 복수의 스위치수단을 포함하는 인터페이스장치.
  5. 제4항에 있어서, 상기 선택정보 기억수단이 상기 지정 데이타 기억수단중 아무것도 선택하지 않는 경우에, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시킨 수단을 포함하는 인터페이스장치.
  6. 외부에서 데이타를 수신한 경우에 내부 삽입 신호를 발생하는 삽입 발생수단을 갖춘 인터페이스 장치에 있어서, 새롭게 수신한 데이타를 기억하는 수신 데이타 기억수단; 사전에 지정된 임의의 데이타를 기억하는 지정 데이타 기억수단과; 상기 수신 데이타 기억수단에 기억되어 있는 데이타와, 상기 지정 데이타 기억수단에 기억되어 있는 데이타를 비교하고, 비교결과가 일치하는 경우에만 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 비교수단을 포함하는 인터페이스 장치.
  7. 제6항에 있어서, 상기 지정 데이타 기억수단이 복수가 갖추어져 있고, 상기 복수의 지정 데이타 기억수단 내의 하나를 선택하는 정보를 기억하는 선택정보 기억수단과; 상기 선택정보 기억수단이 기억하는 정보에 따라서, 상기 복수의 지정 데이타 기억수단과 상기 비교수단을 각각 접속 또는 차단하는 복수의 스위치수단을 포함하는 인터페이스 장치.
  8. 제7항에 있어서, 상기 선택정보 기억수단이 상기 지정 데이타 기억수단중 아무것도 선택하지 않는 경우에, 상기 수신 데이타 기억수단이 새롭게 데이타를 수신한 시점에 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 수단을 포함하는 인터페이스 장치.
  9. 제6항에 있어서, 상기 지정 데이타 기억수단이 복수와, 상기 복수의 지정 데이타 기억수단 각각에 접속된 상기 비교수단이 복수가 갖추어져 있고, 상기 복수의 지정 데이타 기억수단내의 하나 또는 복수를 선택하는 정보를 기억하는 선택정보 기억수단과; 상기 선택정보 기억수단이 기억하는 정보에 따라서, 상기 복수의 지정 데이타 기억수단내의 하나 또는 복수에 기억되어 있는 데이타가 대응하는 상기 비교수단에 의한 상기 수신 데이타 기억수단에 기억되어 있는 데이타의 비교결과를 상기 삽입 발생수단에 부여하는 복수의 스위치수단을 포함하는 인터페이스 장치.
  10. 제9항에 있어서, 상기 선택정보 기억수단이 상기 지정 데이타 기억수단중 아무것도 선택하지 않는 경우에, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시킨 수단을 포함하는 인터페이스 장치.
  11. 외부에서 데이타를 수신한 경우에 내부 삽입 신호를 발생하는 삽입 발생수단을 갖춘 인터페이스 장치에 있어서, 새롭게 수신한 데이타를 기억하는 수신 데이타 기억수단; 제1의 수치 데이타를 기억하는 제1수치 데이타 기억수단; 상기 제1의 수치 데이타와는 다른 제2의 수치 데이타를 기억하는 제2의 수치 데이타 기억수단; 상기 수신 데이타 기억수단에 기억되어 있는 데이타의 값과 상기 제1의 수치 데이타 기억수단에 기억되어 있는 데이타와의 대소를 판정하는 제1의 판정수단; 상기 수신 데이타 기억수단에 기억되어 있는 데이타의 값과 상기 제2의 수치 데이타 기억수단에 기억되어 있는 수치 데이타와의 대소를 판정하는 제2의 판정수단과; 상기 양판정수단이, 상기 수신 데이타 기억수단에 기억되어 있는 데이타의 값이 상기 양 수치 데이타 기억수단에 기억되어 있는 수치 데이타의 범위내라고 판정한 경우에만 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 제어수단을 포함하는 인터페이스 장치.
  12. 제11항에 있어서, 상기 제1의 수치 데이타 기억수단이 복수와, 상기 복수의 제1수치 데이타 기억수단 각각에 대응해서 상기 제2의 수치 데이타 기억수단이 복수가 갖추어져 있고, 상기 복수의 제1의 수치 데이타 기억수단과 상기 복수의 제2수치 데이타 기억수단내의 한 세트를 선택하는 정보를 기억하는 선택정보 기억수단과; 상기 선택정보 기억수단이 기억하는 정보에 따라서, 상기 복수의 제1의 수치 데이타 기억수단과 상기 제1의 판정수단을, 상기 제2의 수치 데이타 기억수단과 제2의 판정수단을 각각 접속 또는 차단하는 복수의 스위치 수단을 포함하는 인터페이스장치.
  13. 제12항에 있어서, 상기 선택정보 기억수단이 상기 수치 데이타 기억수단중 어떠한 세트도 선택하지 않은 경우에, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시킨 수단을 포함하는 인터페이스 장치.
  14. 제11항에 있어서, 상기 제1의 수치 데이타 기억수단이 복수와, 상기 복수의 제1수치 데이타 기억수단 각각에 대응해서 상기 제2의 수치 데이타 기억수단이 복수와, 상기 복수의 제1수치 데이타 기억수단 각각에 접속된 상기 제1의 판정수단이 복수와, 상기 복수의 제2수치 데이타 기억수단 각각에 접속된 상기 제2의 판정 수단이 복수와, 상기 복수의 제1수치 데이타 기억수단내의 하나 또는 복수와, 상기 복수의 제2수치 데이타 기억수단내의 하나 또는 복수를, 한세트로서 선택하는 정보를 기억하는 선택정보 기억수단과; 상기 선택정보 기억수단이 기억하는 정보에 따라서, 상기 제1의 수치 데이타 기억수단과 제2의 수치 데이타 기억수단내의 한세트 또는 복수 세트에 기억되어 있는 수치 데이타가 대응하는 상기 비교수단에 의한 판정결과를 상기 삽입 발생수단에 부여하는 복수의 스위치수단을 포함하는 인터페이스 장치.
  15. 제14항에 있어서, 상기 선택정보 기억수단이 상기 수치 데이타 기억수단의 어떠한 리세트도 선택하지않은 경우에, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시킨 수단을 포함하는 인터페이스 장치.
  16. 외부에서 데이타를 수신한 경우에 내부 삽입 신호를 발생하는 삽입 발생수단을 갖춘, 인터페이스 장치에 있어서, 새롭게 수신한 데이타를 기억하는 수신 데이타 기억수단; 종전에 수신한 데이타를 기억하는 전 데이타 기억수단; 상기 수신 데이타 기억수단에 기억되어 있는 데이타와, 상기 전 데이타 기억수단에 기억되어 있는 데이타를 비교하고, 비교결과가 불일치인 경우에만 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 비교수단을 포함하는 인터페이스 장치.
  17. 제16항에 있어서, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 수단을 포함하는 인터페이스 장치.
  18. 외부에서 데이타를 수신한 경우에 내부 삽입 신호를 발생하는 삽입 발생수단을 갖춘, 인터페이스 장치에 있어서, 새롭게 수신한 데이타를 기억하는 수신 데이타 기억수단; 종전에 수신한 데이타를 기억하는 전 데이타 기억수단과; 상기 수신 데이타 기억수단에 기억되어 있는 데이타와, 상기 데이타 기억수단에 기억되어 있는 데이타를 비교하고, 비교결과가 일치인 경우에만 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 비교수단을 포함하는 인터페이스 장치.
  19. 제18항에 있어서, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 수단을 포함하는 인터페이스 장치.
  20. 제18항에 있어서, 수치 데이타가 사전에 설정된 기억수단과; 상기 비교수단에 의한 비교결과가 불일치인회수를 카운트하고, 상기 기억수단이 기억하는 수치 데이타에 달한 경우에만 상기 삽입 발생수단에 내부 삽입신호를 발생시키는 카운트 수단을 포함하는 인터페이스 장치.
  21. 제20항에 있어서, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 수단을 포함하는 인터페이스 장치.
  22. 외부에서 데이타를 수신한 경우에 내부 삽입 신호를 발생하는 삽입 발생수단을 갖춘, 인터페이스 장치에 있어서, 새롭게 수신한 데이타를 기억하는 수신 데이타 기억수단; 과거에 수신한 데이타를 기억하는 복수의 전 데이타 기억수단; 상기 수신 데이타 기억수단에 기억되어 있는 데이타와, 상기 복수의 전 데이타 기억수단에 기억되어 있는 데이타 각각을 비교하는 복수의 비교수단과; 상기 복수의 비교수단에 의한 비교결과가 전부불일치인 경우에만 삽입 발생수단에 내부 삽입 신호를 발생시키는 제어수단을 포함하는 인터페이스 장치.
  23. 제22항에 있어서, 상기 수신 데이타 기억수단이 새롭게 수신 데이타를 수신한 시점에서 상기 삽입 발생수단에 내부 삽입 신호를 발생시키는 수단을 포함하는 인터페이스 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014945A 1994-06-10 1995-06-07 인터페이스 장치 KR0169556B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP94-128996 1994-06-10
JP6128996A JPH07334450A (ja) 1994-06-10 1994-06-10 インタフェイス装置
JP94--128996 1994-06-10

Publications (2)

Publication Number Publication Date
KR960002032A true KR960002032A (ko) 1996-01-26
KR0169556B1 KR0169556B1 (ko) 1999-01-15

Family

ID=14998563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014945A KR0169556B1 (ko) 1994-06-10 1995-06-07 인터페이스 장치

Country Status (4)

Country Link
US (1) US5842078A (ko)
JP (1) JPH07334450A (ko)
KR (1) KR0169556B1 (ko)
DE (1) DE19520771C2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE280974T1 (de) * 1997-06-13 2004-11-15 Cit Alcatel Mehrfachunterbrechungsabwicklungsverfahren und - gerät
US6760799B1 (en) * 1999-09-30 2004-07-06 Intel Corporation Reduced networking interrupts
US8998918B2 (en) * 2008-02-12 2015-04-07 Amir Jamali Device and method for allograft and tissue engineered osteochondral graft surface matching, preparation, and implantation
US8439921B2 (en) * 2008-02-12 2013-05-14 Amir Jamali Device and method for allograft total hip arthroplasty
US8419739B2 (en) * 2009-08-24 2013-04-16 Amir A. Jamali Method and apparatus for allograft disc transplantation
JP2019053600A (ja) * 2017-09-15 2019-04-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びデータ比較方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3334334A (en) * 1963-07-26 1967-08-01 Gen Electric Signal change detector for process control computer
US3350694A (en) * 1964-07-27 1967-10-31 Ibm Data storage system
US3344406A (en) * 1964-11-09 1967-09-26 Ibm Sampled data reduction and storage system
US3378641A (en) * 1965-10-15 1968-04-16 Martin Marietta Corp Redundancy-elimination system for transmitting each sample only if it differs from previously transmitted sample by pre-determined amount
US3794981A (en) * 1972-06-02 1974-02-26 Singer Co Realtime computer operation
GB1477833A (en) * 1973-08-24 1977-06-29 Nat Res Dev Apparatus for comparing two binary signals
DE2703559A1 (de) * 1977-01-28 1978-08-03 Siemens Ag Rechnersystem
JPS5458110A (en) * 1977-10-19 1979-05-10 Hitachi Ltd Automobile controller
US4142234A (en) * 1977-11-28 1979-02-27 International Business Machines Corporation Bias filter memory for filtering out unnecessary interrogations of cache directories in a multiprocessor system
US4445213A (en) * 1979-07-31 1984-04-24 Bell Telephone Laboratories, Incorporated Communication line interface for controlling data information having differing transmission characteristics
US4288687A (en) * 1979-08-16 1981-09-08 Wallace Murray Corporation Multipoint digital tachograph
US4470111A (en) * 1979-10-01 1984-09-04 Ncr Corporation Priority interrupt controller
US4751673A (en) * 1982-03-22 1988-06-14 The Babcock & Wilcox Company System for direct comparison and selective transmission of a plurality of discrete incoming data
JPS58197553A (ja) * 1982-05-12 1983-11-17 Mitsubishi Electric Corp プログラム監視装置
DE3472177D1 (en) * 1983-07-19 1988-07-21 Nec Corp Apparatus for controlling a plurality of interruption processings
US4961067A (en) * 1986-07-28 1990-10-02 Motorola, Inc. Pattern driven interrupt in a digital data processor
US5058006A (en) * 1988-06-27 1991-10-15 Digital Equipment Corporation Method and apparatus for filtering invalidate requests
US4989223A (en) * 1988-11-25 1991-01-29 Nec Corporation Serial clock generating circuit
JP2750015B2 (ja) * 1991-04-23 1998-05-13 三菱電機株式会社 比較判定回路
US5373448A (en) * 1991-04-24 1994-12-13 Hitachi, Ltd. Knock detection device for an internal combustion engine
JP3154429B2 (ja) * 1992-03-10 2001-04-09 株式会社リコー 画像符号化処理における情報処理装置及びその方法
DE4223600C2 (de) * 1992-07-17 1994-10-13 Ibm Mehrprozessor-Computersystem und Verfahren zum Übertragen von Steuerinformationen und Dateninformation zwischen wenigstens zwei Prozessoreinheiten eines Computersystems
JP3099927B2 (ja) * 1993-06-08 2000-10-16 日本電気株式会社 マイクロコンピュータ
JPH07153266A (ja) * 1993-11-26 1995-06-16 Mitsubishi Electric Corp Ｄｒａｍ制御回路

Also Published As

Publication number Publication date
US5842078A (en) 1998-11-24
KR0169556B1 (ko) 1999-01-15
DE19520771A1 (de) 1995-12-14
DE19520771C2 (de) 1999-07-29
JPH07334450A (ja) 1995-12-22

Similar Documents

Publication Publication Date Title
US4286321A (en) Common bus communication system in which the width of the address field is greater than the number of lines on the bus
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
US4004278A (en) System for switching multiple virtual spaces
KR870003430A (ko) 반도체 집적 회로장치
KR920013120A (ko) 컴퓨터 시스템의 어드레싱 방법 및 장치
US3419852A (en) Input/output control system for electronic computers
KR960002032A (ko) 인터페이스 장치
KR920007349A (ko) 디지틀 펄스 처리장치
US5633816A (en) Random number generator with wait control circuitry to enhance randomness of numbers read therefrom
US5530839A (en) Apparatus for checking access rights
KR950014176B1 (ko) 메모리 콘트롤라 및 데이타 처리 시스템
US5386521A (en) Instruction prefetching circuit with a next physical address precalculating circuit
KR970063944A (ko) 주파수분할회로 및 방법과 주파수분할회로가 내장된 전화단말기
KR970705066A (ko) 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit)
US4531215A (en) Validity checking arrangement for extended memory mapping of external devices
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR920006870A (ko) 데이터 처리장치
KR900003791A (ko) 거래 처리 장치
KR970004521B1 (ko) 컴퓨터 입출력(i/o)보드 제어장치
JP3109816B2 (ja) アドレス生成装置
SU711574A1 (ru) Устройство дл обслуживани запросов к оперативной пам ти
KR880000578B1 (ko) 메가 버스 구조의 우선 순위 해결 장치
KR940003630B1 (ko) 브이지에이의 다중폰트 선택회로
JPS6037502B2 (ja) 変換装置
US6442624B1 (en) Configuration and method for providing data using a combination of hardwired and programmable values

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee