KR920013120A - 컴퓨터 시스템의 어드레싱 방법 및 장치 - Google Patents

컴퓨터 시스템의 어드레싱 방법 및 장치 Download PDF

Info

Publication number
KR920013120A
KR920013120A KR1019910023105A KR910023105A KR920013120A KR 920013120 A KR920013120 A KR 920013120A KR 1019910023105 A KR1019910023105 A KR 1019910023105A KR 910023105 A KR910023105 A KR 910023105A KR 920013120 A KR920013120 A KR 920013120A
Authority
KR
South Korea
Prior art keywords
card
address lines
address
arrangement
card slot
Prior art date
Application number
KR1019910023105A
Other languages
English (en)
Inventor
씨. 브록크만 러셀
Original Assignee
카알 이.브링
휴렛트 팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카알 이.브링, 휴렛트 팩카드 캄파니 filed Critical 카알 이.브링
Publication of KR920013120A publication Critical patent/KR920013120A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0669—Configuration or reconfiguration with decentralised address assignment
    • G06F12/0676—Configuration or reconfiguration with decentralised address assignment the address being position dependent

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

컴퓨터 시스템의 어드레싱 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 일 실시태양인 어드레스 버스를 도시하는 도면, 제4도는 본 발명의 일 실시태양에 따른 간략화된 블럭 형태로서 메모리 카드와 같은 예시적인 카드를 도시하는 도면, 제5도는 컴퓨터 시스템과 결합된 프로세서로 부터 나오는 어드레스 라인의 배열을 카드상에 설정시키기 위한 회로를 도시하는 도면.

Claims (24)

  1. 컴퓨터 시스템내의 복수의 카드 슬롯과 결합된 복수의 어드레스 라인들을 갖는 버스를 포함하는 컴퓨터 시스템으로, 상기 각각의 카드 슬록은 상기 카드 슬롯들의 다른 어드레스라인들과는 상이한 어드레스 라인들의 배열을 수신하며, 상기 각각의 카드 슬롯에서의 상기 어드레스 라인들의 상기 배열은 상기 시스템내의 다른 카드 슬롯들에 대해 카드 슬롯의 물리적 위치를 나타내는 컴퓨터 시스템.
  2. 제1항에 있어서, 상기 카드들은 상기 카드 슬롯내에 설치되며, 상기 각각의 카드는 상기 어드레스 라인들중에 적어도 선택된 어드레스 라인 들상에 제공된 코드 및 상기 카드의 물리적 어드레스를 설정하는 원격으로 발생된 컨트롤 신호에 응답하는 수단을 포함하는 컴퓨터 시스템.
  3. 제1항에 있어서, 상기 카드들은 상기 카드 슬롯내에 설치되며, 상기 각각의 카드는 상기 어드레스 라인들중에 적어도 선택된 어드레스 라인들상에 제공된 코드 및 상기 카드의 어드레스 범위를 설정하는 원격으로 발생된 컨트롤 신호에 응답하는 수단을 포함하는 컴퓨터 시스템.
  4. 제2항에 있어서, 상기 코드 및 제어신호가 컴퓨터 작동의 초기 단계동안 제공되는 컴퓨터 시스템.
  5. 제3항에 있어서, 상기 코드 및 제어신호가 컴퓨터 작동의 초기 단계동안 제공되는 컴퓨터 시스템.
  6. 제1항에 있어서, 상기 어드레스 라인들의 선택된 쌍의 배열이 상기 시스템내의 바로 전단 및 바로 후단 카드슬롯들에 대해 상기 각각의 카드 슬롯에서 역으로 배열되는 컴퓨터 시스템.
  7. 제2항에 있어서, 적어도 부분적으로 상기 각각의 카드 슬롯에서의 상기 어드레스 라인들의 독특한 배열로 인하여 상기 각각의 카드에 상이한 코드가 제공되는 컴퓨터 시스템.
  8. 제7항에 있어서, 상기 코드는 상기 어드레스 라인들으 비트쌍의 배타 OR 형태인 켬퓨터 시스템.
  9. 제2항에 있어서, 상기 수단은 상기 코드를 수신하기 위한 적어도 한쌍의 데이타 입력과 상기 컨트롤 신호를 수신하기 위한 클럭 입력을 가지는 래치수단을 포함하며, 상기 래치수단은 상기 컨트롤 신호의 발생에 응답하여 상기 코드를 래치하는 컴퓨터 시스템.
  10. 제9항에 있어서, 상기 래치된 코드를 상기 어드레스 라인들 중에 선택된 어드레스 라인들상에 제공된 어드레스 비트를 비교하여 상기 비교결과의 표시를 그 출력상에 제공하는 비교기 수단과, 상기 비교기 수단의 출력에 응답하며, 또한 부가적인 컨트롤 신호의 발생동안 카드가 선택된 것을 나타내는 신호를 제공하는 부가적인 컨트롤 신호에 응답하는 논리수단을 더 포함하는 컴퓨터 시스템.
  11. 제3항에 있어서, 상기 수단은 상기 코드를 수신하기 위한 적어도 한쌍의 데이타 입력과 상기 컨트롤 신호의 발생동안 카드가 선택된 표시를 수신하기 위한 클럭 입력을 가지느 래치수단을 포함하며, 상기 래치 수단은 상기 표시의 발생에 응답하여 상기 코드를 래치하는 컴퓨터 시스템.
  12. 제6항에 있어서, 상기 어드레스 라인들이 최하위 쌍의 배열은 상기 시스템 내의 교번하는 카드 슬롯에서 역으로 배열되며, 상기 어드레스 라인들의 후속하는 각각의 상위쌍 배열은 상기 어드레스 라인 들의 바로 이전의 각각의 쌍의 배열 빈도에 대해 절반으로 역으로 배열되는 컴퓨터 시스템.
  13. 제1항에 있어서, 상기 어드레스 라인들은 사전설정된 배열로서 상기 컴퓨터 시스템과 결합된 프로세서로부터 나오고, 상기 카드들은 상기 카드 슬롯들내에 설치되며, 상기 사전설정된 배열과는 상이한 어드레스 라인의 배열을 수신하는 어떠한 카드 슬롯들의 경우에 상기 카드 슬롯들내에 설치된 상기 카드들이 상기 사전설정된 배열을 효과적으로 재설정하기 위한 제1수단으 포함하는 컴퓨터 시스템.
  14. 제3항에 있어서, 상기 각각의 카드는 상기 컴퓨터 시스템의 작동 초기 단계 동안 상기 어드레스 라인들중에 선택된 어드레스 라인들상에 나타나는 코드를 래치하기 위한 제2수단을 더 포함하며, 상기 제1수단은 어드레스 라인들을 입력으로서 수신하며, 상기 어드레스 라인들을 상기 사전설정된 배열로 선택하기 위한 래치된 상기 래치된 코등 응답하는 선택기 수단을 포함하느 컴퓨터 시스템.
  15. a)복수의 어드레스 라인들을 가지는 어드레스 버스와; b)각각의 카드 슬롯이 카드 슬롯들의 다른 어드레스 라인들과는 상이한 어드레스 라인의 배열을 수신하며, 상기 각각의 카드 슬롯에서의 상기 어드레스 라인들의 배열이 상기 카드 슬롯의 물리적 어드레스를 나타내느 상기 어드레스 라인들과 결합된 복수의 카드 슬롯들과; c)상기 카드 슬롯들내에 삽입하기 위한 복수의 카드로서, 상기 각각의 카드는 상기 어드레스 라인들 중에 적어도 선택된 어드레스 라인들상에 제공된 제1코드 및 상기 카드의 물리적 어드레스를 설정하기 위해 원격으로 발생된 제1컨트롤 신호에 응답하느 제1수단과, 상기 어드레스 라인둘 중의 상기 선택된 어드레스 라인들상에 제공된 제2코드 및 상기 카드의 어드레스 범위를 설정하기 위해 원격으로 발생된 제2컨트롤 신호에 응답하는 제2수단을 포함하며, 적어도 부분적으로 상기 각각의 카드 슬롯에서의 상기 어드레스 라인들의 배열의 독특한 배열로 인하여 상기 각각의 카드에 상이한 코드가 제공되는 상기 복수의 카드를 포함하는 컴퓨터 시스템.
  16. 제15항에 있어서, 상기 어드레스 라인들은 사전설정된 배열로 상기 컴퓨터 시스템과 결합된 프로세서로부터 나오며, 상기 어드레스 라인들의 배열을 상기 카드 슬롯에서 상기 카드 슬롯으로 변화하며, 상기 각각의 카드는 어드레스 라인들을 입력으로서 수신하며 상기 사전설정된 배열을 상기 카드상에 효과적으로 재설정하기 위한 입력들 사이를 선택하기 위해 상기 제1수단이 출력에 응답하는 선택기 수단을 더 포함하는 컴퓨터 시스템.
  17. 제15항에 있어서, 상기 어드레스 라인들의 선택된 쌍의 배열은 상기 시스템내의 각각의 카드 슬롯의 바로 전단 및 바로 후단의 카드 슬롯들에 대해 역으로 배열되며, 상기 어드레스 라인들의 최하위 쌍의 배열은 교번하는 카드 슬롯에서 역으로 배열되며, 상기 어드레스 라인들의 후속하는 각각의 상위 쌍의 배열을 상기 어드레스 라인들의 바로 이전의 각각의 쌍의 배열 빈도에 대해 절반으로 역으로 배열되는 컴퓨터 시스템.
  18. a)사전설정된 배열로 시스템과 결합된 프로세서로 부터 나오는 복수의 어드레스 라인들을 가지는 어드레스 버스와; b)상기 어드레스 라인과 결합되며, 사전설정된 배열과는 상이한 어드레스 라인들의 배열을 수신하는 것으로서, 각각의 카드 슬롯이 상기 카드 슬롯들의 어드레스 라인들과는 상이한 어드레스 라인들의 뱅열을 수신하며, 상기 각각의 카드 슬롯에서 상기 어드레스 라인들의 선택된 쌍의 열을 상기 시스템내의 바로 전단 및 바로 후단의 카드 슬롯들에 대해 역으로 배열되어 있으며, 상기 어드레스 라인들의 최하위 쌍의 배열은 교번하는 카드슬롯에서 역으오 배열되며, 상기 어드레스 라인들의 후속하는 각각의 상위 쌍의 배열은 상기 어드레스 라인들의 바로 이전의 각각의 쌍의 배열에 대해 절반으로 역으로 배열되어 있으며, 상기 각각의 슬롯에서 상기 어드레스 라인의 배열은 상기 카드 슬롯의 물리적 어드레스를 나타내는 상기 복수의 카드 슬롯들과; c)상기 카드 슬롯들내에 삽입하는 위한 복수의 카드들로서, 상기 각각의 카드는 상기 어드레스 라인들 중에 적어도 선택된 어드레스라인들 상에 제공된 제1코드 및 상기 카드의 물리적 어드레스를 설정하기 위해 원격으로 발생된 제1컨트롤 신호에 응답하는 제1수단과, 상기 어드레스 라인들 중에 상기 선택된 어드레스 라인들상에 제공된 제2코드 및 상기 카드의 어드레스 범위를 설정하기 위해 원격으로 발생된 제2컨트롤 신호에 응답하는 제2수단을 포함하고, 상기 각각의 카드는 어드레스 라인들을 입력으로서 수신하며 상기 어드레스 라인들의 상기 사전 설정된 배열을 상기 카드상에 효과적으로 재설정하기 위한 입력들 사이를 선택하기 위해 상기 제1수단의 출력에 응답하는 선택기 수단을 더 포함하며, 적어도 부분적으로 상기 각각의 카드 슬롯에서의 상기 어드레스 라인들의 독특한 배열로 인하여 상기 각각의 카드상에 상이한 코드가 제공되며, 그에 따라 상기 각각의 카드의 어드레스 범위가 상기 카드 슬롯상에서 사용자의 간섭, 스위치 또는 어떠한 전용 신호 핀 없이 설정되는 상기 복수의 카드들을 포함하는 컴퓨터 시스템.
  19. 컴퓨터 시스템내의 복수의 카드 슬롯들과 결합된 복수의 어드레스 라인들을 가지며, 상기 어드레스 라인들은 사전설정된 배열로 상기 시스템과 결합되어 있는 프로세서로부터 나오는 컴퓨터 시스템에 있어서, 사용자의 개입이나, 상기 카드들상의 어드레스 스위치 또는 상기 카드 슬롯들상의 어떤 전용신호 핀 없이 상기 카드 슬롯들내에 삽입된 카드들을 어드레싱하는 방법으로, 상기 각각의 카드 슬롯은 상기 카드 슬롯들의 다른 어드레스 라인들과는 상이한 어드레스 라인의 배열을 수신하며, 상기 각각의 커드 슬롯에서의 상기 어드레스 라인들으 배열은 상기 시스템내의 다른 카드 슬롯들에 대하여 상기 카드 슬롯의 물리적 위치를 나타내며, 상기 어드레스 라인들을 상기 사전설정된 배열과는 상이한 배열로 상기 카드 슬롯들로 보내는 단계를 포함하는 방법.
  20. 제19항에 있어서, 상기 어드레스 라인들의 선택된 쌍의 배열이 상기 시스템 내의 상기 각각의 카드 슬롯에 서 바로 전단 및 바로 후단의 카드 슬롯에 대하여 역으로 배열되며, 상기 어드레스라인들의 최하위 쌍의 배열이 교번하는 카드 슬롯에서 역으로 배열되며, 상기 어드레스 라인들이 후속하는 각각의 상위 쌍의 배열이 상기 어드레스 라인들의 바로 이전의 각각의 쌍의 배열빈도에 대해 절반으로 역으로 배열되도록 상기 어드레스 라인들을 보내는 방법.
  21. 제20항에 있어서, 상기 각각의 카드 슬롯에서의 상기 어드레스 라인들의 배열이 상기 카드의 어드레스 범위와 대응하는 방법.
  22. 제20항에 있어서, 상기 어드레스 라인들 중에 적어도 선택된 어드레스 라인들 상에 제공된 코드 및 원격으로 발생된 컨트롤 신호에 응답하여, 적어도 부분적으로 상기 카드 슬롯에서의 상기 어드레스 라인들의 배열에 근거한 상기 카드의 하드 물리적 어드레스를 상기 각각의 카드에서 결정하는 단계를 더 포함하는 방법.
  23. 제20항에 있어서, 상기 어드레스 라인들중에 적어도 선택된 어드레스 라인들상에 제공된 코드 및 원격으로 발생된 컨트롤 신호에 응답하여 상기 카드의 어드레스 범위를 설정하기 위한 소프트 물리적 어드레스를 상기 각각의 카드에서 결정하는 단계를 더 포함하는 방법.
  24. 제20항에 있어서, 상기 각각의 카드에서 상기 사전설정된 배열을 효과적으로 재설정하는 단계를 더 포함하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910023105A 1990-12-17 1991-12-16 컴퓨터 시스템의 어드레싱 방법 및 장치 KR920013120A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62854790A 1990-12-17 1990-12-17
US628,547 1990-12-17

Publications (1)

Publication Number Publication Date
KR920013120A true KR920013120A (ko) 1992-07-28

Family

ID=24519360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023105A KR920013120A (ko) 1990-12-17 1991-12-16 컴퓨터 시스템의 어드레싱 방법 및 장치

Country Status (5)

Country Link
US (1) US5437019A (ko)
EP (1) EP0491480B1 (ko)
JP (1) JP3310006B2 (ko)
KR (1) KR920013120A (ko)
DE (1) DE69123952T2 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205497B1 (en) * 1994-09-07 2001-03-20 Hewlett-Packard Company System for configuring and input/output board in a computer
EP0662664B1 (en) * 1994-01-05 2001-10-31 Hewlett-Packard Company, A Delaware Corporation Self-describing data processing system
US5613158A (en) * 1994-05-25 1997-03-18 Tandem Computers, Inc. System for specifying addresses by creating a multi-bit ranked ordered anchor pattern and creating next address by shifting in the direction of the superior position
JPH0830306A (ja) * 1994-07-12 1996-02-02 Rika Kogyo Kk 制御装置
US5619724A (en) * 1994-08-10 1997-04-08 Databook Incorporated System for assigning a unique identifier to components by storing a bit sequence from a selected bit line after detecting a predetermined sequence of data
DE4429433C1 (de) * 1994-08-19 1995-10-26 Siemens Ag Adreßzuordnungsverfahren
US5752082A (en) * 1995-06-29 1998-05-12 Data Race System for multiplexing pins of a PC card socket and PC card bus adapter for providing audio communication between PC card and computer sound system
US5734842A (en) * 1995-12-18 1998-03-31 Asante Technologies, Inc. Network hub interconnection circuitry having power reset feature
US5719860A (en) * 1996-03-22 1998-02-17 Tellabs Wireless, Inc. Wideband bus for wireless base station
US5842025A (en) * 1996-08-27 1998-11-24 Mmc Networks, Inc. Arbitration methods and apparatus
US6009151A (en) * 1996-08-27 1999-12-28 Data Race, Inc. PC card modem with microphone and speaker connectivity
DE19701508C2 (de) * 1997-01-17 1999-09-02 Brinkhus Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem
US5918241A (en) * 1997-02-21 1999-06-29 Lsi Logic Corporation Method and apparatus for setting a plurality of addresses
US6614545B1 (en) * 1997-05-09 2003-09-02 Lexmark International, Inc Communication scheme for imaging systems including printers with intelligent options
US6418203B1 (en) 1997-06-06 2002-07-09 Data Race, Inc. System and method for communicating audio information between a computer and a duplex speakerphone modem
US6058449A (en) * 1997-07-31 2000-05-02 Motorola, Inc. Fault tolerant serial arbitration system
US5909558A (en) * 1997-07-31 1999-06-01 Linzmeier; Daniel Low power serial arbitration system
DE19857255C1 (de) 1998-12-11 2000-08-03 Hartmut B Brinkhus Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem
JP2000277944A (ja) * 1999-03-24 2000-10-06 Ando Electric Co Ltd 増設用の基板および基板の増設方法
US6968414B2 (en) * 2001-12-04 2005-11-22 International Business Machines Corporation Monitoring insertion/removal of server blades in a data processing system
TWI281805B (en) * 2004-05-18 2007-05-21 Quanta Comp Inc System for automatically distributing communication port address
US7840732B2 (en) * 2006-09-25 2010-11-23 Honeywell International Inc. Stacked card address assignment
JP4654281B2 (ja) * 2008-08-29 2011-03-16 株式会社エヌ・ティ・ティ・ドコモ 無線基地局装置及び監視制御方法
CN101841734B (zh) * 2009-03-16 2012-11-07 华为技术有限公司 一种背板及背板通信系统
CN103123528A (zh) * 2011-11-18 2013-05-29 环旭电子股份有限公司 即插式模块、电子系统以及相应的判断方法与查询方法
US11283672B2 (en) * 2018-05-25 2022-03-22 Juniper Networks, Inc. Forwarding detection of an aggregated interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4050098A (en) * 1975-11-17 1977-09-20 Gulf & Western Industries, Inc. Self-addressing modules for programmable controller
US4099256A (en) * 1976-11-16 1978-07-04 Bell Telephone Laboratories, Incorporated Method and apparatus for establishing, reading, and rapidly clearing a translation table memory
US4253087A (en) * 1979-03-08 1981-02-24 Nestar Systems Incorporated Self-assigning address system
JPS58211385A (ja) * 1982-05-31 1983-12-08 Toshiba Corp メモリシステム
US4647123A (en) * 1983-02-07 1987-03-03 Gulf & Western Manufacturing Company Bus networks for digital data processing systems and modules usable therewith
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
US4727475A (en) * 1984-05-18 1988-02-23 Frederick Kiremidjian Self-configuring modular computer system with automatic address initialization
JPS63177235A (ja) * 1987-01-19 1988-07-21 Fujitsu Ltd 多次元アクセスメモリ
EP0340325B1 (en) * 1988-05-05 1991-02-20 Hewlett-Packard GmbH Digitally addressable electronic device

Also Published As

Publication number Publication date
US5437019A (en) 1995-07-25
EP0491480B1 (en) 1997-01-02
DE69123952T2 (de) 1997-04-30
JPH04293144A (ja) 1992-10-16
EP0491480A3 (en) 1992-09-23
EP0491480A2 (en) 1992-06-24
DE69123952D1 (de) 1997-02-13
JP3310006B2 (ja) 2002-07-29

Similar Documents

Publication Publication Date Title
KR920013120A (ko) 컴퓨터 시스템의 어드레싱 방법 및 장치
US3815103A (en) Memory presence checking apparatus
US3470542A (en) Modular system design
US4513389A (en) ROM security circuit
US6438625B1 (en) System and method for automatically identifying slots in a backplane
EP0117432B1 (en) Enhanced reliability interrupt control apparatus
US5170398A (en) Pattern generating apparatus for memory having a logical operation function
KR880013068A (ko) 2진 트리 멀티프로세서
KR910005064A (ko) 제어신호 발생 방법 및 장치
KR940018762A (ko) 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
US5019970A (en) IC card
US4058673A (en) Arrangement for ciphering and deciphering of information
US5179686A (en) Method for automatically detecting the size of a memory by performing a memory warp operation
US3952289A (en) Controller for linking a typewriter console to a processor unit
US4188669A (en) Decoder for variable-length codes
US4692920A (en) Apparatus for generating patterns of test signals
US5426768A (en) Logic simulation with efficient deadlock avoidance by selectively suspending event data fetch based on element information
US4831513A (en) Memory initialization system
EP0482495B1 (en) Finite-state machine for reliable computing and adjustment systems
US4205301A (en) Error detecting system for integrated circuit
KR860009340A (ko) 메모리용량 확장회로
GB1572984A (en) Identifying faulty address decoders belonging to functional units
US4586162A (en) Bit pattern check circuit
US4424730A (en) Electronic musical instrument
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid