JP2000277944A - 増設用の基板および基板の増設方法 - Google Patents
増設用の基板および基板の増設方法Info
- Publication number
- JP2000277944A JP2000277944A JP11080148A JP8014899A JP2000277944A JP 2000277944 A JP2000277944 A JP 2000277944A JP 11080148 A JP11080148 A JP 11080148A JP 8014899 A JP8014899 A JP 8014899A JP 2000277944 A JP2000277944 A JP 2000277944A
- Authority
- JP
- Japan
- Prior art keywords
- board
- connector
- signal line
- memory
- boards
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
- H05K7/1447—External wirings; Wiring ducts; Laying cables
- H05K7/1451—External wirings; Wiring ducts; Laying cables with connections between circuit boards or units
Abstract
(57)【要約】
【課題】 生産コストを抑えることができ、また、電子
機器に始めから搭載される基板を高密度に実装できる、
増設用基板と、基板の増設方法を提供する。 【解決手段】 コネクタ２１とデバイスが実装されたメ
モリボード２０において、コネクタ２１は上部２８と下
部２９とからなり、メモリボード２０内部には信号線Ｌ
１、Ｌ２が設けられ、上部２８と下部２９のコネクタピ
ン２１ａと２１ｃ、コネクタピン２１ｂと２１ｄはそれ
ぞれ見かけ上基板を挟んで１つの組をなしており、か
つ、これらの組により端子群が形成されており、信号線
Ｌ２は、見かけ上、組をなしていないコネクタピン２１
ａと２１ｄ間を接続し、信号線Ｌ１は、見かけ上、組を
なしていないコネクタピン２１ｂと２１ｃ間を接続し、
信号線のうち信号線Ｌ１のみ、コネクタピン２１ｂを介
して、デバイス２２に接続されているメモリボード２０
と、これを用いた基板の増設方法である。
機器に始めから搭載される基板を高密度に実装できる、
増設用基板と、基板の増設方法を提供する。 【解決手段】 コネクタ２１とデバイスが実装されたメ
モリボード２０において、コネクタ２１は上部２８と下
部２９とからなり、メモリボード２０内部には信号線Ｌ
１、Ｌ２が設けられ、上部２８と下部２９のコネクタピ
ン２１ａと２１ｃ、コネクタピン２１ｂと２１ｄはそれ
ぞれ見かけ上基板を挟んで１つの組をなしており、か
つ、これらの組により端子群が形成されており、信号線
Ｌ２は、見かけ上、組をなしていないコネクタピン２１
ａと２１ｄ間を接続し、信号線Ｌ１は、見かけ上、組を
なしていないコネクタピン２１ｂと２１ｃ間を接続し、
信号線のうち信号線Ｌ１のみ、コネクタピン２１ｂを介
して、デバイス２２に接続されているメモリボード２０
と、これを用いた基板の増設方法である。
Description
【０００１】
【発明の属する技術分野】この発明は、コネクタと電子
部品が実装された増設用の基板と、この基板を用いた基
板の増設方法に関する。
部品が実装された増設用の基板と、この基板を用いた基
板の増設方法に関する。
【０００２】
【従来の技術】各種電子機器においては、処理能力の増
強等のために、電子部品を搭載した基板を増設する必要
が生じることがある。
強等のために、電子部品を搭載した基板を増設する必要
が生じることがある。
【０００３】
【発明が解決しようとする課題】しかしながら、基板を
増設するためには、電子機器に始めから搭載されている
基板に、増設用のコネクタを必要数設けておかなければ
ならない。たとえば、図４に示すように、電子機器に始
めから搭載されるマザーボード４に対して基板を増設す
るためには、予め、予想される増設基板の数（ここでは
４）だけ、増設用のコネクタ４ａ，４ｂ，４ｃ，４ｄを
設けなければならない。そのために、マザーボード４の
一部が、増設用コネクタによって占められ、その分、高
密度に実装することが妨げられていた。
増設するためには、電子機器に始めから搭載されている
基板に、増設用のコネクタを必要数設けておかなければ
ならない。たとえば、図４に示すように、電子機器に始
めから搭載されるマザーボード４に対して基板を増設す
るためには、予め、予想される増設基板の数（ここでは
４）だけ、増設用のコネクタ４ａ，４ｂ，４ｃ，４ｄを
設けなければならない。そのために、マザーボード４の
一部が、増設用コネクタによって占められ、その分、高
密度に実装することが妨げられていた。
【０００４】また、従来の増設技術においては、増設を
行った基板の上に、さらに基板を増設する際には、同一
回路が形成された同型の基板を用いることができないと
いう、問題点があった。この問題点について、図５に基
づいて説明する。図５で、符号７はマザーボード、５、
６は全く同一の増設用の基板であるメモリボード、７
ａ、６ａ、５ａはコネクタ、７ｃ、７ｄは信号出力部、
６ｃ、５ｃはメモリチップ等のデバイス、７ｆ、７ｅ、
６ｆ、６ｅ、５ｆ、５ｅはそれぞれのコネクタピンであ
る。図５では、マザーボード７のコネクタ７ａを介し
て、メモリボード６が接続され、さらに、メモリボード
６のコネクタ６ａを介して、メモリボード５が接続され
る。
行った基板の上に、さらに基板を増設する際には、同一
回路が形成された同型の基板を用いることができないと
いう、問題点があった。この問題点について、図５に基
づいて説明する。図５で、符号７はマザーボード、５、
６は全く同一の増設用の基板であるメモリボード、７
ａ、６ａ、５ａはコネクタ、７ｃ、７ｄは信号出力部、
６ｃ、５ｃはメモリチップ等のデバイス、７ｆ、７ｅ、
６ｆ、６ｅ、５ｆ、５ｅはそれぞれのコネクタピンであ
る。図５では、マザーボード７のコネクタ７ａを介し
て、メモリボード６が接続され、さらに、メモリボード
６のコネクタ６ａを介して、メモリボード５が接続され
る。
【０００５】ここで、マザーボード７にメモリボード
６、５が接続された状態で、マザーボード７からメモリ
ボード６のデバイス６ｃにデータを出入力する場合、信
号出力部７ｃからチップセレクト信号が出力され、その
信号がコネクタピン６ｆを介してデバイス６ｃに送信さ
れる。これによりデバイス６ｃは、リード（ｒｅａｄ）
あるいはライト（ｗｒｉｇｈｔ）可能なアクティブ状態
になる。このとき、コネクタピン６ｆに接続している信
号線が、メモリボード５のコネクタピン５ｆにも接続さ
れていることから、コネクタピン５ｆを介して、デバイ
ス５ｃもアクティブ状態になってしまう。
６、５が接続された状態で、マザーボード７からメモリ
ボード６のデバイス６ｃにデータを出入力する場合、信
号出力部７ｃからチップセレクト信号が出力され、その
信号がコネクタピン６ｆを介してデバイス６ｃに送信さ
れる。これによりデバイス６ｃは、リード（ｒｅａｄ）
あるいはライト（ｗｒｉｇｈｔ）可能なアクティブ状態
になる。このとき、コネクタピン６ｆに接続している信
号線が、メモリボード５のコネクタピン５ｆにも接続さ
れていることから、コネクタピン５ｆを介して、デバイ
ス５ｃもアクティブ状態になってしまう。
【０００６】この場合、解決策としては、たとえば、コ
ネクタピン５ｆにはデバイスを接続せず、その代わりに
デバイス５ｃはコネクタピン５ｅと接続されるよう、配
線を変更しなければならない。このように変更すれば、
信号出力部７ｄからの信号によって、デバイス５ｃのみ
アクティブ状態にすることができる。つまり、従来の基
板の増設方法では、増設基板にさらに同一の基板を増設
しようとすると、複数の増設基板の同一のデバイスにつ
いて区別して選択することができなくなるので、結局、
別の基板を設計し直さなくてはならず、生産コストが高
くなってしまっていた。
ネクタピン５ｆにはデバイスを接続せず、その代わりに
デバイス５ｃはコネクタピン５ｅと接続されるよう、配
線を変更しなければならない。このように変更すれば、
信号出力部７ｄからの信号によって、デバイス５ｃのみ
アクティブ状態にすることができる。つまり、従来の基
板の増設方法では、増設基板にさらに同一の基板を増設
しようとすると、複数の増設基板の同一のデバイスにつ
いて区別して選択することができなくなるので、結局、
別の基板を設計し直さなくてはならず、生産コストが高
くなってしまっていた。
【０００７】本発明は、上記実状に鑑みてなされたもの
で、生産コストを抑えることが可能で、また、電子機器
に始めから搭載される基板を高密度に実装できるように
なる、増設用基板と基板の増設方法を提供することを目
的としている。
で、生産コストを抑えることが可能で、また、電子機器
に始めから搭載される基板を高密度に実装できるように
なる、増設用基板と基板の増設方法を提供することを目
的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１に記載の発明は、コネクタと電子
部品が実装された増設用の基板において、前記コネクタ
は、前記基板の上面側に設けられた上部と下面側に設け
られた下部とからなり、前記基板内部には、前記下部か
ら前記上部まで通っている信号線が設けられ、前記上部
と前記下部それぞれには多数の端子が設けられ、前記上
部と前記下部の各々の端子は、基板を挟んで１つの組を
なし、かつ、２つ以上の前記組により端子群を形成して
おり、前記信号線は、１つの端子群の範囲内で、前記組
をなしていない前記上部と前記下部の端子間を接続し、
１つの端子群の各端子を接続している信号線のうち、１
つだけが前記電子部品に接続されていることを特徴とす
る。
め、本発明の請求項１に記載の発明は、コネクタと電子
部品が実装された増設用の基板において、前記コネクタ
は、前記基板の上面側に設けられた上部と下面側に設け
られた下部とからなり、前記基板内部には、前記下部か
ら前記上部まで通っている信号線が設けられ、前記上部
と前記下部それぞれには多数の端子が設けられ、前記上
部と前記下部の各々の端子は、基板を挟んで１つの組を
なし、かつ、２つ以上の前記組により端子群を形成して
おり、前記信号線は、１つの端子群の範囲内で、前記組
をなしていない前記上部と前記下部の端子間を接続し、
１つの端子群の各端子を接続している信号線のうち、１
つだけが前記電子部品に接続されていることを特徴とす
る。
【０００９】請求項１に記載の発明によれば、コネクタ
の上部と下部の各々の端子は、基板を挟んで１つの組を
なしており、かつ、２つ以上の組により端子群を形成
し、基板内部を通っている信号線が１つの端子群の範囲
内で、組をなしていない上下の端子間を接続しているこ
とから、たとえば、マザーボード等の基板上に請求項１
の増設用の基板であって、全く同型の基板を上下に２枚
重ねた状態で増設した場合でも、２枚の増設用基板の全
く同じ箇所に位置する端子同士については、信号線を介
して接続されることはない。その上、１つの端子群の各
端子に接続されている信号線のうち、１つだけが、基板
上の電子部品に接続されている。よって、一方の増設用
の基板について１つの端子群の信号線に接続されている
電子部品をアクティブ状態にしても、他方の増設用の基
板の電子部品がアクティブ状態になることはない。した
がって、請求項１の増設用の基板であれば、同型の増設
用の基板を複数枚増設することができるので、従来のよ
うに増設用の基板にさらに増設するために設計し直すと
いったことが生じず、生産コストが抑えられる。また、
増設用の基板上にさらに増設できるようになることか
ら、電子機器等に始めから搭載される基板の増設用のコ
ネクタは１つで済み、増設用のコネクタにより大きな面
積を占められることがないので高密度に実装できる。
の上部と下部の各々の端子は、基板を挟んで１つの組を
なしており、かつ、２つ以上の組により端子群を形成
し、基板内部を通っている信号線が１つの端子群の範囲
内で、組をなしていない上下の端子間を接続しているこ
とから、たとえば、マザーボード等の基板上に請求項１
の増設用の基板であって、全く同型の基板を上下に２枚
重ねた状態で増設した場合でも、２枚の増設用基板の全
く同じ箇所に位置する端子同士については、信号線を介
して接続されることはない。その上、１つの端子群の各
端子に接続されている信号線のうち、１つだけが、基板
上の電子部品に接続されている。よって、一方の増設用
の基板について１つの端子群の信号線に接続されている
電子部品をアクティブ状態にしても、他方の増設用の基
板の電子部品がアクティブ状態になることはない。した
がって、請求項１の増設用の基板であれば、同型の増設
用の基板を複数枚増設することができるので、従来のよ
うに増設用の基板にさらに増設するために設計し直すと
いったことが生じず、生産コストが抑えられる。また、
増設用の基板上にさらに増設できるようになることか
ら、電子機器等に始めから搭載される基板の増設用のコ
ネクタは１つで済み、増設用のコネクタにより大きな面
積を占められることがないので高密度に実装できる。
【００１０】ここで、端子群をいくつの組から構成する
かは予想される増設用の基板の枚数に応じて具体的に設
定すればよく、たとえば、請求項２に記載の発明のよう
に、端子群を２組の端子からなるように構成すれば、１
つのマザーボード等に対して、同型の増設用の基板を２
つ増設することができるし、端子群を３組の端子からな
るように構成すれば同型の増設用の基板を３つ増設する
ことができる。４枚以上同型の増設用の基板を増設する
ことが予想される場合には、端子群を４組以上の端子か
らなるように構成すればよい。また、電子部品とは、メ
モリチップ、ＩＣ等の各種部品である。
かは予想される増設用の基板の枚数に応じて具体的に設
定すればよく、たとえば、請求項２に記載の発明のよう
に、端子群を２組の端子からなるように構成すれば、１
つのマザーボード等に対して、同型の増設用の基板を２
つ増設することができるし、端子群を３組の端子からな
るように構成すれば同型の増設用の基板を３つ増設する
ことができる。４枚以上同型の増設用の基板を増設する
ことが予想される場合には、端子群を４組以上の端子か
らなるように構成すればよい。また、電子部品とは、メ
モリチップ、ＩＣ等の各種部品である。
【００１１】また、請求項１または２に記載の増設用の
基板は、特に限定されないが、たとえば請求項３に記載
の発明のようにメモリボードであれば、汎用性が高いも
のとなる。
基板は、特に限定されないが、たとえば請求項３に記載
の発明のようにメモリボードであれば、汎用性が高いも
のとなる。
【００１２】請求項４に記載の発明は、コネクタを有す
る被増設基板上に請求項１〜３のいずれかに記載の増設
用の基板を増設することを特徴とする基板の増設方法で
ある。また、請求項５に記載の発明は、コネクタを有す
る被増設基板上に請求項１〜３のいずれかに記載の増設
用の基板を、複数枚重ねて増設することを特徴とする基
板の増設方法である。
る被増設基板上に請求項１〜３のいずれかに記載の増設
用の基板を増設することを特徴とする基板の増設方法で
ある。また、請求項５に記載の発明は、コネクタを有す
る被増設基板上に請求項１〜３のいずれかに記載の増設
用の基板を、複数枚重ねて増設することを特徴とする基
板の増設方法である。
【００１３】上記請求項４または５に記載の基板の増設
方法のように、増設用の基板として、請求項１〜３のい
ずれかに記載の増設用の基板を用いれば、同型の増設用
の基板を複数枚増設できるので、設計段階における生産
コストが抑えられる。
方法のように、増設用の基板として、請求項１〜３のい
ずれかに記載の増設用の基板を用いれば、同型の増設用
の基板を複数枚増設できるので、設計段階における生産
コストが抑えられる。
【００１４】また、増設用の基板上にさらに増設できる
ことから、被増設基板については、増設用のコネクタは
１つで済み、増設用のコネクタに大きな面積を占められ
ることがないので、高密度に実装できる。
ことから、被増設基板については、増設用のコネクタは
１つで済み、増設用のコネクタに大きな面積を占められ
ることがないので、高密度に実装できる。
【００１５】ここで、被増設基板とは、電子機器等に始
めから搭載されるマザーボードなどである。また、「同
型」とは、大きさ、形状、回路構成、コネクタや端子の
数や設けられている位置、実装されている電子部品等、
一切の具体的な構造が同じであることを言う。さらに、
増設用の基板の増設枚数と、端子群の構成の関係は、請
求項１と同様である。
めから搭載されるマザーボードなどである。また、「同
型」とは、大きさ、形状、回路構成、コネクタや端子の
数や設けられている位置、実装されている電子部品等、
一切の具体的な構造が同じであることを言う。さらに、
増設用の基板の増設枚数と、端子群の構成の関係は、請
求項１と同様である。
【００１６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら説明する。図１は本発明の基
板の増設方法の一例を示す斜視図である。図１で、符号
１０はマザーボード、２０、３０はメモリボードであ
る。
いて、図面を参照しながら説明する。図１は本発明の基
板の増設方法の一例を示す斜視図である。図１で、符号
１０はマザーボード、２０、３０はメモリボードであ
る。
【００１７】被増設基板であるマザーボード１０上に
は、主に、ＣＰＵ等からなる中央制御部１０ａと、信号
出力部１２，１３，１４と、他の基板を増設するための
コネクタであるコネクタ１１が設けられている。コネク
タ１１は、たとえば符号１１ａ、１１ｂで示される複数
のコネクタピンが側部に設けらており、コネクタ１１の
内部には、前記コネクタピンの各々と接続されている図
示しない信号線が通っている。また、コネクタピン１１
ａは、信号出力部１２と接続され、コネクタピン１１ｂ
は信号出力部１３と接続されている。マザーボード１０
では、中央制御部１０ａからの制御信号は、信号出力部
１２、１３、１４を介してコネクタ１１のコネクタピン
のいずれかに入力すると、そのコネクタピンに接続され
ている信号線から出力するようになっている。また、コ
ネクタ１１の上部には、他のコネクタと接続するため
に、オスまたはメスの接続口１５が形成されている。
は、主に、ＣＰＵ等からなる中央制御部１０ａと、信号
出力部１２，１３，１４と、他の基板を増設するための
コネクタであるコネクタ１１が設けられている。コネク
タ１１は、たとえば符号１１ａ、１１ｂで示される複数
のコネクタピンが側部に設けらており、コネクタ１１の
内部には、前記コネクタピンの各々と接続されている図
示しない信号線が通っている。また、コネクタピン１１
ａは、信号出力部１２と接続され、コネクタピン１１ｂ
は信号出力部１３と接続されている。マザーボード１０
では、中央制御部１０ａからの制御信号は、信号出力部
１２、１３、１４を介してコネクタ１１のコネクタピン
のいずれかに入力すると、そのコネクタピンに接続され
ている信号線から出力するようになっている。また、コ
ネクタ１１の上部には、他のコネクタと接続するため
に、オスまたはメスの接続口１５が形成されている。
【００１８】メモリーボード２０、３０は、全く同一の
構造、回路構成を有する増設用の基板で、メモリボード
２０、３０上には、ＳＤＲＡＭ（Synchronous dynamic
random access memory）からなるメモリチップ等のデバ
イス（電子部品）２２、２３、２４、２５、２６、２
７、３２、３３、３４、３５、３６、３７が搭載されて
いる。また、メモリボード２０、３０には、他の基板等
と接続するためのコネクタ２１、３１が設けられてい
る。コネクタ２１、３１は、それぞれ、基板の上面側に
設けられた上部２８、３８と、同じく下面側に設けられ
た下部２９、３９とからなる。これらコネクタ２１、３
１は、前記コネクタ１１と接続できる型のものであり、
前記上部２８、３８、および下部２９、３９に接続口２
８ａ、３８ａ、２９ａ、３９ａが形成されている。これ
ら接続口は、たとえばコネクタ１１の接続口１５がメス
であれば、接続口２９ａ、３９ａがオス、接続口２８、
３８がメスである。
構造、回路構成を有する増設用の基板で、メモリボード
２０、３０上には、ＳＤＲＡＭ（Synchronous dynamic
random access memory）からなるメモリチップ等のデバ
イス（電子部品）２２、２３、２４、２５、２６、２
７、３２、３３、３４、３５、３６、３７が搭載されて
いる。また、メモリボード２０、３０には、他の基板等
と接続するためのコネクタ２１、３１が設けられてい
る。コネクタ２１、３１は、それぞれ、基板の上面側に
設けられた上部２８、３８と、同じく下面側に設けられ
た下部２９、３９とからなる。これらコネクタ２１、３
１は、前記コネクタ１１と接続できる型のものであり、
前記上部２８、３８、および下部２９、３９に接続口２
８ａ、３８ａ、２９ａ、３９ａが形成されている。これ
ら接続口は、たとえばコネクタ１１の接続口１５がメス
であれば、接続口２９ａ、３９ａがオス、接続口２８、
３８がメスである。
【００１９】コネクタ２１の上部２８、下部２９それぞ
れには、複数のコネクタピン（端子）が一列に設けられ
ており、上部２８と下部２９の個々のコネクタピンは、
基板を挟んで組をなすように配置されている。たとえ
ば、メモリボード２０では、コネクタピン２１ａとコネ
クタピン２１ｃが１つの組をなし、コネクタピン２１ｂ
とコネクタピン２１ｄ（図３）が組をなしている。コネ
クタ３１の上部３８と下部３９においても、同様に、コ
ネクタピン３１ａとコネクタピン３１ｃ、およびコネク
タピン３１ｂとコネクタピン３１ｄ（図３）が、基板を
挟んで組をなすように配設されている。
れには、複数のコネクタピン（端子）が一列に設けられ
ており、上部２８と下部２９の個々のコネクタピンは、
基板を挟んで組をなすように配置されている。たとえ
ば、メモリボード２０では、コネクタピン２１ａとコネ
クタピン２１ｃが１つの組をなし、コネクタピン２１ｂ
とコネクタピン２１ｄ（図３）が組をなしている。コネ
クタ３１の上部３８と下部３９においても、同様に、コ
ネクタピン３１ａとコネクタピン３１ｃ、およびコネク
タピン３１ｂとコネクタピン３１ｄ（図３）が、基板を
挟んで組をなすように配設されている。
【００２０】コネクタ２１、３１の内部には、複数の信
号線が通っている。図２にその様子を模式的に示した。
それぞれの前記信号線は、コネクタ２１、３１内部を、
下部２８，３８から上部２９，３９に向かって通されて
いる一方、各コネクタピンと接続されている。具体的に
は、図２に示すように、メモリボード２０において、コ
ネクタピン２１ｃに接続される信号線Ｌ１はコネクタピ
ン２１ｂに接続され、コネクタピン２１ｄに接続される
信号線Ｌ２はコネクタピン２１ａに接続されている。同
様に、メモリボード３０において、コネクタピン３１ｃ
に接続される信号線Ｌ３はコネクタピン３１ｂに接続さ
れ、コネクタピン３１ｄに接続される信号線Ｌ４はコネ
クタピン３１ａに接続されている。すなわち、上下に対
応して設けられている２組のコネクタピン同士について
信号線を入れ替えたような配線構造を採っており、見か
け上、組をなしていないコネクタピン同士が接続されて
いるのである。この実施の形態では、メモリボード２
０，３０それぞれにおいて、図２で示した２組の端子の
組により、本発明の１つの端子群が構成される。
号線が通っている。図２にその様子を模式的に示した。
それぞれの前記信号線は、コネクタ２１、３１内部を、
下部２８，３８から上部２９，３９に向かって通されて
いる一方、各コネクタピンと接続されている。具体的に
は、図２に示すように、メモリボード２０において、コ
ネクタピン２１ｃに接続される信号線Ｌ１はコネクタピ
ン２１ｂに接続され、コネクタピン２１ｄに接続される
信号線Ｌ２はコネクタピン２１ａに接続されている。同
様に、メモリボード３０において、コネクタピン３１ｃ
に接続される信号線Ｌ３はコネクタピン３１ｂに接続さ
れ、コネクタピン３１ｄに接続される信号線Ｌ４はコネ
クタピン３１ａに接続されている。すなわち、上下に対
応して設けられている２組のコネクタピン同士について
信号線を入れ替えたような配線構造を採っており、見か
け上、組をなしていないコネクタピン同士が接続されて
いるのである。この実施の形態では、メモリボード２
０，３０それぞれにおいて、図２で示した２組の端子の
組により、本発明の１つの端子群が構成される。
【００２１】前記信号線Ｌ１、Ｌ２のうち信号線Ｌ１の
み、コネクタピン２１ｂを介してデバイス２２に接続さ
れ、信号線Ｌ２はデバイスに接続されていない。また、
信号線Ｌ３、Ｌ４のうち信号線Ｌ３のみ、コネクタピン
３１ｂを介してデバイス３２に接続され、信号線Ｌ４は
デバイスに接続されていない。
み、コネクタピン２１ｂを介してデバイス２２に接続さ
れ、信号線Ｌ２はデバイスに接続されていない。また、
信号線Ｌ３、Ｌ４のうち信号線Ｌ３のみ、コネクタピン
３１ｂを介してデバイス３２に接続され、信号線Ｌ４は
デバイスに接続されていない。
【００２２】上記のメモリボード２０、３０をマザーボ
ード１０に増設する際には、図３に示すように、各接続
口同士を合わせて接続する。これにより、マザーボード
１０のコネクタピン１１ａが接続されている信号線は、
メモリボード２０の前記信号線Ｌ１に接続され、コネク
タピン１１ｂが接続されている信号線は、メモリボード
２０の前記信号線Ｌ２に接続される。また、メモリボー
ド２０内の信号線Ｌ１は、メモリボード３０の前記信号
線Ｌ４に接続され、信号線Ｌ２は前記信号線Ｌ３に接続
される。
ード１０に増設する際には、図３に示すように、各接続
口同士を合わせて接続する。これにより、マザーボード
１０のコネクタピン１１ａが接続されている信号線は、
メモリボード２０の前記信号線Ｌ１に接続され、コネク
タピン１１ｂが接続されている信号線は、メモリボード
２０の前記信号線Ｌ２に接続される。また、メモリボー
ド２０内の信号線Ｌ１は、メモリボード３０の前記信号
線Ｌ４に接続され、信号線Ｌ２は前記信号線Ｌ３に接続
される。
【００２３】このように接続されたマザーボード１０、
メモリボード２０、３０において、メモリボード２０、
３０上のデバイスをアクティブ状態にする動作について
説明する。たとえば、マザーボード１０の信号出力部１
２から信号が出力されると、その信号は、コネクタピン
１１ａを介して、コネクタ１１内の信号線を通り、コネ
クタ２１内の信号線Ｌ１に入力し、コネクタピン２１
ｂ、コネクタピン３１ｄ、コネクタピン３１ａと伝達さ
れる。コネクタピン２１ｂは、デバイス２２に接続され
ており、これによりデバイス２２がアクティブ状態にな
る。また、マザーボード１０の信号出力部１３から信号
が出力されると、その信号は、コネクタピン１１ｂを介
して、コネクタ１１内の信号線を通り、コネクタ２１の
信号線Ｌ２に入力し、コネクタピン２１ａ、コネクタピ
ン３１ｃ、コネクタピン３１ｂと伝達される。コネクタ
ピン３１ｂは、デバイス３２に接続されており、これに
よりデバイス３２がアクティブ状態になる。
メモリボード２０、３０において、メモリボード２０、
３０上のデバイスをアクティブ状態にする動作について
説明する。たとえば、マザーボード１０の信号出力部１
２から信号が出力されると、その信号は、コネクタピン
１１ａを介して、コネクタ１１内の信号線を通り、コネ
クタ２１内の信号線Ｌ１に入力し、コネクタピン２１
ｂ、コネクタピン３１ｄ、コネクタピン３１ａと伝達さ
れる。コネクタピン２１ｂは、デバイス２２に接続され
ており、これによりデバイス２２がアクティブ状態にな
る。また、マザーボード１０の信号出力部１３から信号
が出力されると、その信号は、コネクタピン１１ｂを介
して、コネクタ１１内の信号線を通り、コネクタ２１の
信号線Ｌ２に入力し、コネクタピン２１ａ、コネクタピ
ン３１ｃ、コネクタピン３１ｂと伝達される。コネクタ
ピン３１ｂは、デバイス３２に接続されており、これに
よりデバイス３２がアクティブ状態になる。
【００２４】以上の本発明のメモリボード２０、３０お
よび基板の増設方法によれば、メモリボード２０、３０
のコネクタ２１、３１の２組のコネクタピン同士につい
て、信号線を入れ替えたような配線構造を採っており、
見かけ上、組をなしていないコネクタピン同士が接続さ
れていることから、マザーボード１０上にメモリボード
２０、さらにメモリボード３０を増設した場合、２つの
メモリボード２０、３０の全く同じ箇所に位置するコネ
クタピン同士（たとえばコネクタピン２１ｂと３１ｂ）
については、信号線を介して接続されることはない。そ
の上、１つの端子群に関わる信号線のうち、１つだけ
（信号線Ｌ１、Ｌ３）が、基板上のデバイスに接続され
ている。よって、たとえば、メモリボード２０のコネク
タピン２１ｂに接続されているデバイス２２をアクティ
ブ状態にしても、メモリボード３０のデバイスがアクテ
ィブ状態になることはない。したがって、メモリボード
２０、３０であれば、同型のものを複数増設することが
できるので、増設用の基板にさらに増設するために設計
し直すといったことが生じず生産コストが抑えられる。
また、増設用の基板上にさらに増設できることから、マ
ザーボード１０の増設用のコネクタは１つで済み、増設
用のコネクタにより大きな面積を占められることがない
ので高密度に実装できる。
よび基板の増設方法によれば、メモリボード２０、３０
のコネクタ２１、３１の２組のコネクタピン同士につい
て、信号線を入れ替えたような配線構造を採っており、
見かけ上、組をなしていないコネクタピン同士が接続さ
れていることから、マザーボード１０上にメモリボード
２０、さらにメモリボード３０を増設した場合、２つの
メモリボード２０、３０の全く同じ箇所に位置するコネ
クタピン同士（たとえばコネクタピン２１ｂと３１ｂ）
については、信号線を介して接続されることはない。そ
の上、１つの端子群に関わる信号線のうち、１つだけ
（信号線Ｌ１、Ｌ３）が、基板上のデバイスに接続され
ている。よって、たとえば、メモリボード２０のコネク
タピン２１ｂに接続されているデバイス２２をアクティ
ブ状態にしても、メモリボード３０のデバイスがアクテ
ィブ状態になることはない。したがって、メモリボード
２０、３０であれば、同型のものを複数増設することが
できるので、増設用の基板にさらに増設するために設計
し直すといったことが生じず生産コストが抑えられる。
また、増設用の基板上にさらに増設できることから、マ
ザーボード１０の増設用のコネクタは１つで済み、増設
用のコネクタにより大きな面積を占められることがない
ので高密度に実装できる。
【００２５】なお、上記実施の形態および各図中では、
説明に必要な、一部のコネクタピン、信号出力部、デバ
イスについてのみ接続関係を示したが、他の信号出力
部、デバイスについても、コネクタピンのいずれかに接
続されている。また、上記で説明した以外のコネクタピ
ンについても端子群を形成し、その範囲内で信号線が入
れ替えられている。さらに、コネクタピンは、必ずしも
コネクタの外側から見えるように形成されていなくても
よい。また、上記実施の形態では、見かけ上、上下に対
応して設けられている２組のコネクタピン同士を接続す
る信号線を入れ替えた構成としたが、３組以上のコネク
タピン同士の間で信号線を入れ替えた構成としてもよ
い。さらに、増設用の基板としてメモリボードを挙げた
が、本発明はこれに限らず、ハードディスク、インター
フェース等の各種拡張ボードに適用できる。加えて、上
記実施の形態では、マザーボード、メモリボードいずれ
も、片面のみ実装されているが、両面実装型の基板でも
よいことは勿論である。
説明に必要な、一部のコネクタピン、信号出力部、デバ
イスについてのみ接続関係を示したが、他の信号出力
部、デバイスについても、コネクタピンのいずれかに接
続されている。また、上記で説明した以外のコネクタピ
ンについても端子群を形成し、その範囲内で信号線が入
れ替えられている。さらに、コネクタピンは、必ずしも
コネクタの外側から見えるように形成されていなくても
よい。また、上記実施の形態では、見かけ上、上下に対
応して設けられている２組のコネクタピン同士を接続す
る信号線を入れ替えた構成としたが、３組以上のコネク
タピン同士の間で信号線を入れ替えた構成としてもよ
い。さらに、増設用の基板としてメモリボードを挙げた
が、本発明はこれに限らず、ハードディスク、インター
フェース等の各種拡張ボードに適用できる。加えて、上
記実施の形態では、マザーボード、メモリボードいずれ
も、片面のみ実装されているが、両面実装型の基板でも
よいことは勿論である。
【００２６】
【発明の効果】請求項１または２に記載の発明によれ
ば、同型の増設用の基板を複数枚増設することができる
ので、従来のように増設用の基板上にさらに増設するた
めに設計し直すといったことが生じず、生産コストが抑
えられる。また、増設用の基板上にさらに増設できるこ
とから、電子機器等に始めから搭載される基板の増設用
のコネクタは１つで済み、増設用のコネクタで大きな面
積を占められることがないので高密度に実装できる。
ば、同型の増設用の基板を複数枚増設することができる
ので、従来のように増設用の基板上にさらに増設するた
めに設計し直すといったことが生じず、生産コストが抑
えられる。また、増設用の基板上にさらに増設できるこ
とから、電子機器等に始めから搭載される基板の増設用
のコネクタは１つで済み、増設用のコネクタで大きな面
積を占められることがないので高密度に実装できる。
【００２７】また、請求項３に記載の発明によれば、請
求項１または２に記載の発明の効果に加えて、汎用性が
高いものとなる。
求項１または２に記載の発明の効果に加えて、汎用性が
高いものとなる。
【００２８】請求項４または５に記載の基板の増設方法
のように、増設用の基板として、請求項１〜３のいずれ
かに記載の増設用の基板を用いれば、同型の増設用の基
板を複数枚増設できるので、設計段階における生産コス
トが抑えられる。また、増設用の基板上にさらに増設で
きることから、被増設基板の増設用のコネクタは１つで
済み、増設用のコネクタに大きな面積を占められること
がないので、高密度に実装できる。
のように、増設用の基板として、請求項１〜３のいずれ
かに記載の増設用の基板を用いれば、同型の増設用の基
板を複数枚増設できるので、設計段階における生産コス
トが抑えられる。また、増設用の基板上にさらに増設で
きることから、被増設基板の増設用のコネクタは１つで
済み、増設用のコネクタに大きな面積を占められること
がないので、高密度に実装できる。
【図１】本発明の基板の増設方法の一例を示す斜視図で
ある。
ある。
【図２】図１の基板の増設方法における信号線の接続状
態を説明するための図である。
態を説明するための図である。
【図３】基板を増設した状態を示す側面図である。
【図４】従来のマザーボードの例を示す斜視図である。
【図５】従来の基板の増設方法を示す斜視図である。
１０ マザーボード（被増設基板） １１ コネクタ ２０、３０ メモリボード（増設用の基板） ２１、３１ コネクタ ２１ａ、２１ｂ、２１ｃ、２１ｄ コネクタピン（端
子） ３１ａ、３１ｂ、３１ｃ、３１ｄ コネクタピン（端
子） ２８、３８ 上部 ２９、３９ 下部 ２２、２３、２４、２５、２６、２７ デバイス（電子
部品） ３２、３３、３４、３５、３６、３７ デバイス（電子
部品）
子） ３１ａ、３１ｂ、３１ｃ、３１ｄ コネクタピン（端
子） ２８、３８ 上部 ２９、３９ 下部 ２２、２３、２４、２５、２６、２７ デバイス（電子
部品） ３２、３３、３４、３５、３６、３７ デバイス（電子
部品）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 武夫 東京都大田区蒲田４丁目19番７号 安藤電 気株式会社内 Ｆターム(参考） 5E344 AA01 BB02 BB03 BB06 CD18 DD07 EE13 EE21
Claims (5)
- 【請求項１】 コネクタと電子部品が実装された増設用
の基板において、 前記コネクタは、前記基板の上面側に設けられた上部と
下面側に設けられた下部とからなり、 前記基板内部には、前記下部から前記上部まで通ってい
る信号線が設けられ、 前記上部と前記下部それぞれには多数の端子が設けら
れ、 前記上部と前記下部の各々の端子は、基板を挟んで１つ
の組をなし、かつ、２つ以上の前記組により端子群を形
成しており、 前記信号線は、１つの端子群の範囲内で、前記組をなし
ていない前記上部と前記下部の端子間を接続し、 １つの端子群の各端子を接続している信号線のうち、１
つだけが前記電子部品に接続されていることを特徴とす
る増設用の基板。 - 【請求項２】 前記端子群は、２組の端子からなること
を特徴とする請求項１に記載の増設用の基板。 - 【請求項３】 メモリボードであることを特徴とする請
求項１または２に記載の増設用の基板。 - 【請求項４】 コネクタを有する被増設基板上に請求項
１〜３のいずれかに記載の増設用の基板を増設すること
を特徴とする基板の増設方法。 - 【請求項５】 コネクタを有する被増設基板上に請求項
１〜３のいずれかに記載の増設用の基板を、複数枚重ね
て増設することを特徴とする基板の増設方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080148A JP2000277944A (ja) | 1999-03-24 | 1999-03-24 | 増設用の基板および基板の増設方法 |
| US09/533,560 US6416333B1 (en) | 1999-03-24 | 2000-03-22 | Extension boards and method of extending boards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080148A JP2000277944A (ja) | 1999-03-24 | 1999-03-24 | 増設用の基板および基板の増設方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277944A true JP2000277944A (ja) | 2000-10-06 |
Family
ID=13710213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11080148A Pending JP2000277944A (ja) | 1999-03-24 | 1999-03-24 | 増設用の基板および基板の増設方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6416333B1 (ja) |
| JP (1) | JP2000277944A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353663A (ja) * | 2001-05-22 | 2002-12-06 | Fujitsu Ltd | 通信装置 |
| JP2004094343A (ja) * | 2002-08-29 | 2004-03-25 | Sharp Corp | 電子機器の拡張モジュール |
| JP2004126728A (ja) * | 2002-09-30 | 2004-04-22 | Nec Corp | 電子機器 |
| JP2009088325A (ja) * | 2007-10-01 | 2009-04-23 | Funai Electric Co Ltd | 回路基板 |
| JP2009117682A (ja) * | 2007-11-08 | 2009-05-28 | Denso Corp | 回路基板ユニット |
| JP2018084877A (ja) * | 2016-11-21 | 2018-05-31 | 株式会社バイオネット研究所 | 電子機器 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7180171B1 (en) | 2004-01-08 | 2007-02-20 | Smart Modular Technologies, Inc. | Single IC packaging solution for multi chip modules |
| DE102005032061B4 (de) * | 2005-07-08 | 2009-07-30 | Qimonda Ag | Speichermodul, und Speichermodul-System |
| US20070224854A1 (en) * | 2006-03-27 | 2007-09-27 | Abdallah Bacha | Memory module, method of manufacturing a memory module and computer system |
| US20080002370A1 (en) * | 2006-06-30 | 2008-01-03 | Wai Shin Lau | Scalable memory DIMM designs with vertical stackup connector |
| CN201142388Y (zh) * | 2007-12-21 | 2008-10-29 | 富士康(昆山)电脑接插件有限公司 | 电连接器 |
| US20110211310A1 (en) * | 2010-03-01 | 2011-09-01 | Seagate Technology Llc | Signal path interconnection and assembly |
| US9619000B2 (en) * | 2013-05-17 | 2017-04-11 | Nec Corporation | Board, board apparatus and method for interconnection of boards |
| US9496633B1 (en) | 2015-06-22 | 2016-11-15 | Intel Corporation | Memory module adaptor card |
| US10205258B1 (en) * | 2017-10-25 | 2019-02-12 | Moxa Inc. | Industrial input and output device with series connectors |
| CN111787690B (zh) * | 2019-04-03 | 2023-10-27 | 鸿富锦精密工业(武汉)有限公司 | 电路板 |
| DE102022117751A1 (de) * | 2022-07-15 | 2024-01-18 | HARTING Electronics GmbH | Leiterkartensteckverbinder, Steckverbindersystem sowie Leiterkartenanordnung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4647123A (en) * | 1983-02-07 | 1987-03-03 | Gulf & Western Manufacturing Company | Bus networks for digital data processing systems and modules usable therewith |
| US5201038A (en) * | 1989-12-06 | 1993-04-06 | Videologic Limited | Address bus for stackable computer board connectors |
| US5130894A (en) * | 1990-11-26 | 1992-07-14 | At&T Bell Laboratories | Three-dimensional circuit modules |
| DE69123952T2 (de) * | 1990-12-17 | 1997-04-30 | Hewlett Packard Co | Rechneradressierungseinrichtung |
| US5613158A (en) * | 1994-05-25 | 1997-03-18 | Tandem Computers, Inc. | System for specifying addresses by creating a multi-bit ranked ordered anchor pattern and creating next address by shifting in the direction of the superior position |
| US5754796A (en) * | 1996-05-07 | 1998-05-19 | Wang; Daniel | Bus port transmission device |
| JP2870530B1 (ja) * | 1997-10-30 | 1999-03-17 | 日本電気株式会社 | スタックモジュール用インターポーザとスタックモジュール |
| US5963464A (en) * | 1998-02-26 | 1999-10-05 | International Business Machines Corporation | Stackable memory card |
| US6109929A (en) * | 1998-07-29 | 2000-08-29 | Agilent Technologies, Inc. | High speed stackable memory system and device |
| US6154373A (en) * | 1999-03-24 | 2000-11-28 | Lucent Technologies Inc. | High density cross-connection system |
-
1999
- 1999-03-24 JP JP11080148A patent/JP2000277944A/ja active Pending
-
2000
- 2000-03-22 US US09/533,560 patent/US6416333B1/en not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353663A (ja) * | 2001-05-22 | 2002-12-06 | Fujitsu Ltd | 通信装置 |
| JP2004094343A (ja) * | 2002-08-29 | 2004-03-25 | Sharp Corp | 電子機器の拡張モジュール |
| JP2004126728A (ja) * | 2002-09-30 | 2004-04-22 | Nec Corp | 電子機器 |
| JP2009088325A (ja) * | 2007-10-01 | 2009-04-23 | Funai Electric Co Ltd | 回路基板 |
| JP4582350B2 (ja) * | 2007-10-01 | 2010-11-17 | 船井電機株式会社 | 回路基板 |
| JP2009117682A (ja) * | 2007-11-08 | 2009-05-28 | Denso Corp | 回路基板ユニット |
| JP2018084877A (ja) * | 2016-11-21 | 2018-05-31 | 株式会社バイオネット研究所 | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6416333B1 (en) | 2002-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000277944A (ja) | 増設用の基板および基板の増設方法 | |
| US5502621A (en) | Mirrored pin assignment for two sided multi-chip layout | |
| KR100340285B1 (ko) | 복수의 인쇄회로기판이 상호 직렬 접속된 메모리 모듈 | |
| KR100818621B1 (ko) | 메모리 모듈, 메모리 모듈용 소켓 및 그를 구비한 메인보드 | |
| US6976848B2 (en) | Sockets for module extension and memory system using same | |
| KR100290445B1 (ko) | 메모리모듈과 이 메모리모듈이 삽입되는 소켓 | |
| US7269025B2 (en) | Ballout for buffer | |
| US20070156938A1 (en) | Interconnect structure between HyperTransport bus interface boards | |
| KR100338774B1 (ko) | 인쇄회로기판에 사용되는 메모리 모듈 보오드 장착용 소켓 | |
| JP2002026235A (ja) | メモリモジュール及びメモリモジュールソケット並びにこれらを含むシステムボード | |
| JPH11328100A (ja) | ディジタル信号処理装置 | |
| US6108228A (en) | Quad in-line memory module | |
| US20190132951A1 (en) | Printed circuit board including through-hole vias | |
| KR100505641B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| JP4695361B2 (ja) | 積層型メモリモジュールおよびメモリシステム | |
| JP2008159815A (ja) | 半導体装置の製造方法 | |
| JPS61120454A (ja) | デ−タ記憶用集積回路のパツケ−ジ | |
| JP2001185648A (ja) | 半導体装置 | |
| KR20040018925A (ko) | 메모리 소켓 | |
| JPH117348A (ja) | マルチプロセッサ接続方式 | |
| JP3375180B2 (ja) | 集積回路チップ実装構造 | |
| JPH11328104A (ja) | ディジタル信号処理装置 | |
| JP2002042926A (ja) | 積層型電子回路パッケージ構造 | |
| JP2000091729A (ja) | スタックメモリモジュール | |
| US7647447B2 (en) | Data bus connection for memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |