KR940018762A - 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법 - Google Patents

추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법 Download PDF

Info

Publication number
KR940018762A
KR940018762A KR1019940001625A KR19940001625A KR940018762A KR 940018762 A KR940018762 A KR 940018762A KR 1019940001625 A KR1019940001625 A KR 1019940001625A KR 19940001625 A KR19940001625 A KR 19940001625A KR 940018762 A KR940018762 A KR 940018762A
Authority
KR
South Korea
Prior art keywords
data
block
data block
signal
data processor
Prior art date
Application number
KR1019940001625A
Other languages
English (en)
Inventor
씨. 베커 마이클
알. 무어 찰스
에스. 무치 존
제이. 리스 로버트
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940018762A publication Critical patent/KR940018762A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0855—Overlapped cache accessing, e.g. pipeline
    • G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)

Abstract

추론적 데이타 전송 기능을 가진 데이타 처리기가 주소 회로(40) 및 데이타 회로(42, 44)를 구비한다. 상기 주소 회로는 데이타 블럭 및 태그와 관련된 메모리 주소를 발생한다. 상기 태그는 상기 데이타 블럭의 타당성을 표현한다. 상기 데이타 회로는 제 1 시간에서 상기 메모리 주소와 관련된 상기 데이타 블럭을 수신하고, 연속된 제 2 시간에서 신호를 수신한다. 상기 신호는 상기 데이타 블럭의 타당성을 표현한다. 상기 데이타 회로는 상기 신호에 응답하여 상기 데이타 블럭을 거부한다. 예를들어 상기 데이타 처리기는 주소 비교 또는 오류 정정 코드 장치와 동시에 상기 데이타의 타당성이 결정되는 동안에 데이타를 수신할 수 있다.

Description

추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따라 구성된 데이타 처리 시스템의 블럭도, 제 2 도는 제 1 도에 도시된 중앙 처리 장 치의 블럭도, 제 3 도는 제 2 도에 도시된 메모리 대기 행렬 및 버스 인터페이스 장치의 블럭도.

Claims (4)

  1. 데이타 블럭 및, 상기 데이타 블럭의 타당성을 표현하는 태그와 관련된 메모리 주소를 발생하는 주소 회로(40) 및 ; 제 1 시간에서 상기 메모리(42, 44) 주소와 관련된 데이타 블럭을 수신하고, 연속된 제 2 시간 에 상기 데이타 블럭의 타당성을 표현하는 신호를 수신하고, 상기 신호에 응답하여 상기 데이타 블럭을 선택적으로 거부하는 데이타 회로를 포함하는 것을 특징으로 하는 추론적 데이타 전송 기능을 가진 데이타 처리기(12)
  2. 데이타 블럭 및 태그와 관련된 메모리 주소를 발생하는 주소 회로(40) 및; 데이타 블럭, 주기적인 클럭 신호 및 상기 데이타 블럭의 타당성을 표현하는 신호를 수신하고, 제 1 시간에 상기 데이타 블럭을 수신하고, 연속된 제 2 시간에 상기 신호를 수신하고, 상기 신호에 응답하여 상기 데이타 블럭을 거부하고, 상기 제 1 및 제 2시간이 상기 주기적인 클럭 신호의 인접 사이클인 데이타 회로(42, 44)를 포함하는 것을 특징으로 하는 추론적 데이타 전송 기능을 가진 데이타 처리기(12).
  3. 데이타 블럭과 관련된 다수의 주소 비트를 발생하는 단계와 ; 제 1 시간에, 상기 데이타 블럭과 주기적인 클럭 신호를 데이타 처리기(12)의 입력에서 수신하는 단계(90)와, 상기 수신된 데이타 블럭을 상기 데이타 처리기에 저장하는 단계(94)와; 연속된 제 2 시간에, 상기 데이타 처리기의 입력에 수신된 데이타 블럭의 상기 타당성을 표현하는 신호를 수신하는 단계 및 ; 상기 수신된 신호에 응답하여 상기 수신된 데이타 블럭을 선택적으로 폐기하는 단계(98)를 포함하는데, 상기 제 1 및 제 2 시간은 상기 주기적인 클럭 신호의 인접 싸이클과 관련되는 것을 특징으로 하는 데이타를 데이타 처리기(12)에 추론적으로 전송하는 방법.
  4. 데이타 블럭과 관련된 다수의 주소 비트를 데이타 처리기(12)에서 발생하는 단계와; 제 1 시간에서,상기 주소 비트의 부분 집합과 관련된 데이타 블럭을 상기 데이타 처리기의 입력에서 수신하는 단계(92)와; 상기 수신된 데이타 블럭을 상기 데이타 처리기의 제 1 레지스터에 저장하는 단계(94)와 ; 연속된 제 2 시간에서, 상기 데이타 블럭을 타당성을 표현하는 신호를 상기 데이타 처리기의 입력에서 수신하는 단계(96) 및 ; 상기 수신된 신호에 응답형 상기 수신된 데이타 블럭을 상기 데이타 처리기의 제 2 레지스터에 저장하는 단계를 포함하는 것을 특징으로 하는 데이타를 데이타 처리기(12)에 추론적으로 전송하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940001625A 1993-01-29 1994-01-29 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법 KR940018762A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/011,024 US5500950A (en) 1993-01-29 1993-01-29 Data processor with speculative data transfer and address-free retry
US011,024 1993-01-29

Publications (1)

Publication Number Publication Date
KR940018762A true KR940018762A (ko) 1994-08-18

Family

ID=21748529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940001625A KR940018762A (ko) 1993-01-29 1994-01-29 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법

Country Status (4)

Country Link
US (1) US5500950A (ko)
EP (1) EP0614146A1 (ko)
JP (1) JPH06243034A (ko)
KR (1) KR940018762A (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2130065C (en) * 1994-08-12 1999-03-02 Michael Joel Cincinatus Utilizing pseudotables as a method and mechanism for providing database monitor information
US5715106A (en) * 1994-10-17 1998-02-03 Adaptec, Inc. Disk system with headerless track format, embedded servo fields and constant density recording
US6223255B1 (en) 1995-02-03 2001-04-24 Lucent Technologies Microprocessor with an instruction level reconfigurable n-way cache
US5774685A (en) * 1995-04-21 1998-06-30 International Business Machines Corporation Method and apparatus for biasing cache LRU for prefetched instructions/data based upon evaluation of speculative conditions
US5664154A (en) * 1995-10-02 1997-09-02 Chromatic Research, Inc. M/A for optimizing retry time upon cache-miss by selecting a delay time according to whether the addressed location's dirty bit indicates a write-back
KR100348808B1 (ko) * 1996-04-24 2003-01-29 엘지전자주식회사 메모리간의 데이타 전송장치
US5940862A (en) * 1997-03-24 1999-08-17 Adaptec, Inc. Data sector mark generation for a headerless disk drive architecture
US6000018A (en) * 1997-06-17 1999-12-07 Adaptec, Inc. System for aligning control words for identifying boundaries of headerless data sectors using automatic incrementing and discarding of data frame numbers
US5961636A (en) * 1997-09-22 1999-10-05 International Business Machines Corporation Checkpoint table for selective instruction flushing in a speculative execution unit
US6263404B1 (en) * 1997-11-21 2001-07-17 International Business Machines Corporation Accessing data from a multiple entry fully associative cache buffer in a multithread data processing system
FR2777370B1 (fr) * 1998-04-09 2000-06-23 Sgs Thomson Microelectronics Architecture de dsp optimisee pour les acces memoire
US6502218B1 (en) * 1999-12-16 2002-12-31 Intel Corporation Deferred correction of a single bit storage error in a cache tag array
AU2003241090A1 (en) * 2002-06-13 2003-12-31 Koninklijke Philips Electronics N.V. Load speculation method
JP2004030527A (ja) * 2002-06-28 2004-01-29 Fujitsu Ltd 記憶制御装置、および記憶制御方法
US7136990B2 (en) * 2003-01-16 2006-11-14 Ip-First, Llc. Fast POP operation from RAM cache using cache row value stack
US7139877B2 (en) * 2003-01-16 2006-11-21 Ip-First, Llc Microprocessor and apparatus for performing speculative load operation from a stack memory cache
US7191291B2 (en) * 2003-01-16 2007-03-13 Ip-First, Llc Microprocessor with variable latency stack cache
US7139876B2 (en) * 2003-01-16 2006-11-21 Ip-First, Llc Microprocessor and apparatus for performing fast speculative pop operation from a stack memory cache
US7966468B1 (en) * 2004-12-13 2011-06-21 Nvidia Corporation Apparatus, system, and method for fast read request transfer through clock domains
US8549383B2 (en) * 2011-08-24 2013-10-01 Oracle International Corporation Cache tag array with hard error proofing
KR20130136341A (ko) * 2012-06-04 2013-12-12 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9384002B2 (en) 2012-11-16 2016-07-05 International Business Machines Corporation Speculative finish of instruction execution in a processor core
US8990640B2 (en) 2012-11-16 2015-03-24 International Business Machines Corporation Selective posted data error detection based on request type
US8990641B2 (en) 2012-11-16 2015-03-24 International Business Machines Corporation Selective posted data error detection based on history
US9058260B2 (en) 2013-04-04 2015-06-16 International Business Machines Corporation Transient condition management utilizing a posted error detection processing protocol

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051355A (en) * 1976-04-29 1977-09-27 Ncr Corporation Apparatus and method for increasing the efficiency of random access storage
US4493026A (en) * 1982-05-26 1985-01-08 International Business Machines Corporation Set associative sector cache
US4604750A (en) * 1983-11-07 1986-08-05 Digital Equipment Corporation Pipeline error correction
US4914582A (en) * 1986-06-27 1990-04-03 Hewlett-Packard Company Cache tag lookaside
DE3750662T2 (de) * 1986-08-12 1995-02-16 Hitachi Ltd Mikroprozessor zur Datentransferwiederholung.
US4791642A (en) * 1986-10-17 1988-12-13 Amdahl Corporation Buffer error retry
US5210867A (en) * 1990-10-05 1993-05-11 Bull Hn Information Systems Inc. Method and apparatus for memory retry
US5361267A (en) * 1992-04-24 1994-11-01 Digital Equipment Corporation Scheme for error handling in a computer system

Also Published As

Publication number Publication date
EP0614146A1 (en) 1994-09-07
JPH06243034A (ja) 1994-09-02
US5500950A (en) 1996-03-19

Similar Documents

Publication Publication Date Title
KR940018762A (ko) 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
KR950008226B1 (ko) 버스트 전송 모드를 갖는 버스 마스터
KR950015105A (ko) 데이타 패킷이 네트원크내의 컴퓨터로 번지 지정되는지를 결정하는 방법 및 장치
US5163145A (en) Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference
KR970012153A (ko) 데이타 프로세서 및 중단점 작동 실행 방법
KR940007649A (ko) 디지탈 신호 처리장치
KR930003400B1 (ko) 마이크로 프로세서용 상태 레지스터 장치
KR900018793A (ko) 정렬처리장치의 제어데이타 생성장치
KR970016939A (ko) 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기
KR910006852A (ko) 메모리 제어 시스템 및 방법
GB1601956A (en) Multiprocessor data processing systems
KR910006846A (ko) 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 검사 기능을 가지는 데이타 프로세서
US3891839A (en) Method and apparatus for identifying an invalid character code
KR860009421A (ko) 논리기능을 가진 기억회로
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
WO1980000884A1 (en) Data system
SU1203602A1 (ru) Запоминающее устройство
KR970002614A (ko) 프로그램 카운터 데이타를 이용한 오동작 방지회로
JP2510268B2 (ja) デ―タ保持回路
SU1709293A2 (ru) Устройство дл ввода информации
JP3693681B2 (ja) 演算装置
KR900000765A (ko) 포스시스템의 데이타 요구 고속처리회로
JP2814543B2 (ja) 信号選択伝送回路とそのタスク処理方法
DE69317602D1 (de) Paritäts-und hochgeschwindigkeitsnormierungskreis für ein massivparalleles verarbeitungssystem
KR940007678A (ko) 확장용 메모리를 위한 어드레싱장치 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid