KR910006846A - 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 검사 기능을 가지는 데이타 프로세서 - Google Patents

가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 검사 기능을 가지는 데이타 프로세서 Download PDF

Info

Publication number
KR910006846A
KR910006846A KR1019900014312A KR900014312A KR910006846A KR 910006846 A KR910006846 A KR 910006846A KR 1019900014312 A KR1019900014312 A KR 1019900014312A KR 900014312 A KR900014312 A KR 900014312A KR 910006846 A KR910006846 A KR 910006846A
Authority
KR
South Korea
Prior art keywords
addressing
instruction
decoding
decoding means
undefined
Prior art date
Application number
KR1019900014312A
Other languages
English (en)
Other versions
KR940001268B1 (ko
Inventor
아끼히로 요시다께
도시하루 오시마
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR910006846A publication Critical patent/KR910006846A/ko
Application granted granted Critical
Publication of KR940001268B1 publication Critical patent/KR940001268B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/04—Addressing variable-length words or parts of words
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

내용 없음

Description

가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 검사 기능을 가지는 데이타 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 데이타 프로세서의 원리를 설명하는 블록도.
제2도는 본 발명의 실시예에 따른 마이크로 프로세서의 전체 구조를 설명하는 기능 블록도.
제3도는 제2도에 도시된 디코더의 구조를 설명하는 블록도.

Claims (5)

  1. 명령 코드 필드와 대응하는 어드레싱 필드의 다수를 셋트를 포함하는 트레인 명령을 디코드하고 실행하는 데이타 프로세서에 있어서, 명령 코드 필드와 대응하는 어드레싱 필드를 디코드하고, 소정의 주파수에서 발생된 제어 신호에 응답하여 명령 태그 정보와 어드레싱 정보를 각각 출력하기 위한 디코딩 수단, 디코딩 수단으로 부터 공급된 어드레싱 정보를 홀드하고, 상기 제어신호에 응답하여 홀드 결과를 출력하기 위한 것으로서 디코딩 수단에 동작상으로 연결된 홀딩 수단 및 명령 태그 정보가 앞단에서 디코드된 어드레싱 필드의 정의되지 않은 어드레싱을 체크하기 위한 명령이라는 것을 나타내는지 아니면 현재의 단에서 디코드된 어드레싱 필드의 정의되지 않은 어드레싱을 체크하기 위한 명령이라는 것을 나타내는지를 판정하고, 판정 결과를 기초로 정의되지 않은 어드레싱을 검출하기 위한 것으로 디코딩 수단과 홀딩 수단에 동작상으로 연결된 검출 수단으로 이루어지는 데이타 프로세서.
  2. 청구범위 제1항에 있어서, 상기 명령 태크 정보가 앞단에서 디코드된 어드레싱 필드의 정의되지 않은 어드레싱을 체크하기 위한 명령이라는 것을 나타내면, 상기 검출 수단은 상기 홀딩 결과를 기초로 정의되지 않은 어드레싱을 검출하고, 명령 태그 정보가 현재의 단에서 디코드된 어드레싱 필드의 정의되지 않은 어드레싱을 체크하기 위한 명령이라는 것을 나타내면 검출 수단은 상기 어드레싱 정보를 기초로 정의되지 않은 어드레싱을 검출하는 데이타 프로세서.
  3. 청구범위 제2항에 있어서, 상기 디코딩 수단이 명령 코드 필드를 디코드하고, 소정의 주파수에서 발생된 상기 제어신호에 응답하여 명령 태그정보를 출력하기 위한 첫번째 디코딩 수단과 어드레싱 필드를 디코드하고 제어 신호를 응답하여 어드레싱 정보를 출력하기 위한 두번째 디코딩 수단을 포함하는 데이타 프로세서.
  4. 청구범위 제3항에 있어서, 상기 디코딩 수단이 다음단에 동작 모드를 전달하기 위한 수단, 가변 길이의 트레인 명령에 포함된 추가 정보를 디코드하기 위한 수단 및 명령 코드의 현재 디코딩 단을 형성하고 디코딩 단에 따라 첫번째와 두번째 디코딩 수단, 전달 수단 및 추가 디코딩 수단의 각 출력을 연속적으로 선택하기 위한 제어수단을 좀 더 포함하고 그것에 의하여 상기 검출수단이 정의되지 않은 어드레싱의 검출을 지시하는 신호를 출력하는 데이타 프로세서.
  5. 청구범위 제4항에 있어서, 상기 디코딩 수단이 첫번째와 두번째 디코딩 수단, 전달수단 및 추가 디코딩 수단으로부터 출력되고 그곳에 입력되는 각 정보를 래치하기 위한 것으로, 상기 제어수단으로부터 제어 클럭에 응답하는 수단을 좀 더 포함하는 데이타 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014312A 1989-09-11 1990-09-11 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 KR940001268B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-233008 1989-09-11
JP1233008A JP2511151B2 (ja) 1989-09-11 1989-09-11 デ―タ処理装置
JP?1-233008 1989-09-11

Publications (2)

Publication Number Publication Date
KR910006846A true KR910006846A (ko) 1991-04-30
KR940001268B1 KR940001268B1 (ko) 1994-02-18

Family

ID=16948371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014312A KR940001268B1 (ko) 1989-09-11 1990-09-11 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서

Country Status (4)

Country Link
US (1) US5247625A (ko)
EP (1) EP0417587B1 (ko)
JP (1) JP2511151B2 (ko)
KR (1) KR940001268B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713757A (ja) * 1993-06-28 1995-01-17 Mitsubishi Electric Corp データ処理装置
US5689727A (en) * 1994-09-08 1997-11-18 Western Digital Corporation Disk drive with pipelined embedded ECC/EDC controller which provides parallel operand fetching and instruction execution
JP4239381B2 (ja) * 2000-08-23 2009-03-18 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
US7774748B1 (en) * 2004-08-03 2010-08-10 Tensilica, Inc. System and method for automatic conversion of a partially-explicit instruction set to an explicit instruction set
US11204768B2 (en) 2019-11-06 2021-12-21 Onnivation Llc Instruction length based parallel instruction demarcator

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3859636A (en) * 1973-03-22 1975-01-07 Bell Telephone Labor Inc Microprogram controlled data processor for executing microprogram instructions from microprogram memory or main memory
FR2384300A1 (fr) * 1977-03-18 1978-10-13 Cii Honeywell Bull Procede et dispositif pour l'acceleration du calcul de l'adresse d'une microinstruction dans un systeme de traitement de donnees
US4689765A (en) * 1983-01-28 1987-08-25 Digital Equipment Corporation Groups of tag signals for data store in multi-plane set of buffers
US4691279A (en) * 1984-03-02 1987-09-01 Unisys Corporation Instruction buffer for a digital data processing system
EP0184791A1 (en) * 1984-12-07 1986-06-18 Nec Corporation Information processing device capable of rapidly processing instructions of different groups
EP0221577B1 (en) * 1985-11-08 1996-01-17 Nec Corporation Microprogram control unit
JP2554050B2 (ja) * 1986-02-26 1996-11-13 株式会社日立製作所 デ−タ処理方法
US5051940A (en) * 1990-04-04 1991-09-24 International Business Machines Corporation Data dependency collapsing hardware apparatus
JPS6334643A (ja) * 1986-07-29 1988-02-15 Nec Corp 情報処理装置
JPS63245525A (ja) * 1987-03-31 1988-10-12 Toshiba Corp マイクロプログラム処理装置
JPH01205336A (ja) * 1988-02-12 1989-08-17 Nec Corp シーケンサ制御回路

Also Published As

Publication number Publication date
EP0417587A2 (en) 1991-03-20
JPH0397031A (ja) 1991-04-23
US5247625A (en) 1993-09-21
JP2511151B2 (ja) 1996-06-26
KR940001268B1 (ko) 1994-02-18
EP0417587A3 (en) 1992-10-07
EP0417587B1 (en) 1997-02-19

Similar Documents

Publication Publication Date Title
KR910005156A (ko) 파이프라인 처리 방법으로 동작하는 프리디코더 유니트 와 주 디코더 유니트를 갖는 마이크로프로세서
KR920001332A (ko) 고성능 프로세서의 브랜치 예상 동작 방법 및 장치
KR830008282A (ko) 전자기기의 제어방법
KR840001350A (ko) 부정장(不定長) 명령을 갖는 데이터 처리장치
KR880004369A (ko) 표시 제어 장치
KR860003556A (ko) 인터럽트 제어 시스템
KR940018762A (ko) 추론적 데이타 전송 기능을 가진 데이타 처리기 및 전송 방법
FI923389A0 (fi) Muoviankkuri kohteiden kiinnittämiseksi alustaan
KR900006853A (ko) 마이크로 프로세서
KR900015003A (ko) 데이타 프로세서
KR910006846A (ko) 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 검사 기능을 가지는 데이타 프로세서
KR910008565A (ko) 분기 제어 회로
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR880009302A (ko) 디지탈 신호 처리 프로세서
KR890007158A (ko) 연산처리 장치
KR880011657A (ko) 마이크로프로세서
KR910005152A (ko) 정보처리 장치
KR910010299A (ko) 프로그래머블 콘트롤러의 비트연산 처리회로
JPS5798038A (en) Decoding system for code
KR970012074A (ko) 레지스터 세트 방법 및 회로
KR900013386A (ko) 바아코드 판독기의 수신데이타 처리방법
KR950022543A (ko) 디지탈 키폰 시스템의 전용선 방식 선택 회로
KR930014028A (ko) 어드레스 프로그램 선택회로
KR920007369A (ko) 페이저의 cpu 운용방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060210

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee