KR840001350A - 부정장(不定長) 명령을 갖는 데이터 처리장치 - Google Patents

부정장(不定長) 명령을 갖는 데이터 처리장치 Download PDF

Info

Publication number
KR840001350A
KR840001350A KR1019820003773A KR820003773A KR840001350A KR 840001350 A KR840001350 A KR 840001350A KR 1019820003773 A KR1019820003773 A KR 1019820003773A KR 820003773 A KR820003773 A KR 820003773A KR 840001350 A KR840001350 A KR 840001350A
Authority
KR
South Korea
Prior art keywords
operand
designator
decoding
instruction
operand designator
Prior art date
Application number
KR1019820003773A
Other languages
English (en)
Other versions
KR880000297B1 (ko
Inventor
야스시 후꾸나가 (외 8)
Original Assignee
미다 가쓰시게 (외 1)
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP56132717A external-priority patent/JPS5835643A/ja
Priority claimed from JP13271681A external-priority patent/JPS5835642A/ja
Application filed by 미다 가쓰시게 (외 1), 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게 (외 1)
Publication of KR840001350A publication Critical patent/KR840001350A/ko
Application granted granted Critical
Publication of KR880000297B1 publication Critical patent/KR880000297B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G06F9/30152—Determining start or end of instruction; determining instruction length
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

내용 없음

Description

부정장(不定長) 명령을 갖는 데이터 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본원 발명이 적용되는 데이터 처리시스템의 기본적인 개념도, 제3도는 제1도의 중앙처리장치에 본원 발명을 적용했을 경우의 구체적인 일실시예 블록도.

Claims (6)

  1. 명령 및 오페랜드를 저장하는 기억수단에서 명령을 추출(fetch)하는 명령추출수단과, 이 명령추출수단에 접속되며, 오페레이션 코오드 및 오페랜드지정자의 데코오드를 하는 데코오딩 수단과, 이 명령추출수단(instruction fetch means)에 접속되며, 오페레이션 코오드 및 오페랜드 지정자와 데코오드를 하는 데코오딩수단과, 이데코오딩수단에 접속되면, 이 데코오딩 수단으로부터의 오페랜드 지정자의 데코오드 결과에 의거하여 오페랜드의 어드레스 계산을 하는 어드레스 계산수단과, 이 어드레스 계산수단에 접속되며, 계산된 어드레스에 의거하여 이 메머리수단에서 오페랜드를 취출하는 오페랜드 추출수단과, 이 오페랜드 추출수단 및 이 데코오딩 수단에 접속되며, 이 오페랜드 추출수단으로부터의 오페랜드를 사용하여 이 데코오딩 수단으로부터의 오페레이션 코오드의 데코오드 결과에 따라서 순차적으로 명령의 실행을 하는 실행수단과, 명령의 오페레이션 코오드를 데코오드하며, 오페랜드 단위로 당해 오페랜드에 관한 정보를 출력하는 오페레이션 코오드 데코오딩 수단과, 각 오페랜드 지정자의 특정의 피일드에 부가되어 있는 당해 오페랜드 지정자가 최종의 오페랜드 지정자인지 아닌지에 관한 정보를 데코오드하는 오페랜드 지정자 데코오딩 수단을 포함하는 상기 데코오딩 수단으로 구성되는, 오페랜드의 어드레싱 모우드를 지정하는 오페랜드 지정자가 오페레이션의 종류 및 오페랜드의 수를 확인(ascertain)하는 오페레이션 코오드에서 독립해 있는 부정장 명령을 갖는 데이터 처리장치.
  2. 이 데코오딩 수단은 이 오페레이션 코오드 데코오딩 수단으로로부터 최종의 오페랜드임을 나타내는 정보 및 이 오페랜드 지정자 데코오딩 수단으로부터 최종의 오페랜드 지정자임을 나타내는 정보를 입력했을 때, 하나의 명령의 데코오드가 종료한 것으로 판단하는 수단을 포함하는 특허청구의 범위 1 기재의 부정장 명령을 갖는 데이터 처리장치.
  3. 이 데코오딩 수단은 이 오페랜드 지정자 데코오딩 수단으로부터 최종의 오페랜드 지정자임을 나타내는 정보를 입력했을 때, 이 오페레이션 코오드 데코오딩 수단으로부터 단해 오페랜드가 최종임을 나타내는 정보를 입력하지 않을 경우에, 당해 오페랜드 지정자를 재차 사용시키는 수단을 포함하는 특허청구의 범위 1 기재의 부정장 명령을 갖는 데이터 처리장치.
  4. 이 데코오딩 수단은 오페레이션 코오드 데코오딩 수단으로부터 최중의 오페랜드임을 나타내는 정보를 입력했을 때, 이 오페랜드 지정자 데코오딩 수단의 최종의 오페랜드 지정자임을 나타내는 정보를 입력하지 않을 경우에, 당해 명령을 에러로서 출력하는 에러검출수단을 포함하는 특허청구의 범위 1 기재의 부정장 명령을 갖는 데이터 처리장치.
  5. 이 데코오딩 수단은 하나의 오페랜드 지정자의 데코오드가 종료할 때마다 다음에 데코오드해야 할 오페랜드 지장자를 얻기 위한 신호를 이 명령추출수단에 출력하는 수단을 포함하는 특허청구의 범위 1 기재의 부정장 명령을 갖는 데이터 처리장치.
  6. 이 명령은 1 내지 복수 바이트의 오페레이션 코오드 및 1 내지 복수 바이트이 오페랜드 지정자로 형성되며, 이 오페랜드 지정자 데코오딩 수단은 각 오페랜드 지정자의 제1 바이트를 데코오드하여 당해 오페랜드 지정자가 최후의 오페랜드 지정자인지 아닌지의 정보를 추출하는 수단을 포함하는 특허청구의 범위 1 기재의 부정장 명령을 갖는 데이터 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8203773A 1981-08-26 1982-08-23 부정장(不定長)명령을 갖는 데이터처리장치 KR880000297B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP56-132717 1981-08-26
JP56132717A JPS5835643A (ja) 1981-08-26 1981-08-26 不定長命令のエラ−検出を行うデ−タ処理装置
JP56-132716 1981-08-26
JP13271681A JPS5835642A (ja) 1981-08-26 1981-08-26 不定長命令を扱うデ−タ処理装置
JP132716 1981-08-26
JP132717 1981-08-26

Publications (2)

Publication Number Publication Date
KR840001350A true KR840001350A (ko) 1984-04-30
KR880000297B1 KR880000297B1 (ko) 1988-03-19

Family

ID=26467236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8203773A KR880000297B1 (ko) 1981-08-26 1982-08-23 부정장(不定長)명령을 갖는 데이터처리장치

Country Status (5)

Country Link
US (1) US4530050A (ko)
EP (1) EP0073424B1 (ko)
KR (1) KR880000297B1 (ko)
CA (1) CA1186801A (ko)
DE (1) DE3278442D1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58146941A (ja) * 1982-02-26 1983-09-01 Hitachi Ltd マイクロプログラム制御デ−タ処理装置
WO1984002799A1 (en) * 1982-12-30 1984-07-19 Ibm A hierarchical memory system including separate cache memories for storing data and instructions
JP2539357B2 (ja) * 1985-03-15 1996-10-02 株式会社日立製作所 デ−タ処理装置
US5206945A (en) * 1985-03-15 1993-04-27 Hitachi, Ltd. Single-chip pipeline processor for fetching/flushing instruction/data caches in response to first/second hit/mishit signal respectively detected in corresponding to their logical addresses
US4829424A (en) * 1985-06-28 1989-05-09 Hewlett-Packard Company Maximal length immediates with fixed sign position
US5349672A (en) * 1986-03-17 1994-09-20 Hitachi, Ltd. Data processor having logical address memories and purge capabilities
JPS62226231A (ja) * 1986-03-27 1987-10-05 Toshiba Corp プロセツサ
JPS62226232A (ja) * 1986-03-28 1987-10-05 Toshiba Corp 分岐先アドレス算出回路
US4785452A (en) * 1986-04-25 1988-11-15 International Business Machines Corporation Error detection using variable field parity checking
US4943915A (en) * 1987-09-29 1990-07-24 Digital Equipment Corporation Apparatus and method for synchronization of a coprocessor unit in a pipelined central processing unit
JP2902402B2 (ja) * 1987-09-30 1999-06-07 三菱電機株式会社 データ処理装置
JP2577023B2 (ja) * 1987-12-28 1997-01-29 株式会社日立製作所 情報処理装置のアドレス拡張制御方式
JPH01241636A (ja) * 1988-03-17 1989-09-26 Internatl Business Mach Corp <Ibm> データ処理システム
JPH0766324B2 (ja) * 1988-03-18 1995-07-19 三菱電機株式会社 データ処理装置
US4974146A (en) * 1988-05-06 1990-11-27 Science Applications International Corporation Array processor
EP0349124B1 (en) * 1988-06-27 1996-10-09 Digital Equipment Corporation Operand specifier processing
US5101341A (en) * 1988-08-25 1992-03-31 Edgcore Technology, Inc. Pipelined system for reducing instruction access time by accumulating predecoded instruction bits a FIFO
WO1990008355A1 (en) * 1989-01-17 1990-07-26 Fujitsu Limited Microprocessor
US5167026A (en) * 1989-02-03 1992-11-24 Digital Equipment Corporation Simultaneously or sequentially decoding multiple specifiers of a variable length pipeline instruction based on detection of modified value of specifier registers
EP0498654B1 (en) * 1991-02-08 2000-05-10 Fujitsu Limited Cache memory processing instruction data and data processor including the same
JP2970821B2 (ja) * 1991-08-21 1999-11-02 松下電器産業株式会社 データ処理装置
GB2263565B (en) * 1992-01-23 1995-08-30 Intel Corp Microprocessor with apparatus for parallel execution of instructions
SG45269A1 (en) * 1992-02-06 1998-01-16 Intel Corp End bit markers for instruction decode
US5371864A (en) * 1992-04-09 1994-12-06 International Business Machines Corporation Apparatus for concurrent multiple instruction decode in variable length instruction set computer
US6003120A (en) * 1993-12-30 1999-12-14 Intel Corporation Method and apparatus for performing variable length processor write cycles
GB9412434D0 (en) * 1994-06-21 1994-08-10 Inmos Ltd Computer instruction compression
US5758116A (en) * 1994-09-30 1998-05-26 Intel Corporation Instruction length decoder for generating output length indicia to identity boundaries between variable length instructions
US5630055A (en) * 1995-05-05 1997-05-13 Digital Equipment Corporation Autonomous pipeline reconfiguration for continuous error correction for fills from tertiary cache or memory
US5958061A (en) * 1996-07-24 1999-09-28 Transmeta Corporation Host microprocessor with apparatus for temporarily holding target processor state
US6370636B1 (en) 1996-07-31 2002-04-09 Hyundai Electronics Industries Co., Ltd. Accessing byte lines from dual memory blocks and aligning for variable length instruction execution
US6199152B1 (en) 1996-08-22 2001-03-06 Transmeta Corporation Translated memory protection apparatus for an advanced microprocessor
US6223275B1 (en) * 1997-06-20 2001-04-24 Sony Corporation Microprocessor with reduced instruction set limiting the address space to upper 2 Mbytes and executing a long type register branch instruction in three intermediate instructions
US6425070B1 (en) * 1998-03-18 2002-07-23 Qualcomm, Inc. Variable length instruction decoder
US6292845B1 (en) 1998-08-26 2001-09-18 Infineon Technologies North America Corp. Processing unit having independent execution units for parallel execution of instructions of different category with instructions having specific bits indicating instruction size and category respectively
US7376814B1 (en) 1999-09-07 2008-05-20 Nxp B.V. Method for forming variable length instructions in a processing system
US6721875B1 (en) * 2000-02-22 2004-04-13 Hewlett-Packard Development Company, L.P. Method and apparatus for implementing a single-syllable IP-relative branch instruction and a long IP-relative branch instruction in a processor which fetches instructions in bundle form
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7711926B2 (en) 2001-04-18 2010-05-04 Mips Technologies, Inc. Mapping system and method for instruction set processing
DE10120522A1 (de) * 2001-04-26 2002-11-07 Infineon Technologies Ag Verfahren zum Erkennen einer korrekten Befehls-Einsprung-Adresse bei Verwendung unterschiedlich langer Befehlsworte
US6826681B2 (en) 2001-06-18 2004-11-30 Mips Technologies, Inc. Instruction specified register value saving in allocated caller stack or not yet allocated callee stack
JP2007122626A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd マイクロプロセッサ
US8639882B2 (en) * 2011-12-14 2014-01-28 Nvidia Corporation Methods and apparatus for source operand collector caching

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL255604A (ko) * 1959-09-08
US3377620A (en) * 1964-04-10 1968-04-09 Mohawk Data Science Corp Variable word length internally programmed information processing system
US3344404A (en) * 1964-09-10 1967-09-26 Honeywell Inc Multiple mode data processing system controlled by information bits or special characters
US4109310A (en) * 1973-08-06 1978-08-22 Xerox Corporation Variable field length addressing system having data byte interchange
US4241397A (en) * 1977-10-25 1980-12-23 Digital Equipment Corporation Central processor unit for executing instructions with a special operand specifier of indeterminate length
US4236206A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Central processor unit for executing instructions of variable length
US4241399A (en) * 1978-10-25 1980-12-23 Digital Equipment Corporation Calling instructions for a data processing system

Also Published As

Publication number Publication date
EP0073424A3 (en) 1984-05-23
DE3278442D1 (en) 1988-06-09
EP0073424B1 (en) 1988-05-04
EP0073424A2 (en) 1983-03-09
CA1186801A (en) 1985-05-07
KR880000297B1 (ko) 1988-03-19
US4530050A (en) 1985-07-16

Similar Documents

Publication Publication Date Title
KR840001350A (ko) 부정장(不定長) 명령을 갖는 데이터 처리장치
RU2137184C1 (ru) Отображение с помощью мультинаборов команд
US5758115A (en) Interoperability with multiple instruction sets
JP2003510682A5 (ko)
KR870010438A (ko) 정보 처리장치
KR920700425A (ko) 벡터 처리 시스템의 명령실행방법 및 그 장치
ES8601545A1 (es) Una memoria electronica de pequena capacidad para usarse en una unidad central de proceso
KR830006741A (ko) 오페란드(被演算函數 : Operand)간 파이프라인 제어를 행하는 데이터 처리장치
CA1250666C (ko)
JPS5621242A (en) Pipeline control method for computer operation
JPS57176457A (en) Data processor
KR900015003A (ko) 데이타 프로세서
JPS5644946A (en) Code error correction and detection system
GB1003924A (en) Indirect addressing system
JPH027097B2 (ko)
US3400380A (en) Digital computer having an address controller operation
JP2504847B2 (ja) １０進デ―タのチェック回路
GB1179048A (en) Data Processor with Improved Apparatus for Instruction Modification
JPS5917457B2 (ja) ２進化１０進訂正装置
US3425036A (en) Digital computer having a generalized literal operation
JPH01120638A (ja) 情報処理装置
JPS55154606A (en) Input fetch system for sequence controller
JPS578851A (en) Parallel processing system
KR910005152A (ko) 정보처리 장치
JPS56147246A (en) Program control device