KR870010438A - 정보 처리장치 - Google Patents

정보 처리장치 Download PDF

Info

Publication number
KR870010438A
KR870010438A KR870003729A KR870003729A KR870010438A KR 870010438 A KR870010438 A KR 870010438A KR 870003729 A KR870003729 A KR 870003729A KR 870003729 A KR870003729 A KR 870003729A KR 870010438 A KR870010438 A KR 870010438A
Authority
KR
South Korea
Prior art keywords
instruction
address
output
bus
microprocessor
Prior art date
Application number
KR870003729A
Other languages
English (en)
Other versions
KR930008686B1 (ko
Inventor
쥬니찌 이와사끼
히사오 하리가이
Original Assignee
원본미기재
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 니뽄 덴끼 가부시끼 가이샤 filed Critical 원본미기재
Publication of KR870010438A publication Critical patent/KR870010438A/ko
Application granted granted Critical
Publication of KR930008686B1 publication Critical patent/KR930008686B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3636—Software debugging by tracing the execution of the program
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음

Description

정보 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예의 프로세서의 내부 블럭도.
제2도는 제1도 어드레스, 버스, 인터페이스 부내의 어드레스, 레지스터군의 상세한 블럭도.
제3도는 프로세서(101)의 타이밍도.

Claims (8)

  1. 다단 스테이지 파이프 라인구조를 갖는 마이크로 프로세서를 포함하는 정보 처리장치에 있어서,
    소정의 명령 코드가 디코드되었을때, 출력이 변화하는 스테이터스 지시 수단과,
    상기 마이크로 프로세서의 버스 싸이클 기간중의 어드레스의 출력 다이밍에 동기하여 상기 스테이터스 지시 수단의 출력을 상기 마이크로 프로세서에 출력하는 출력수단과,
    상기 마이크로프로세서로부터 출력된 정보를 순차적으로 시계렬 데이타로서 기억시키기 위한 기억 수단을 구비하며,
    상기 스테이터스 지시 수단의 출력 정보를 참조하여, 상기 마이크로 프로세서의 버스 싸이클이 상기 스테이터스 지시수단의 출력을 변화시키는 상기 소정의 명령 이전의 명령에 부사하는 버스 싸이클인가, 상기 소정의 명령 이후의 명령에 부사하는 버스 싸이클인가를 구별하여 상기 시계렬 데이타를 편집하는 것을 특징으로 하는 정보 처리장치.
  2. 제1항에 있어서,
    상기 마이크로 프로세서가 상기 명령 코드를 디코딩하기 위한 명령 디코더와, 디코드되는 상기 명령 코드를 래칭하기 위한 명령 코드 레지스터 및 그것으로부터의 동작을 제어하기 위한 시퀸서를 갖는 명령 디코딩장치와, 상기 명령 디코딩 장치의 출력에 응답하여 어드레스를 발생시키기 위한 어드레스 발생기와, 소정의 어드레스를 출력시키기 위한 어드레스 버스 인터페이스부와, 상기 장치의 데이타 버스와 상기 마이크로 프로세서간의 데이타 통신을 처리하기 위한 데이타 버스 인터페이스부 및 상기 마아크로 프로세서의 버스 싸이클, 버스 스테이터스의 출력, 상기 마이크로 프로세서 로의/로부터의 입/출력신호를 제어하기 위한 버스 싸이클 제어부를 갖는 버스 제어부를 포함하는 것을 특징으로 하는 정보 처리장치.
  3. 제2항에 있어서,
    상기 어드레스 버스 인터페이스부가 어드레스를 래칭시키기 위한 한 그룹 어드레스 레지스터를 가지며, 상기 데이타 버스 인터페이부가 상기 장치 데이타 버스로부터 펫치된 데이타를 일시적으로 기억시키기 위한 다수의 판독 일시적 레지스터와, 상기 마이크로 프로세서내에 발생된 데이타를 일시적으로 기억시키기 위한 일시적 레지스터를 갖는 것을 특징으로 하는 정보처리장치.
  4. 제3항에 있어서,
    상기 스테이터스 지시수단이 상기 명령 디코딩장치내에 위치되며, 브랜치 명령의 각 디코딩에 응답하여 반전된 출력을 갖는 토글 플립플롭을 포함하는 것을 특징으로 하는 정보처리장치.
  5. 제4항에 있어서,
    상기 출력 수단이 상기 토굴 플립 플롭의 출력을 출력시키기 위한 신호 라인을 포함하는 것을 특징으로 하는 정보처리장치.
  6. 제5항에 있어서,
    상기 기억수단이 상기 어드레스 버스 인터페이스부의 각 레지스터에 1대 1 대응하는 한 그룹의 레지스터를 포함하는 것을 특징으로 하는 정보처리장치.
  7. 제6항에 있어서,
    상기 그룹형 레지스터 선택된 출력 신호를 상기 마이크로 프로세서의 외부를 통해 출력시키기 위한 신호 라인을 더 포함하는 것을 특징으로 하는 정보처리장치.
  8. 다단 스테이지 파이프 라인 구조를 실행하며, 어드레스 발생기, 버스 제어부 및 각 스테이지의 명령 처리의 순서를 결정하기 위하고, 선정된 유형의 명령의 명령 코드가 디코드되었을 때 출력이 반전되는 토글 플립 플롭을 갖는 명령 디코딩장치를 포함하는 다기능 프로세서를 사용하는 명령 트레이싱 방법에 있어서,
    상기 어드레스 발생기에 의해 발생된 어드레스를 상기 버스 제어부의 어드레스 레지스터 중 하나에 기억시킴과 동시에, 상기 토글 플립 플롭의 스테이터스를 상기 어드레스 레지스터의 익스텐션내로 기억시키는 단계와,
    상기 버스 제어부가 버스 싸이클을 개시할때 선택되는 상기 어드레스 레지스터의 어드레스를 상기 프로세서의 어드레스 버스 단자에 출력하고, 상기 어드레스 레지스터의 익스텐션의 정보를 상기 프로세서의 정보 출력 단자에 출력하는 단계와,
    상기 프로세서용 명령 트레이서내의 정보 출력 단자상에 나타나는 신호와, 상기 프로세서의 어드레스 버스상에 나타나는 신호를 상기 명령 트레이서의 트레이서 버퍼에 순차적으로 팻칭시키는 단계와,
    상기 프로세서의 명령 트레이싱의 판독 오퍼랜드의 진전된 판독과, 기록 오퍼랜드의 포스트 기록에 대한 것일때, 상기 어드레스 레지스터의 인스텐션으로부터 상기 프로세서의 외부로 어드레스와 함께 출력되는 정보를 참고하여, 상호 대응하는 상기 프로세서의 외부로 상기 명령의 오퍼랜드 엑세스 및 명령 기억을 행하는 단계를 포함하는 것을 특징으로 하는 정보처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870003729A 1986-04-18 1987-04-18 정보 처리장치 KR930008686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61090702A JPH0731615B2 (ja) 1986-04-18 1986-04-18 情報処理装置
JP90702 1986-04-18

Publications (2)

Publication Number Publication Date
KR870010438A true KR870010438A (ko) 1987-11-30
KR930008686B1 KR930008686B1 (ko) 1993-09-11

Family

ID=14005856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870003729A KR930008686B1 (ko) 1986-04-18 1987-04-18 정보 처리장치

Country Status (5)

Country Link
US (1) US4879646A (ko)
EP (1) EP0241946B1 (ko)
JP (1) JPH0731615B2 (ko)
KR (1) KR930008686B1 (ko)
DE (1) DE3751356T2 (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0782448B2 (ja) * 1987-12-10 1995-09-06 三菱電機株式会社 マイクロプロセッサ
JP2982875B2 (ja) * 1987-12-28 1999-11-29 株式会社日立製作所 スレーブ制御装置
JP2678283B2 (ja) * 1988-03-15 1997-11-17 株式会社日立製作所 データ通信制御装置
JPH0233631A (ja) * 1988-07-22 1990-02-02 Fujitsu Ltd 先行制御トレース方式
JPH02133834A (ja) * 1988-11-14 1990-05-23 Nec Corp インサートキットエミュレータ
CA2016068C (en) * 1989-05-24 2000-04-04 Robert W. Horst Multiple instruction issue computer architecture
JPH06105432B2 (ja) * 1989-06-01 1994-12-21 三菱電機株式会社 マイクロプロセッサ
FR2649507B1 (fr) * 1989-07-07 1994-07-08 Bull Sa Procede d'observation de l'execution d'un programme charge dans un systeme informatique et dispositif pour la mise en oeuvre dudit procede
US5412799A (en) * 1990-02-27 1995-05-02 Massachusetts Institute Of Technology Efficient data processor instrumentation for systematic program debugging and development
JPH0511827A (ja) * 1990-04-23 1993-01-22 Canon Inc 工業用自動装置の実行時間出力方式
US5151981A (en) * 1990-07-13 1992-09-29 International Business Machines Corporation Instruction sampling instrumentation
JP2505950B2 (ja) * 1991-05-13 1996-06-12 インターナショナル・ビジネス・マシーンズ・コーポレイション ハ―ドウェア支援ブレ―クポイント・システム
US5625821A (en) * 1991-08-12 1997-04-29 International Business Machines Corporation Asynchronous or synchronous operation of event signaller by event management services in a computer system
US5305454A (en) * 1991-08-12 1994-04-19 International Business Machines Corporation Notification of event handlers in broadcast or propagation mode by event management services in a computer system
US5355484A (en) * 1991-08-12 1994-10-11 International Business Machines Corporation Dynamically established event monitors in event management services of a computer system
US5237684A (en) * 1991-08-12 1993-08-17 International Business Machines Corporation Customized and versatile event monitor within event management services of a computer system
US5345569A (en) * 1991-09-20 1994-09-06 Advanced Micro Devices, Inc. Apparatus and method for resolving dependencies among a plurality of instructions within a storage device
JP2693678B2 (ja) * 1992-01-28 1997-12-24 株式会社東芝 データ処理装置
JP3544214B2 (ja) * 1992-04-29 2004-07-21 サン・マイクロシステムズ・インコーポレイテッド プロセッサの状態を監視する方法及び監視システム
US5367657A (en) * 1992-10-01 1994-11-22 Intel Corporation Method and apparatus for efficient read prefetching of instruction code data in computer memory subsystems
US5383192A (en) * 1992-12-23 1995-01-17 Intel Corporation Minimizing the likelihood of slip between the instant a candidate for a break event is generated and the instant a microprocessor is instructed to perform a break, without missing breakpoints
US5410686A (en) * 1993-11-01 1995-04-25 Motorola, Inc. Methods for scan path debugging
JPH07182182A (ja) * 1993-12-21 1995-07-21 Mitsubishi Electric Corp システムコール情報採取装置
US5724566A (en) * 1994-01-11 1998-03-03 Texas Instruments Incorporated Pipelined data processing including interrupts
US5922070A (en) * 1994-01-11 1999-07-13 Texas Instruments Incorporated Pipelined data processing including program counter recycling
US5680583A (en) * 1994-02-16 1997-10-21 Arkos Design, Inc. Method and apparatus for a trace buffer in an emulation system
US5446876A (en) * 1994-04-15 1995-08-29 International Business Machines Corporation Hardware mechanism for instruction/data address tracing
US5920712A (en) * 1994-05-13 1999-07-06 Quickturn Design Systems, Inc. Emulation system having multiple emulator clock cycles per emulated clock cycle
US5850562A (en) * 1994-06-27 1998-12-15 International Business Machines Corporation Personal computer apparatus and method for monitoring memory locations states for facilitating debugging of post and BIOS code
US5642478A (en) * 1994-12-29 1997-06-24 International Business Machines Corporation Distributed trace data acquisition system
US5819065A (en) * 1995-06-28 1998-10-06 Quickturn Design Systems, Inc. System and method for emulating memory
US5923865A (en) * 1995-06-28 1999-07-13 Quickturn Design Systems, Inc. Emulation system having multiple emulated clock cycles per emulator clock cycle and improved signal routing
US5754827A (en) * 1995-10-13 1998-05-19 Mentor Graphics Corporation Method and apparatus for performing fully visible tracing of an emulation
US5678003A (en) * 1995-10-20 1997-10-14 International Business Machines Corporation Method and system for providing a restartable stop in a multiprocessor system
US5822564A (en) * 1996-06-03 1998-10-13 Quickturn Design Systems, Inc. Checkpointing in an emulation system
US6003107A (en) * 1996-09-10 1999-12-14 Hewlett-Packard Company Circuitry for providing external access to signals that are internal to an integrated circuit chip package
US5867644A (en) * 1996-09-10 1999-02-02 Hewlett Packard Company System and method for on-chip debug support and performance monitoring in a microprocessor
US5881224A (en) * 1996-09-10 1999-03-09 Hewlett-Packard Company Apparatus and method for tracking events in a microprocessor that can retire more than one instruction during a clock cycle
US5887003A (en) * 1996-09-10 1999-03-23 Hewlett-Packard Company Apparatus and method for comparing a group of binary fields with an expected pattern to generate match results
US5956476A (en) * 1996-10-31 1999-09-21 Hewlett Packard Company Circuitry and method for detecting signal patterns on a bus using dynamically changing expected patterns
US5956477A (en) * 1996-11-25 1999-09-21 Hewlett-Packard Company Method for processing information in a microprocessor to facilitate debug and performance monitoring
US5881217A (en) * 1996-11-27 1999-03-09 Hewlett-Packard Company Input comparison circuitry and method for a programmable state machine
US6009539A (en) * 1996-11-27 1999-12-28 Hewlett-Packard Company Cross-triggering CPUs for enhanced test operations in a multi-CPU computer system
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US5970240A (en) * 1997-06-25 1999-10-19 Quickturn Design Systems, Inc. Method and apparatus for configurable memory emulation
US6202199B1 (en) * 1997-07-31 2001-03-13 Mutek Solutions, Ltd. System and method for remotely analyzing the execution of computer programs
JP3214613B2 (ja) * 1998-07-03 2001-10-02 日本電気株式会社 マイクロプロセッサ及びデータ処理システム
US6374370B1 (en) 1998-10-30 2002-04-16 Hewlett-Packard Company Method and system for flexible control of BIST registers based upon on-chip events
US6393606B1 (en) * 1999-06-25 2002-05-21 Agilent Technologies, Inc. Inverse assembler
US6446029B1 (en) * 1999-06-30 2002-09-03 International Business Machines Corporation Method and system for providing temporal threshold support during performance monitoring of a pipelined processor
US20020087949A1 (en) * 2000-03-03 2002-07-04 Valery Golender System and method for software diagnostics using a combination of visual and dynamic tracing
US8312435B2 (en) 2000-12-26 2012-11-13 Identify Software Ltd. (IL) System and method for conditional tracing of computer programs
US7069545B2 (en) * 2000-12-29 2006-06-27 Intel Corporation Quantization and compression for computation reuse
US7386839B1 (en) 2002-11-06 2008-06-10 Valery Golender System and method for troubleshooting software configuration problems using application tracing
US8032866B1 (en) 2003-03-27 2011-10-04 Identify Software Ltd. System and method for troubleshooting runtime software problems using application learning
US7328429B2 (en) * 2003-11-13 2008-02-05 Intel Corporation Instruction operand tracing for software debug
US7827539B1 (en) 2004-06-25 2010-11-02 Identify Software Ltd. System and method for automated tuning of program execution tracing
WO2006092079A1 (en) * 2005-03-03 2006-09-08 Intel Corporation Mining for performance data for systems with dynamic compilers
US8108198B2 (en) * 2006-02-21 2012-01-31 Mentor Graphics Corporation Memory tracing in an emulation environment
US20070226471A1 (en) * 2006-03-13 2007-09-27 Arm Limited Data processing apparatus
US8010774B2 (en) * 2006-03-13 2011-08-30 Arm Limited Breakpointing on register access events or I/O port access events
US7555424B2 (en) 2006-03-16 2009-06-30 Quickturn Design Systems, Inc. Method and apparatus for rewinding emulated memory circuits
JP2008071227A (ja) * 2006-09-15 2008-03-27 Nec Electronics Corp 半導体集積回路
US9811335B1 (en) * 2013-10-14 2017-11-07 Quicklogic Corporation Assigning operational codes to lists of values of control signals selected from a processor design based on end-user software
US9858189B2 (en) * 2015-06-24 2018-01-02 International Business Machines Corporation Hybrid tracking of transaction read and write sets
US9760494B2 (en) 2015-06-24 2017-09-12 International Business Machines Corporation Hybrid tracking of transaction read and write sets

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042968B2 (ja) * 1978-02-07 1985-09-26 日本電気株式会社 情報処理装置
JPS5916370B2 (ja) * 1979-05-07 1984-04-14 株式会社明電舎 真空しや断器
JPS56140931A (en) * 1980-04-04 1981-11-04 Nippon Zeon Co Ltd Preparation of conjugated diolefin
JPS56140932A (en) * 1980-04-07 1981-11-04 Toray Ind Inc Isolation of cyclohexene by adsorption
US4390946A (en) * 1980-10-20 1983-06-28 Control Data Corporation Lookahead addressing in a pipeline computer control store with separate memory segments for single and multiple microcode instruction sequences
US4430706A (en) * 1980-10-27 1984-02-07 Burroughs Corporation Branch prediction apparatus and method for a data processing system
US4477872A (en) * 1982-01-15 1984-10-16 International Business Machines Corporation Decode history table for conditional branch instructions
JPS58181152A (ja) * 1982-04-15 1983-10-22 Fujitsu Ltd デ−タ処理装置のデバグ方式
US4775927A (en) * 1984-10-31 1988-10-04 International Business Machines Corporation Processor including fetch operation for branch instruction with control tag

Also Published As

Publication number Publication date
EP0241946A2 (en) 1987-10-21
KR930008686B1 (ko) 1993-09-11
US4879646A (en) 1989-11-07
JPS62245442A (ja) 1987-10-26
EP0241946B1 (en) 1995-06-21
DE3751356T2 (de) 1995-12-14
DE3751356D1 (de) 1995-07-27
JPH0731615B2 (ja) 1995-04-10
EP0241946A3 (en) 1989-12-27

Similar Documents

Publication Publication Date Title
KR870010438A (ko) 정보 처리장치
KR840001350A (ko) 부정장(不定長) 명령을 갖는 데이터 처리장치
KR830009518A (ko) 병렬처리용(竝列處理用)데이터 처리 시스템
KR970012203A (ko) 트레이스 함수와 그에 따른 방법을 실행하기 위한 데이타 처리 시스템
KR960029967A (ko) 디지탈 신호 처리 방법 및 장치, 및 메모리 셀 독출 방법
JPS5849881B2 (ja) デ−タシヨリソウチ
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR910008565A (ko) 분기 제어 회로
JPS54122043A (en) Electronic computer
KR940000980A (ko) 프로그램어블 로직 콘트롤러용 고속 래더명령 처리장치
JPS5731078A (en) Vector data processor
JPS578851A (en) Parallel processing system
JP2758624B2 (ja) マイクロプログラムの調速方式
KR0153537B1 (ko) 메모리 번지 데이타를 선행 선택하는 신호처리 구조
JPS573151A (en) Test system for 1-chip microcomputer
JPS57168345A (en) Data processing device
JPS59161750A (ja) デバツグ装置におけるブレ−ク制御方式
KR880011669A (ko) 데이터 처리 방법과 장치
KR930004882A (ko) 디지탈 신호 프로세서
JPH11219294A (ja) プログラム制御方法及び装置
JPS6441938A (en) Microcomputer developing device
SU962943A1 (ru) Микропрограммное устройство управлени
JPS5616252A (en) Tracer for logical operation
JPS5760442A (en) Instruction refetch control system
KR890015124A (ko) 정보처리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040910

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee