JP2008071227A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2008071227A JP2008071227A JP2006250486A JP2006250486A JP2008071227A JP 2008071227 A JP2008071227 A JP 2008071227A JP 2006250486 A JP2006250486 A JP 2006250486A JP 2006250486 A JP2006250486 A JP 2006250486A JP 2008071227 A JP2008071227 A JP 2008071227A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- signal
- unit
- program
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
【解決手段】 プログラムの実行を行うCPU3と、半導体集積回路の内部信号をモニタ信号として取得するモニタ部4と、を備え、モニタ部4は、CPU3がプログラムの実行を開始するときCPU3から与えられるモニタ開始信号を受けて、LSI1の内部信号をモニタ信号として取得する動作を開始し、CPU3がプログラムの実行を停止するときCPU3から与えられるモニタ停止信号を受けて、LSI1の内部信号をモニタ信号として取得する動作を停止する。
【選択図】 図1
Description
図1に本実施の形態にかかる半導体集積回路1(LSI1)を含むデバックシステム100を示す。図1に示すように、デバックシステム100は、LSI1と外部計算装置2とを有する。外部計算装置2には、プログラムのバグの発見を支援するソフトウェア(デバッガー)がインストールされている。
システム開発担当者は、デバッガーを使用して、検査対象となるプログラム(テストプログラム)をLSI1にダウンロードさせる。また、デバッガーを使用して、LSI1に観察対象とするモニタ信号を設定したり、LSI1に保持されているモニタ信号を取得したりする。
なお、ここでいう「実質的に」とは、LSI1の内部基準クロックを基準として、多少のクロックずれがあっても良いことを意味する。
なお、ここでいう「実質的に」とは、LSI1の内部基準クロックを基準として、多少のクロックずれがあっても良いことを意味する。
図8に本実施の形態にかかる半導体集積回路50(LSI50)を含むデバックシステム200を示す。なお、冒頭に述べたように、重複する説明は省略するものとする。
2 外部計算装置
3 CPU
4 モニタ部
5 周辺回路
6 メモリ部
7 システムバス
8 通信バス
9 通信ポート
10 デバッグ制御部
11 モニタI/F
12 トレースメモリ部
13 通信I/F
14 モニタ制御部
MS1-MS3 モニタ信号
Claims (14)
- プログラムの実行を行う演算処理部と、
半導体集積回路の内部信号をモニタ信号として取得するモニタ部と、を備え、
前記モニタ部は、
前記演算処理部が前記プログラムの実行を開始するとき前記演算処理部から与えられるモニタ開始信号を受けて、半導体集積回路の内部信号をモニタ信号として取得する動作を開始し、
前記演算処理部が前記プログラムの実行を停止するとき記演算処理部から与えられるモニタ停止信号を受けて、半導体集積回路の内部信号をモニタ信号として取得する動作を停止する、半導体集積回路。 - 前記モニタ部は、前記モニタ開始信号及び前記モニタ停止信号を、前記演算処理部から前記モニタ部に与えられる第1ステータス信号の信号レベルの変化によって検出することを特徴とする請求項1記載の半導体集積回路。
- 前記演算処理部は、前記モニタ部により取得される前記モニタ信号がトリガ条件を満足したとき前記モニタ部から与えられるブレーク信号を受けて、前記プログラムの実行を停止することを特徴とする請求項1記載の半導体集積回路。
- 前記演算処理部は、前記ブレーク信号を、前記モニタ部から前記演算処理部に与えられる第2ステータス信号の信号レベルの変化によって検出することを特徴とする請求項3記載の半導体集積回路
- 前記トリガ条件は、前記演算処理部が前記プログラムを実行する前に、あらかじめ前記モニタ部に設定されることを特徴とする請求項3記載の半導体集積回路。
- 前記モニタ部は、
前記内部信号が与えられる第1インターフェイス部と、
前記モニタ信号が書き込まれるトレースメモリ部と、
前記内部信号を前記モニタ信号として前記トレースメモリ部に書き込むかどうかを制御するモニタ制御部と、
を備えることを特徴とする請求項1記載の半導体集積回路。 - 前記モニタ部は、
前記トレースメモリ部に蓄積された前記モニタ信号を出力するための第2インターフェイス部を、さらに備えることを特徴とする請求項6記載の半導体集積回路。 - 前記モニタ部は、
前記内部信号が与えられる第1インターフェイス部と、
前記モニタ信号が書き込まれるトレースメモリ部と、
前記内部信号を前記モニタ信号として前記トレースメモリ部に書き込むかどうかを制御するとともに、取得される前記モニタ信号がトリガ条件を満足したとき、前記演算処理部に前記ブレーク信号を与えるモニタ制御部と、
を備えることを特徴とする請求項3記載の半導体集積回路。 - 前記演算処理部は、
当該演算処理部が前記プログラムの実行を開始するときに、前記モニタ開始信号を前記モニタ部に与え、当該演算処理部が前記プログラムの実行を停止するときに、前記モニタ停止信号を前記モニタ部に与えるデバッグ制御部を備えることを特徴とする請求項1記載の半導体集積回路。 - 前記モニタ部は、前記半導体集積回路の前記内部信号を前記モニタ信号として取得するとき、当該モニタ部に含まれるトレースメモリ部に前記モニタ信号を書き込むことを特徴とする請求項1の半導体集積回路。
- プログラムの実行を行う演算処理部と、
半導体集積回路の内部信号をモニタ信号として取得するモニタ部と、を備え、
前記モニタ部は、
前記演算処理部が前記プログラムの実行を行っている状態を示すアクティブステータス信号を、前記演算処理部から与えられている間、半導体集積回路の内部信号をモニタ信号として取得し、
前記演算処理部が前記プログラムの実行を行っていない状態を示すノンアクティブステータス信号を、前記演算処理部から与えられている間、半導体集積回路の内部信号をモニタ信号として取得しない、半導体集積回路。 - 前記アクティブステータス信号は、前記演算処理部から前記モニタ部に与えられる第1ステータス信号の第1の信号レベルであり、
前記ノンアクティブステータス信号は、前記演算処理部から前記モニタ部に与えられる第1ステータス信号の第2の信号レベルであることを特徴とする請求項11記載の半導体集積回路。 - 前記演算処理部は、前記モニタ部により取得される前記モニタ信号がトリガ条件を満足したとき前記モニタ部から与えられるブレーク信号を受けて、前記プログラムの実行を停止することを特徴とする請求項11記載の半導体集積回路。
- 前記演算処理部は、前記ブレーク信号を、前記モニタ部から前記演算処理部に与えられる第2ステータス信号の信号レベルの変化によって検出することを特徴とする請求項13記載の半導体集積回路
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250486A JP2008071227A (ja) | 2006-09-15 | 2006-09-15 | 半導体集積回路 |
US11/898,537 US20080072212A1 (en) | 2006-09-15 | 2007-09-13 | Semiconductor integrated circuit including a monitor unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006250486A JP2008071227A (ja) | 2006-09-15 | 2006-09-15 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008071227A true JP2008071227A (ja) | 2008-03-27 |
Family
ID=39190157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006250486A Pending JP2008071227A (ja) | 2006-09-15 | 2006-09-15 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080072212A1 (ja) |
JP (1) | JP2008071227A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332205A (ja) * | 1999-05-20 | 2000-11-30 | Mitsubishi Electric Corp | プロセッサ内蔵半導体集積回路装置 |
JP2000347899A (ja) * | 1999-06-03 | 2000-12-15 | Nec Corp | マイクロコンピュータ |
JP2002108647A (ja) * | 2000-09-29 | 2002-04-12 | Ricoh Co Ltd | トレースメモリを内蔵した半導体装置及びプロセッサ開発支援装置 |
JP2003323315A (ja) * | 2002-02-26 | 2003-11-14 | Pacific Design Kk | データ処理装置、プロセッサユニットおよびデバッグユニット |
JP2006012064A (ja) * | 2004-06-29 | 2006-01-12 | Toshiba Corp | トレース装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS622552A (ja) * | 1985-06-27 | 1987-01-08 | Matsushita Electric Ind Co Ltd | 半導体検査装置および半導体検査方法 |
JPH0731615B2 (ja) * | 1986-04-18 | 1995-04-10 | 日本電気株式会社 | 情報処理装置 |
US4780874A (en) * | 1987-04-20 | 1988-10-25 | Tandem Computers Incorporated | Diagnostic apparatus for a data processing system |
JPH0193837A (ja) * | 1987-10-05 | 1989-04-12 | Nec Corp | デバッグ用マイクロプロセッサ |
US5491793A (en) * | 1992-07-31 | 1996-02-13 | Fujitsu Limited | Debug support in a processor chip |
US7072818B1 (en) * | 1999-11-30 | 2006-07-04 | Synplicity, Inc. | Method and system for debugging an electronic system |
US7043668B1 (en) * | 2001-06-29 | 2006-05-09 | Mips Technologies, Inc. | Optimized external trace formats |
US20050097519A1 (en) * | 2003-11-05 | 2005-05-05 | Larson Lee A. | Apparatus and method for dispositioning signal groups returned by a JTAG scan |
US7533251B2 (en) * | 2003-12-24 | 2009-05-12 | Panasonic Corporation | Semiconductor integrated circuit, development support system and execution history tracing method |
US7404178B2 (en) * | 2004-02-18 | 2008-07-22 | Hewlett-Packard Development Company, L.P. | ROM-embedded debugging of computer |
-
2006
- 2006-09-15 JP JP2006250486A patent/JP2008071227A/ja active Pending
-
2007
- 2007-09-13 US US11/898,537 patent/US20080072212A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000332205A (ja) * | 1999-05-20 | 2000-11-30 | Mitsubishi Electric Corp | プロセッサ内蔵半導体集積回路装置 |
JP2000347899A (ja) * | 1999-06-03 | 2000-12-15 | Nec Corp | マイクロコンピュータ |
JP2002108647A (ja) * | 2000-09-29 | 2002-04-12 | Ricoh Co Ltd | トレースメモリを内蔵した半導体装置及びプロセッサ開発支援装置 |
JP2003323315A (ja) * | 2002-02-26 | 2003-11-14 | Pacific Design Kk | データ処理装置、プロセッサユニットおよびデバッグユニット |
JP2006012064A (ja) * | 2004-06-29 | 2006-01-12 | Toshiba Corp | トレース装置 |
Also Published As
Publication number | Publication date |
---|---|
US20080072212A1 (en) | 2008-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8024614B2 (en) | Debugger and debugging method for debugging a system-on-chip device including a microprocessor core | |
US9037911B2 (en) | Debug state machines and methods of their operation | |
JP5270330B2 (ja) | マルチコアマイコンシステムのシミュレーション方法及びシミュレーション装置 | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
US20060161818A1 (en) | On-chip hardware debug support units utilizing multiple asynchronous clocks | |
JP2006178646A (ja) | 情報処理装置、情報処理方法、半導体装置、コンピュータプログラム | |
JP2007310714A (ja) | 集積回路装置、デバッグツール、デバッグシステム、マイクロコンピュータ及び電子機器 | |
CN108197063B (zh) | Fpga的spi接口主动串行配置方法及装置 | |
JP6667733B2 (ja) | シミュレーション装置、シミュレーション方法およびシミュレーションプログラム | |
JP2008071227A (ja) | 半導体集積回路 | |
JP2016091277A (ja) | トレースシステムおよびicチップ | |
US8914274B1 (en) | Method and system for instruction set simulation with concurrent attachment of multiple debuggers | |
JP5850732B2 (ja) | 半導体装置及びその制御方法 | |
JP4976817B2 (ja) | プログラム処理装置及びプログラム処理方法 | |
CN111694697B (zh) | 半导体装置及调试系统 | |
JP2005190112A (ja) | マイクロコンピュータ及びそのデバッグ方法 | |
US20210173989A1 (en) | Simulation signal viewing method and system for digital product | |
JP2017199180A (ja) | 画像処理装置 | |
JP2006038678A (ja) | バーインテストシステム、バーインテスト方法 | |
JP2004061114A (ja) | 自己診断試験回路および方法 | |
JP2007328775A (ja) | シミュレーション装置、シミュレーション方法及びシミュレーションプログラム | |
JP2007264822A (ja) | マイクロプロセッサシステム | |
JP2005227958A (ja) | シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置 | |
JP2012242904A (ja) | デバッグ装置およびデバッグ方法 | |
JP2006171810A (ja) | デバッグ制御システム及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110201 |