KR830006741A - 오페란드(被演算函數 : Operand)간 파이프라인 제어를 행하는 데이터 처리장치 - Google Patents

오페란드(被演算函數 : Operand)간 파이프라인 제어를 행하는 데이터 처리장치 Download PDF

Info

Publication number
KR830006741A
KR830006741A KR1019810001672A KR810001672A KR830006741A KR 830006741 A KR830006741 A KR 830006741A KR 1019810001672 A KR1019810001672 A KR 1019810001672A KR 810001672 A KR810001672 A KR 810001672A KR 830006741 A KR830006741 A KR 830006741A
Authority
KR
South Korea
Prior art keywords
decode
instruction
operand
designator
address
Prior art date
Application number
KR1019810001672A
Other languages
English (en)
Other versions
KR850001015B1 (ko
Inventor
히데간즈 마쓰모또
다다아끼 한도우
히데오 마에지마
Original Assignee
요시야마 히로기찌
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6526780A external-priority patent/JPS56162153A/ja
Priority claimed from JP13983580A external-priority patent/JPS5764848A/ja
Application filed by 요시야마 히로기찌, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 요시야마 히로기찌
Publication of KR830006741A publication Critical patent/KR830006741A/ko
Application granted granted Critical
Publication of KR850001015B1 publication Critical patent/KR850001015B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3816—Instruction alignment, e.g. cache line crossing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

내용 없음

Description

오페란드(被演算函數 : Operand)간 파이프라인제어를 행하는 데이터 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의하여 구성되는 데이터 처리장치의 일실시예 블록도.

Claims (18)

  1. 오페란드의 어드레싱 모우드를 지정하는 오페란드 지정자가 작동을 확인하는 연산 코우드 부분으로 부터 독립되어 있는 가변장의 명령을 실행하는 데이터 처리 장치로서, 이 데이터 처리 장치는 다음을 포함한다.
    A. 명령 및 오페란드를 축적하는 기억수단에 접속된 명령 실행 수단이 명령 실행수단은,
    (1) 기억수단으로부터 적어도 한개의 명령선행실행을 하여 보관 유지하는 명령 선행 실행 수단과,
    (2) 1기계사이클에 적어도 한개의 오페란드 지정자를 이 명령 선행 실행 수단으로부터 정열(整列)시켜 출력하는 명령 정열 수단을 표함하며,
    B. 상기 명령 실행 수단에 접속된 디코우드 수단 이 디코우드 수단은
    (1) 상기 명령 정열수단에 접속된 연산 코우드 디코우드 수단, 상기 연산코우드 디코우드 수단은 상기 명령 정열 수단에 의하여 정열되어 출력된 명령에 포함되는 오페란드 지정자를 확인하고, 또한 해단 명령의 수를 확인하며, 또,
    (2) 상기 명령 정열 수단에 접속된 오페란드 지정자 디코우드 수단, 이 오페란드 지정자 디코우드 수단은 상기 명령정열수단에 의하여 정열되어 출력된 오페란드 지정자를 그 기계 사이클에서 디코우드한다.
    또,
    C. 상기 디코우드 장치에 접속된 어드레스 계산수단, 이 어드레스 계산수단은 바로앞의 기계사이클에서 상기 디코우드 수단에 의하여 디코우드된 연산코우드 및 오페란드 지정자의 디코우드 정보에 따라 해당 오페란드의 실행어드레스를 계산하며, 이에 의하여 상기 명령실행수단, 디코우드수단 및 어드레스 계산수단은 각각 오페란드 지정자 단위로 그 처리를 행하도록 되어 있다.
  2. 청구범위 제1항에 기재된 데이터 처리장치에서 명령실행 수단은 다음을 포함한다.
    (1) 상기 메모리 수단에 접속된 명령버퍼수단, 이 명령버퍼수단은 상기 메모리 수단으로부터 선행실행한 명령을 보관 유지한다. 또,
    (2) 상기 메모리 수단에 접속된 독출 포인터(Pointer) 이 독출포인터는 상기 메모리 수단에 대하여 상기 명령 버퍼수단에 선행실행해야할 명령의 어드레스를 지정한다.
  3. 청구범위 제2항에 기재된 데이터 처리 장치에서 명령정열 수단은 다음을 포함한다.
    (1) 디코우드해야할 선두 어드레스를 나타내는 디코우드 포인터놔,
    (2) 상기 명령 버퍼수단 및 상기 디코우드 포인터에 접속된 정열수단, 이 정열수단은 상기 디코우드 포인터에 의하여 지정된 명령버퍼수단의 어드레스로부터 연속되는 데이터를 적어도 한 개의 오페란드 지정자를 포함하도록 정열하여 출력한다.
  4. 청구범위 제2항에 기재된 데이터 처리장치에 있어서, 상기 명령 선행 실행수단은 부가적으로 상기 메모로 수단에 접속된 명령실행 제어수단을 포함하며, 이 명령 실행 제어수단은 상기 명령 버퍼수단에 공백영역이 있을 경우에 메모리 수단으로부터 명령 선행 실행을 행하게한다.
  5. 청구범위 제2항에 기재된 데이터 처리 장치에 있어서 상기 명령 정열수단은 다음을 포함한다.
    (1) 디코우드할 선두의 어드레스를 나타내는 디코우드 포인터와,
    (2) 명령 버퍼수단 및 디코우드 포인터에 접속된 정열수단이 이 정열수단은 디코우드 포인터네 의하여 지시된 명령버퍼수단의 어드레스로부터 연속되는 데이터를 명령의 최초의 디코우드 시에는 연산 코우드와 적어도 한개의 오페란드 지정자를 포함하도록 정열하여 출력하고, 어떤명령의 도중의 디코우드 시에는 적어도 한개의 오페란드 지정자를 포함하도록 정열하여 출력한다.
  6. 청구범위 3,5항에 기재된 데이터처리장치에 있어서, 상기 정열수단은 복수의 비트를 동시에 시프트할 수 있는 다중 비트 시프터로 구성되고, 그 시프트수는 상기 디코우드 포인터에 의하여 지시된다.
  7. 청구범위 4항에 기재된 데이터 처리 장치에 있어서, 상기 명령 실행 제어수단은, 다시 디코우드 수단에 접속되어 있어, 서기 명령 버퍼 수단상의 유효한 데이터 길이와, 디코우드에 필요한 데이터 길이를 비교하고, 디코우드할 것인지늬 여부를 상기 디코우드 수단에 출력하도록 되어있다.
  8. 청구범위 7항에 기재된 데이터 처리장치에 있어서, 디코우드 수단은 또다시 가음을 더 포한다.
    (1) 명령 실행 제어 수단에 접속된 명령 길이 산출수단, 이 명령 길이 산출수단은, 디코우드에 필요한 명령의 길이를 산출하여 그 결과를 상기 명령 실행제어수단에 출력하여
    (2) 명령 실행제어수단 및 어드레스 계산수단에 접속도니 디코우드 제어수단, 이 디코우드 제어수단은, 상기 명령실행 제어수단 및 어드레스 계산수단으로부터의 신호를 수신하여 디코우드수단 전체의 동작을 제어한다.
  9. 청구범위 8항에 기재된 데이터 처리장치에 있어서, 상기 어드레스 계산 수단은 다음을 포함한다.
    (1) 디코우드 수단에 접속된 디코우드 결과 보관유지수단, 이 디코우드 결과 보관유지수단은, 디코우드 수단에 의하여 디코우드된 여러가지 정보를 보관 유지한다.
    (2) 상기 디코우드 결과 보관유지수단에 접속된 연산수단, 이 연산수단은, 디코우드 결과 보관유지수단으로부터의 정보에 의거하여 해당 오페란드의 실행 어드레스를 구하는 연산을 행하고,
    (3) 상기 디코우드 제어수단에 접속된 어드레스 계산제어수단, 이 어드레스 제어수단은 적어도 한개의 오페란드 지정자의 디코우드 결과가 상기 디코우드 결과 보관유지수단에 세트됐을 때 연산수단에 대하여 그 결과를 근거로 오페란드의 실행어드레스의 연산을 행하게 하고, 또한 디코우드한 결과를 상기 디코우드 결과 보관 유지 수단에 세트할 수 있는지의 여부의 정보를 상기 디코우드 제어수단에 출력한다.
  10. 청구범위 8항에 기재된 데이터 처리장치에 있어서, 명령길이 산출수단은, 연산코우드를 포함하는 디코우드시에는 해당 연산 코우드와, 연산코우드에 이어 계속되는 제1오페란드의 오페란드 지정자의 길이를 가산하고, 연산 코우드를 포함하지 않는 디코우드시에는 해당 오페란드 지정자의 길이를 산출하여 그 결과를상기 명령 실행 제어수단에 출력한다.
  11. 청구범위 9항에 기재된 데이터처리장치에 있어서, 상기 디코우드 결과 보관유지 수단은 다음을 포함한다.
    (1) 어드레스 계산에 필요한 제어데이터를 래치하는 래치수단,
    (2) 오페란드 지정자에 포함되는 래지스터 어드레스를 래치하는 레지스터 래치수단,
    (3) 오페란드 지정자에 포함되는 변위, 리터럴 및 절대 어드레스를 래치하는 변위 래치 수단과,
    (4) 디코우드한 결과에 의거하여 오페란드 어드레스 계산의 개시를 지시하는 신호를 래치하는 어드레스 계산기동신호 래치수단.
  12. 청구범위 8항에 기재된 데이터 처리장치에 있어서, 상기 디코우드수단은 다음을 포함한다. 상기 명령실행수단 및 어드레스 계산수단에 접속된 어드레스 계산용 프로그램 계수치 산출수단, 이 어드레스 계산용 프로그램 계수치 산출수단은, 상기 연산 코우드 디코우드 수단, 오페란드 지정자 디코우드 수단으로부터으 디코우드 결과 및 상기 디코우드 포인터로부터의 디코우드해야 할 선두의 어드레스 정보에 의거하여 디코우드되는 오페란드 지정자의 프로그램상에 모우드시의 어드레스 계산에 사용되는 프로그램계수치를 산출하여 그 결과를 상기 어드레스 계산수단에 출력한다.
  13. 청구범위 1,3항에 기재된 데이터 처리장치에 있어서, 디코우드 수단은 다음을 포함한다.
    (1) 디코우드 포인터에 접속된 디코우드 포인터 갱신수단, 이 ㄷ코우드 갱신수단은 디코우드 포인터의 내용에 바로앞의 디코우드 사이클에서 디코우드한 명령길이를 가산하여 그 결과를 디코우드 포인터에 다음에 디코우드 해야할 선두의 어드레스로 설정하고, 또,
    (2) 상기 연산 코우드 디코우드 수단 및 오페란드 지정자 디코우드 수단에 접속된 명령길이 산출수단, 이 명령 길이산출수단은 연산코우드를 포함하는 사이클에서는 해당 연산코우드의 길이와 연산코우드에 이어 계속되는 제1오페란드의 오페란드 지정자의 길이를 가산하고, 연산코우드를 포함하지 않는 디코우드 사이클에서는 해당 오페란드 지정자의 길이를 각각 디코우드한 명령 길이로서 상기 디코우드 포인터 갱신 수단에 출력한다.
  14. 청굴범위 1항에 기재된 데이터 처리 장치에 있어서, 상기 오페란드 지정자 디코우드 수단은 다음을 포함한다.
    (1) 상기 명령 정열 수단에 의하여 정열되어 출력된 오페란드 지정자를 디코우드하는 제1의 오페란드 지정자 디코우드 수단과,
    (2) 제1의 오ㅍ란드 지정자 디코우드 수단에 의하여 디코우드 되는 오페란드 지정자에 이어 계속되는 다음의 오페란드 지정자를 디코우드하는 제2의 오페란드 지정자 디코우드 수단,
  15. 청구범위 1, 14항에 기재된 데이터 처리 장치에 있어서, 상기 연산 코우드 디코우드 수단은 두개의 오페란드의 동시디코우드를 허가하는 신호를 발생하는 동시 디코우드 허가수단을 포함하며, 이 허가 신호는 상기 제2의 오페란드 지정자 디코우드 수단에 출력되고, 상기 제2의 오페란드 지정자 디코우드 수단은 상기 허가 신호를 수신했을 때 한하여 제1의 오페란드 지정자 디코우드 수단에서 디코우드되는 오페란드 지정자 다음에 계속되는 오페란드 지정자를 디코우드한다.
  16. 청구범위 15항에 기재된 데이터처리장치에 있어, 동시 디코우드 허가 수단은 제2의 오페란드 지정자 디코우드 수단에서 디코우드하는 오페란드 지정자가 레지스터 지정모우드일때만 동시 디코우드 허가 신호를 출력한다.
  17. 청구범위 8항에 기재된 데이터 처리 장치에 있어서 디코우드에 필요한 명령길이를 산출하는 명령길이 산출수단은 두개의 오페란드의 동시 디코우드 허가시에는 다시 레지스터지 정모우드의 오페란드 길이를 각각 가산하여 그 결과를상기 명령제어수단에 출력한다.
  18. 청구범위 13항에 기재된 데이터 처리장치에 있어서 디코우드한 명령길이를 산출하는 명령길이 산출수단은 두개의 오페란드 지정자의 동시 ㄷ코우드시에는 다시 레지스터 지정모우드의 오페란드 지정자의 길이를 각각 가산하여 그 결과를 상기 디코우드 갱신 수단에 출력한다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019810001672A 1980-05-19 1981-05-15 오페란드(被演算函數 : Operand)간 파이프라인제어를 행하는 데이터 처리장치 KR850001015B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP6526780A JPS56162153A (en) 1980-05-19 1980-05-19 Pipeline control system
JP65267 1980-05-19
JP139835 1980-10-08
JP13983580A JPS5764848A (en) 1980-10-08 1980-10-08 Processor of pipeline control data

Publications (2)

Publication Number Publication Date
KR830006741A true KR830006741A (ko) 1983-10-06
KR850001015B1 KR850001015B1 (ko) 1985-07-18

Family

ID=26406393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019810001672A KR850001015B1 (ko) 1980-05-19 1981-05-15 오페란드(被演算函數 : Operand)간 파이프라인제어를 행하는 데이터 처리장치

Country Status (5)

Country Link
US (1) US4454578A (ko)
KR (1) KR850001015B1 (ko)
CA (1) CA1174370A (ko)
DE (1) DE3119741C2 (ko)
GB (1) GB2077965B (ko)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58129550A (ja) * 1982-01-27 1983-08-02 Toshiba Corp 演算制御装置
JPS58146941A (ja) * 1982-02-26 1983-09-01 Hitachi Ltd マイクロプログラム制御デ−タ処理装置
JPS58149548A (ja) * 1982-03-02 1983-09-05 Hitachi Ltd メモリ制御方式
JPS592143A (ja) * 1982-06-29 1984-01-07 Hitachi Ltd 情報処理装置
US4858176A (en) * 1982-10-13 1989-08-15 Honeywell Bull Inc. Distributor of machine words between units of a central processor
JPS59231652A (ja) * 1983-06-13 1984-12-26 Hitachi Ltd メモリアクセス・オ−バラツプ検出方式
WO1985000453A1 (en) * 1983-07-11 1985-01-31 Prime Computer, Inc. Data processing system
US4800486A (en) * 1983-09-29 1989-01-24 Tandem Computers Incorporated Multiple data patch CPU architecture
JPS60107141A (ja) * 1983-11-16 1985-06-12 Fujitsu Ltd プランチ制御方式
JPS60120439A (ja) * 1983-12-05 1985-06-27 Nec Corp 演算処理装置
AU553416B2 (en) * 1984-02-24 1986-07-17 Fujitsu Limited Pipeline processing
US4742451A (en) * 1984-05-21 1988-05-03 Digital Equipment Corporation Instruction prefetch system for conditional branch instruction for central processor unit
US4763255A (en) * 1984-10-31 1988-08-09 International Business Machines Corporation Method for generating short form instructions in an optimizing compiler
JPH0752390B2 (ja) * 1985-05-07 1995-06-05 株式会社日立製作所 命令処理装置
US5187782A (en) * 1986-02-26 1993-02-16 Hitachi, Ltd. Data processing system
JP2554050B2 (ja) * 1986-02-26 1996-11-13 株式会社日立製作所 デ−タ処理方法
EP0239081B1 (en) * 1986-03-26 1995-09-06 Hitachi, Ltd. Pipelined data processor capable of decoding and executing plural instructions in parallel
JPS62226231A (ja) * 1986-03-27 1987-10-05 Toshiba Corp プロセツサ
JPS62226232A (ja) * 1986-03-28 1987-10-05 Toshiba Corp 分岐先アドレス算出回路
US4890218A (en) * 1986-07-02 1989-12-26 Raytheon Company Variable length instruction decoding apparatus having cross coupled first and second microengines
US4811214A (en) * 1986-11-14 1989-03-07 Princeton University Multinode reconfigurable pipeline computer
US5115497A (en) * 1987-10-01 1992-05-19 California Institute Of Technology Optically intraconnected computer employing dynamically reconfigurable holographic optical element
US4882673A (en) * 1987-10-02 1989-11-21 Advanced Micro Devices, Inc. Method and apparatus for testing an integrated circuit including a microprocessor and an instruction cache
JP2752076B2 (ja) * 1988-02-23 1998-05-18 株式会社東芝 プログラマブル・コントローラ
US4974146A (en) * 1988-05-06 1990-11-27 Science Applications International Corporation Array processor
US5031096A (en) * 1988-06-30 1991-07-09 International Business Machines Corporation Method and apparatus for compressing the execution time of an instruction stream executing in a pipelined processor
US5101341A (en) * 1988-08-25 1992-03-31 Edgcore Technology, Inc. Pipelined system for reducing instruction access time by accumulating predecoded instruction bits a FIFO
US5269008A (en) * 1988-10-04 1993-12-07 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for pre-processing the source of a pop instruction in a pipeline computer
JPH0769806B2 (ja) * 1988-10-14 1995-07-31 三菱電機株式会社 データ処理装置
US5333287A (en) * 1988-12-21 1994-07-26 International Business Machines Corporation System for executing microinstruction routines by using hardware to calculate initialization parameters required therefore based upon processor status and control parameters
US5099421A (en) * 1988-12-30 1992-03-24 International Business Machine Corporation Variable length pipe operations sequencing
DE69030573D1 (de) * 1989-01-17 1997-05-28 Fujitsu Ltd Ablaufsteuerung zur decodierung von befehlen variabler länge für ein mikroprozessor
US5148528A (en) * 1989-02-03 1992-09-15 Digital Equipment Corporation Method and apparatus for simultaneously decoding three operands in a variable length instruction when one of the operands is also of variable length
US5142633A (en) * 1989-02-03 1992-08-25 Digital Equipment Corporation Preprocessing implied specifiers in a pipelined processor
US5167026A (en) * 1989-02-03 1992-11-24 Digital Equipment Corporation Simultaneously or sequentially decoding multiple specifiers of a variable length pipeline instruction based on detection of modified value of specifier registers
US5019965A (en) * 1989-02-03 1991-05-28 Digital Equipment Corporation Method and apparatus for increasing the data storage rate of a computer system having a predefined data path width
US5067069A (en) * 1989-02-03 1991-11-19 Digital Equipment Corporation Control of multiple functional units with parallel operation in a microcoded execution unit
US5113515A (en) * 1989-02-03 1992-05-12 Digital Equipment Corporation Virtual instruction cache system using length responsive decoded instruction shifting and merging with prefetch buffer outputs to fill instruction buffer
US5109495A (en) * 1989-02-03 1992-04-28 Digital Equipment Corp. Method and apparatus using a source operand list and a source operand pointer queue between the execution unit and the instruction decoding and operand processing units of a pipelined data processor
KR0163179B1 (ko) * 1989-03-31 1999-01-15 미다 가쓰시게 데이타 프로세서
GB2230116B (en) * 1989-04-07 1993-02-17 Intel Corp An improvement for pipelined decoding of instructions in a pipelined processor
JP2505887B2 (ja) * 1989-07-14 1996-06-12 富士通株式会社 命令処理システム
JP2682217B2 (ja) * 1989-08-28 1997-11-26 日本電気株式会社 マイクロプロセッサ
JPH0395629A (ja) * 1989-09-08 1991-04-22 Fujitsu Ltd データ処理装置
CA2037708C (en) * 1990-05-04 1998-01-20 Richard J. Eickemeyer General purpose compound apparatus for instruction-level parallel processors
JPH04260929A (ja) * 1991-01-21 1992-09-16 Mitsubishi Electric Corp データ処理装置
JP2847974B2 (ja) * 1991-01-21 1999-01-20 三菱電機株式会社 データ処理装置
JP2646855B2 (ja) * 1991-01-21 1997-08-27 三菱電機株式会社 データ処理装置
JP2669158B2 (ja) * 1991-01-22 1997-10-27 三菱電機株式会社 データ処理装置
JP2668456B2 (ja) * 1991-01-22 1997-10-27 三菱電機株式会社 ビット検索回路及びそれを備えたデータ処理装置
JP2970821B2 (ja) * 1991-08-21 1999-11-02 松下電器産業株式会社 データ処理装置
EP0650612B1 (en) * 1992-03-25 1999-08-18 Zilog Incorporated Fast instruction decoding in a pipeline processor
US5438668A (en) * 1992-03-31 1995-08-01 Seiko Epson Corporation System and method for extraction, alignment and decoding of CISC instructions into a nano-instruction bucket for execution by a RISC computer
US5371864A (en) * 1992-04-09 1994-12-06 International Business Machines Corporation Apparatus for concurrent multiple instruction decode in variable length instruction set computer
US6735685B1 (en) 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
EP0663083B1 (en) 1992-09-29 2000-12-20 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5706459A (en) * 1994-01-06 1998-01-06 Fujitsu Limited Processor having a variable number of stages in a pipeline
US5592488A (en) * 1995-06-07 1997-01-07 Micron Technology, Inc. Method and apparatus for pipelined multiplexing employing analog delays for a multiport interface
EP0752645B1 (en) * 1995-07-07 2017-11-22 Oracle America, Inc. Tunable software control of Harvard architecture cache memories using prefetch instructions
US5809272A (en) * 1995-11-29 1998-09-15 Exponential Technology Inc. Early instruction-length pre-decode of variable-length instructions in a superscalar processor
US5710914A (en) * 1995-12-29 1998-01-20 Atmel Corporation Digital signal processing method and system implementing pipelined read and write operations
US5761468A (en) * 1996-05-15 1998-06-02 Sun Microsystems Inc Hardware mechanism for optimizing instruction and data prefetching by forming augmented prefetch instructions
US6061755A (en) * 1997-04-14 2000-05-09 International Business Machines Corporation Method of layering cache and architectural specific functions to promote operation symmetry
US5978871A (en) * 1997-04-14 1999-11-02 International Business Machines Corporation Method of layering cache and architectural specific functions for operation splitting
US20140325175A1 (en) * 2013-04-29 2014-10-30 Pact Xpp Technologies Ag Pipeline configuration protocol and configuration unit communication
JP2003505753A (ja) 1999-06-10 2003-02-12 ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング セル構造におけるシーケンス分割方法
US7376814B1 (en) * 1999-09-07 2008-05-20 Nxp B.V. Method for forming variable length instructions in a processing system
US6701424B1 (en) * 2000-04-07 2004-03-02 Nintendo Co., Ltd. Method and apparatus for efficient loading and storing of vectors
JP4629198B2 (ja) * 2000-08-18 2011-02-09 富士通セミコンダクター株式会社 演算装置及び演算方法
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US9250908B2 (en) 2001-03-05 2016-02-02 Pact Xpp Technologies Ag Multi-processor bus and cache interconnection system
US9411532B2 (en) 2001-09-07 2016-08-09 Pact Xpp Technologies Ag Methods and systems for transferring data between a processing device and external devices
US9436631B2 (en) 2001-03-05 2016-09-06 Pact Xpp Technologies Ag Chip including memory element storing higher level memory data on a page by page basis
US9141390B2 (en) 2001-03-05 2015-09-22 Pact Xpp Technologies Ag Method of processing data with an array of data processors according to application ID
US9552047B2 (en) 2001-03-05 2017-01-24 Pact Xpp Technologies Ag Multiprocessor having runtime adjustable clock and clock dependent power supply
US10031733B2 (en) 2001-06-20 2018-07-24 Scientia Sol Mentis Ag Method for processing data
US9170812B2 (en) 2002-03-21 2015-10-27 Pact Xpp Technologies Ag Data processing system having integrated pipelined array data processor
WO2004038599A1 (de) 2002-09-06 2004-05-06 Pact Xpp Technologies Ag Rekonfigurierbare sequenzerstruktur
US8406786B2 (en) * 2010-02-25 2013-03-26 Motorola Mobility Llc Methods and apparatus for extended generic messaging in a networked geolocation system
US9740549B2 (en) 2012-06-15 2017-08-22 International Business Machines Corporation Facilitating transaction completion subsequent to repeated aborts of the transaction
US9448796B2 (en) 2012-06-15 2016-09-20 International Business Machines Corporation Restricted instructions in transactional execution
US9442737B2 (en) 2012-06-15 2016-09-13 International Business Machines Corporation Restricting processing within a processor to facilitate transaction completion
US8682877B2 (en) 2012-06-15 2014-03-25 International Business Machines Corporation Constrained transaction execution
US9361115B2 (en) 2012-06-15 2016-06-07 International Business Machines Corporation Saving/restoring selected registers in transactional processing
US8688661B2 (en) 2012-06-15 2014-04-01 International Business Machines Corporation Transactional processing
US9384004B2 (en) 2012-06-15 2016-07-05 International Business Machines Corporation Randomized testing within transactional execution
US8966324B2 (en) 2012-06-15 2015-02-24 International Business Machines Corporation Transactional execution branch indications
US8880959B2 (en) 2012-06-15 2014-11-04 International Business Machines Corporation Transaction diagnostic block
US10437602B2 (en) 2012-06-15 2019-10-08 International Business Machines Corporation Program interruption filtering in transactional execution
US20130339680A1 (en) 2012-06-15 2013-12-19 International Business Machines Corporation Nontransactional store instruction
US9336046B2 (en) 2012-06-15 2016-05-10 International Business Machines Corporation Transaction abort processing
US9348642B2 (en) 2012-06-15 2016-05-24 International Business Machines Corporation Transaction begin/end instructions
US9772854B2 (en) 2012-06-15 2017-09-26 International Business Machines Corporation Selectively controlling instruction execution in transactional processing
US9436477B2 (en) 2012-06-15 2016-09-06 International Business Machines Corporation Transaction abort instruction
US9367323B2 (en) 2012-06-15 2016-06-14 International Business Machines Corporation Processor assist facility
US9317460B2 (en) 2012-06-15 2016-04-19 International Business Machines Corporation Program event recording within a transactional environment

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3331056A (en) * 1964-07-15 1967-07-11 Honeywell Inc Variable width addressing arrangement
US3739352A (en) * 1971-06-28 1973-06-12 Burroughs Corp Variable word width processor control
US4109310A (en) * 1973-08-06 1978-08-22 Xerox Corporation Variable field length addressing system having data byte interchange
US4025771A (en) * 1974-03-25 1977-05-24 Hughes Aircraft Company Pipe line high speed signal processor
JPS6055849B2 (ja) * 1975-12-04 1985-12-06 株式会社東芝 命令制御方式
DE2846495C2 (de) * 1977-10-25 1993-10-21 Digital Equipment Corp Zentraleinheit
US4135242A (en) * 1977-11-07 1979-01-16 Ncr Corporation Method and processor having bit-addressable scratch pad memory
US4200927A (en) * 1978-01-03 1980-04-29 International Business Machines Corporation Multi-instruction stream branch processing mechanism
US4305124A (en) * 1978-06-09 1981-12-08 Ncr Corporation Pipelined computer
JPS6024985B2 (ja) * 1978-08-31 1985-06-15 富士通株式会社 デ−タ処理方式
US4298927A (en) * 1978-10-23 1981-11-03 International Business Machines Corporation Computer instruction prefetch circuit
US4236206A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Central processor unit for executing instructions of variable length
US4241399A (en) * 1978-10-25 1980-12-23 Digital Equipment Corporation Calling instructions for a data processing system

Also Published As

Publication number Publication date
GB2077965B (en) 1985-04-24
GB2077965A (en) 1981-12-23
DE3119741C2 (de) 1986-10-16
DE3119741A1 (de) 1982-01-21
US4454578A (en) 1984-06-12
CA1174370A (en) 1984-09-11
KR850001015B1 (ko) 1985-07-18

Similar Documents

Publication Publication Date Title
KR830006741A (ko) 오페란드(被演算函數 : Operand)간 파이프라인 제어를 행하는 데이터 처리장치
KR910010301A (ko) 명령 지정방법 및 실행장치
US4179731A (en) Microprogrammed control system
KR950033803A (ko) 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법
KR840001350A (ko) 부정장(不定長) 명령을 갖는 데이터 처리장치
EP0181516A2 (en) Data processing apparatus having efficient min and max functions
GB1282341A (en) Data processing apparatus
KR920022117A (ko) 메모리 억세스 장치
JPS59174948A (ja) 情報処理装置
JPS6351287B2 (ko)
US3958221A (en) Method and apparatus for locating effective operand of an instruction
IL169374A (en) Result partitioning within simd data processing systems
KR900006853A (ko) 마이크로 프로세서
EP0201833A2 (en) Instruction processor
KR900015003A (ko) 데이타 프로세서
US5019969A (en) Computer system for directly transferring vactor elements from register to register using a single instruction
KR900010587A (ko) 생산라인의 고성능 명령어 실행방법 및 장치
KR920002573B1 (ko) 데이타 처리기
US6240540B1 (en) Cyclic redundancy check in a computer system
JPH0830971B2 (ja) プログラマブルコントローラ
JP2581565B2 (ja) ガード付命令を実行するデータ処理装置
JPH01147723A (ja) 情報処理装置のパイプライン処理方式
KR930004882A (ko) 디지탈 신호 프로세서
JPS6047617B2 (ja) 情報処理装置
JPS59191654A (ja) 処理装置