KR970012074A - 레지스터 세트 방법 및 회로 - Google Patents
레지스터 세트 방법 및 회로 Download PDFInfo
- Publication number
- KR970012074A KR970012074A KR1019950024727A KR19950024727A KR970012074A KR 970012074 A KR970012074 A KR 970012074A KR 1019950024727 A KR1019950024727 A KR 1019950024727A KR 19950024727 A KR19950024727 A KR 19950024727A KR 970012074 A KR970012074 A KR 970012074A
- Authority
- KR
- South Korea
- Prior art keywords
- registers
- register
- setting
- code
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
레지스터 세트분야.
2. 발명이 해결하고자 하는 기술적 과제
고속 및 간단화된 레지스터 세트 방법 및 회로를 제공한다.
3. 발명의 해결방법의 요지
다수의 레지스터를 가지는 시스템에서 상기 레지스터를 세트시키는 방법은 상기 레지스터의 갯수에 따라 코드레지스터의 갯수를 설정하고 상기 레지스터를 세트시키기 위한 코드 데이타를 저장하는 단계와; 상기 세트 신호들에 의해 상기 레지스터를 한꺼번에 세트시키는 단계를 가진다.
4. 발명의 중요한 용도
컴퓨터의 레지스터.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 레지스터 세트회로도.
Claims (2)
- 다수의 레지스터를 가지는 시스템에서 상기 레지스터를 세트시키는 방법에 있어서; 상기 레지스터의 개수에 따라 코드레지스터의 개수를 설정하고 상기 레지스터를 세트시키기 위한 코드 데이터를 저장하는 단계와; 상기 세트 신호들에 의해 상기 레지스터를 한꺼번에 세트시키는 단계를 가짐을 특징으로 하는 방법.
- 다수의 레지스터를 가지는 시스템의 레지스터 세트 회로에 있어서; 코드화된 데이타 및 코드 인에이블 신호를 수신하여 래치하는 코드 레지스터부와; 상기 코드 레지스터부에 연결되어 상기 래치 출력되는 코드화된 데이타를 디코딩하여 레시스터를 세트시키기 위한 세트 신호를 발생하는 디코더부를 가짐을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024727A KR0154758B1 (ko) | 1995-08-10 | 1995-08-10 | 레지스터 세트 방법 및 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950024727A KR0154758B1 (ko) | 1995-08-10 | 1995-08-10 | 레지스터 세트 방법 및 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012074A true KR970012074A (ko) | 1997-03-29 |
| KR0154758B1 KR0154758B1 (ko) | 1998-11-16 |
Family
ID=19423279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950024727A KR0154758B1 (ko) | 1995-08-10 | 1995-08-10 | 레지스터 세트 방법 및 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154758B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101244104B1 (ko) * | 2006-10-02 | 2013-03-18 | 인터내셔널 비지네스 머신즈 코포레이션 | 컴퓨터 시스템 및 레지스터 윈도우 아키텍쳐를 지원하도록 컴퓨터 시스템을 구현하는 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771877B1 (ko) * | 2006-07-21 | 2007-11-01 | 삼성전자주식회사 | 오동작 방지용 커맨드 세트 프로토콜 처리 방법 및 장치 |
-
1995
- 1995-08-10 KR KR1019950024727A patent/KR0154758B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101244104B1 (ko) * | 2006-10-02 | 2013-03-18 | 인터내셔널 비지네스 머신즈 코포레이션 | 컴퓨터 시스템 및 레지스터 윈도우 아키텍쳐를 지원하도록 컴퓨터 시스템을 구현하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0154758B1 (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910005156A (ko) | 파이프라인 처리 방법으로 동작하는 프리디코더 유니트 와 주 디코더 유니트를 갖는 마이크로프로세서 | |
| KR880004380A (ko) | 버스트 전송 모드를 갖는 버스 마스터 | |
| KR870010438A (ko) | 정보 처리장치 | |
| BR9105963A (pt) | Tirante de retencao em plastico e processo para moldar o mesmo | |
| KR920001323A (ko) | 브랜치를 제거하여 컴퓨터 성능을 개선하는 프로세서 동작방법 | |
| KR950003986A (ko) | 소규모 회로 및 어드레스 영역 확장 능력을 갖는 어드레스 디코더 | |
| KR910008565A (ko) | 분기 제어 회로 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR970012074A (ko) | 레지스터 세트 방법 및 회로 | |
| KR960039978A (ko) | 디지탈 아날로그 변환기의 데이타 포맷 설정 회로 | |
| KR940009819A (ko) | 데이타 처리 시스템의 오프셋 값 계산 회로 및 방법 | |
| KR910005570A (ko) | 프로그래머블 서브프레임 방식의 pwm회로 | |
| KR850006802A (ko) | 데이터 전송 장치 | |
| KR970055594A (ko) | Ppm 통신방식에서의 로직 디코딩 회로 | |
| KR970050868A (ko) | 병렬 crc 디코더 | |
| SU1667082A1 (ru) | Устройство мажорировани | |
| SU1179373A1 (ru) | Устройство дл вычислени объединени множеств | |
| KR920004978A (ko) | 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법 | |
| KR910003510A (ko) | 마이크로 채널 구조용 버스진행 감지 테스트지그 | |
| KR970049502A (ko) | 액세스 시간을 줄인 레지스터 액세스 회로 | |
| KR920015193A (ko) | 프로그램 분산처리방식 | |
| RU1777141C (ru) | Устройство дл формировани контрольного признака | |
| KR930001640A (ko) | 프로세서 테스트 방법 | |
| KR970029774A (ko) | 레지스터 억세스 방법 | |
| KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |