KR910003510A - 마이크로 채널 구조용 버스진행 감지 테스트지그 - Google Patents
마이크로 채널 구조용 버스진행 감지 테스트지그 Download PDFInfo
- Publication number
- KR910003510A KR910003510A KR1019890010867A KR890010867A KR910003510A KR 910003510 A KR910003510 A KR 910003510A KR 1019890010867 A KR1019890010867 A KR 1019890010867A KR 890010867 A KR890010867 A KR 890010867A KR 910003510 A KR910003510 A KR 910003510A
- Authority
- KR
- South Korea
- Prior art keywords
- micro channel
- decoder
- progress detection
- output
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Debugging And Monitoring (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 회로도.
Claims (1)
- 마이크로 채널 구조용 버스 진행감지 테스트 지그에 있어서, 마이크로 채널 슬롯(1)과, 상기 마이크로 채널 슬롯(1)으로 부터 발생되는 각종 신호를 디코딩하는 PAL제1디코더(2)와, CPU입출력 사이클이 진행될때 상기 제1디코더(2) 출력중 하나의 제어를 받아 상기 마이크로 채널 슬롯(1)으로부터 채널 어드레스를 래치하는 어드레스 래치부(100)와, 상기 어드레스 래치부(100)의 2진 출력신호를 PAL디코딩하여 16진수로 변환 출력하는 어드레스 변환부(200)와, 상기 어드레스부(200)출력을 디스플레이 하는 제1표시부(300)와, 상기 제1디코더(2) 출력을 입력하여 현 진행되고 있는 버스 사이클 상태를 나타내는 제2표시부(400)로 구성됨을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890010867A KR970004260B1 (ko) | 1989-07-31 | 1989-07-31 | 마이크로 채널 구조용 버스진행 감지 테스트지그 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890010867A KR970004260B1 (ko) | 1989-07-31 | 1989-07-31 | 마이크로 채널 구조용 버스진행 감지 테스트지그 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910003510A true KR910003510A (ko) | 1991-02-27 |
KR970004260B1 KR970004260B1 (ko) | 1997-03-26 |
Family
ID=19288575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890010867A KR970004260B1 (ko) | 1989-07-31 | 1989-07-31 | 마이크로 채널 구조용 버스진행 감지 테스트지그 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970004260B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471697B1 (ko) * | 1996-09-06 | 2005-08-02 | 유니티카 가부시끼가이샤 | 폴리아미드수지조성물및이를사용하여제조된섬유,필름및성형품 |
-
1989
- 1989-07-31 KR KR1019890010867A patent/KR970004260B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100471697B1 (ko) * | 1996-09-06 | 2005-08-02 | 유니티카 가부시끼가이샤 | 폴리아미드수지조성물및이를사용하여제조된섬유,필름및성형품 |
Also Published As
Publication number | Publication date |
---|---|
KR970004260B1 (ko) | 1997-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890007285A (ko) | Fifo버퍼 제어기 | |
KR900005283A (ko) | 문자 디스플레이 장치에서의 문자의 행사이 간격 조정회로 | |
KR900013523A (ko) | 반도체 기억장치 | |
KR850001566A (ko) | 마이크로 컴퓨터 | |
KR900008522A (ko) | 반도체 기억장치 | |
KR880004652A (ko) | 다중 통보 무선 페이징 수신기 | |
KR910003510A (ko) | 마이크로 채널 구조용 버스진행 감지 테스트지그 | |
KR900002177A (ko) | 기호압축회로 | |
KR950025340A (ko) | 전자레인지의 인코더 키 입력장치 및 그 장치를 이용한 인터럽트 처리방법 | |
KR900015474A (ko) | 디지탈 데이타 팽창 방법 및 데이타 팽창 회로 | |
KR970012074A (ko) | 레지스터 세트 방법 및 회로 | |
KR880000961A (ko) | 영상 기억장치 | |
KR940003188A (ko) | 동기식 카운터회로 | |
KR980004068A (ko) | 데이터 입출력 장치 | |
KR970007646A (ko) | 어드레스 (Address) 변환회로 | |
KR880008174A (ko) | 다수의 인터럽트 신호를 하나의 인터럽트 단자로 처리하는 인터럽트 처리 제어회로 | |
KR970051236A (ko) | 반도체 메모리 장치의 사이클타임 측정장치 | |
KR900005832A (ko) | 전전자식 교환기의 가입자선로 테스트용 릴레이 매트릭스 구동회로 | |
KR920015770A (ko) | Dm통신 방식의 수신 시스템의 프레임 패턴 검출회로 | |
KR910021112A (ko) | 외부동기 회로를 부가한 crt 콘트롤러 | |
KR900005367A (ko) | CRT 제어회로를 이용한 수평 주사(raster scan) 방식의 LED 표시 장치 | |
KR960015570A (ko) | 집적회로의 내부버스 모니터장치 | |
KR880003502A (ko) | 전자교환기의 시스템콘솔 자동시험장치 | |
KR970028963A (ko) | 마이크로 프로세서의 포트 테스트 회로 | |
KR930008611A (ko) | 그래픽스 시스템 프로세서를 이용한 그래픽스 카드의 메모리 확장회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050629 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |