KR900008522A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR900008522A KR900008522A KR1019890016964A KR890016964A KR900008522A KR 900008522 A KR900008522 A KR 900008522A KR 1019890016964 A KR1019890016964 A KR 1019890016964A KR 890016964 A KR890016964 A KR 890016964A KR 900008522 A KR900008522 A KR 900008522A
- Authority
- KR
- South Korea
- Prior art keywords
- row
- section
- signal
- address
- cycle
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 6
- 230000001360 synchronised effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예의 블럭도,
제2도는 제1도의 래치의 동작을 나타낸 타이밍차트,
제3도는 제1실시예의 동작을 나타낸 타이밍차트,
제6도는 제1도의 래치회로의 구체적인 회로도.
Claims (4)
- 메모리셀어레이(14)에 입력되는 행어드레스에 따라 워드선을 구동시키도록 된 반도체 기억장치에 있어서, 상기 행어드레스를 받아 행디코드신호를 출력시키는 행디코더(11)와, 이 행디코더(11)로 부터 출력되는 행디코드신호를 동기신호(Ø)에 동기해서 래치시켜 워드선을 구동시키는 래치회로(12)를 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.
- 메모리셀어레이(14)에 입력되는 행어드레스에 따라 워드선을 구동시키도록 된 반도체기억장치에 있어서, 상기 행어드레스를 받아 동기신호(Ø)의 1사이클의 전반에 있어서는 그 행어드레스를 래치시키고 상기 동기신호(Ø)의 1사이클의 후반에 있어서는 그 행어드레스를 그대로 출력시키는 마스터래치회로(12A)와, 이 마스터래치회로(12A)로 부터 출력되는 행어드레스신호른 받아 행디코드신호로 디코드해서 출력시키는 행디코더(11) 및, 이 행디코더(11)로 부터 출력되는 행디코드신호를 받아 상기 동기신호(Ø)의 1사이클의 후반에 있어서는 그 행디코드신호를 래치시키고 상기 동기신호(Ø)의 1사이클의 전반에 있어서는 그 행디코드신호를 그대로 출력시키는 슬레이브래치회로(12B)를 구비히여 구성된 것을 특징으로 하는 반도체 기억장치.
- 행어드레스에 의해 주워드선을 선택하고 섹션어드레스에 의해 섹션선택선을 선택하며 상기 선택된 주워드선과 상기 선택된 섹션선택선에 의해 메모리셀어레이(14)의 2중워드선을 구동시키도록 된 반도체 기억장치에 있어서, 행어드레스를 받아 행디코드신호를 출력시키는 행디코더(11)와, 이 행디코더(11)로 부터 출력되는 행디코드신호를 동기신호(Ø)에 동개해서 래치시켜 워드선을 구동시키는 래치회로(12), 섹션어드레스를 받아 섹션디코드신호를 출력시키는 섹션디코더(25) 및, 이 섹션디코더(25)로 부터 출력되는 섹션디코드신호를 상기 동기신호(Ø)에 동기해서 래치시켜 섹션선택선을 구동시키는 래치회로(26)를 구비하여 구성된 것을 특징으로 하는 반도체 기억 장치.
- 행어드레스에 의해 주워드선을 선택하고 섹션어드레스에 의해 섹션선택선을 선택하며 상기 선택된 주워드선과 상기 선택된 섹션선택선에 의해 메모리셀어레이(14)의 워드선을 구동시키도록 된 반도체 기억장치에 있어서, 행어드레스를 받아 동기신호(Ø)의 1사이클의 전반에 있어서는 그 행어드레스를 래치시키고 상기 동기신호(Ø)의 1사이클의 후반에 있어서는 그 행어드레스를 그대로 출력시키는 마스터래치최핀(12A)와, 이 마스터래치회로(12A)로 부터 출력되는 행어드레스를 받아 행디코드신호로 디코드시켜 출력시키는 행디코더(11), 이 행디코더(11)로 부터 출력되는 행디코드신호를 받아 상기 동기신호(7)의 1사이클의 후반에 있어서는 그 행디코드신호를 래치시키고 상기 동기 신호(Ø)의 1사이클의 전반에 있어서는 그 행디코드신호를 그대로 출력시키는 슬레이브래치회로(12B), 섹션어드레스를 받아 동기신호(Ø)의 1사이클의 전반에 있어서는 그 섹션어드레스를 래치시키고 상기 동기신호(ψ)의 1사이클의 후반에 있어서는 그 섹션어드레스를 그대로 출력시키는 마스터래치회로(26A), 이 마스터래치회로(26A)로 부터 출력되는 섹션어드레스를 받아 섹션디코드신호를 출력시키는 섹션디코더(25) 및, 이 섹션디코더(25)로 부터 출력되는 섹션디코드신호를 받아 상기 동기신호(Ø)의 1사이클의 후반에 있어서는 그 섹션디코드신호를 래치시키고 상기 동기신호(Ø)의 1사이클의 전반에 있어서는 그 섹션디코드신호를 그대로 출력시키는 슬레이브래치회로(26B)를 구비하여 구성된 것을 특징으로 하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-294401 | 1988-11-21 | ||
JP88-294401 | 1988-11-21 | ||
JP63294401A JPH02141993A (ja) | 1988-11-21 | 1988-11-21 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900008522A true KR900008522A (ko) | 1990-06-04 |
KR930000767B1 KR930000767B1 (ko) | 1993-02-01 |
Family
ID=17807261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890016964A KR930000767B1 (ko) | 1988-11-21 | 1989-11-21 | 반도체 기억장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5073873A (ko) |
EP (1) | EP0370460A3 (ko) |
JP (1) | JPH02141993A (ko) |
KR (1) | KR930000767B1 (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5398206A (en) * | 1990-03-02 | 1995-03-14 | Hitachi, Ltd. | Semiconductor memory device with data error compensation |
KR970004746B1 (ko) * | 1990-11-16 | 1997-04-03 | 세끼자와 다다시 | 고속 어드레스 디코더를 포함하는 반도체 메모리 |
US5799186A (en) * | 1990-12-20 | 1998-08-25 | Eastman Kodak Company | Method and apparatus for programming a peripheral processor with a serial output memory device |
US5546561A (en) * | 1991-02-11 | 1996-08-13 | Intel Corporation | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory |
JP3408552B2 (ja) * | 1991-02-11 | 2003-05-19 | インテル・コーポレーション | 不揮発性半導体メモリをプログラム及び消去する回路とその方法 |
TW294861B (ko) * | 1992-02-21 | 1997-01-01 | Siemens Ag | |
JPH05266654A (ja) * | 1992-03-17 | 1993-10-15 | Mitsubishi Electric Corp | マルチポートメモリ装置 |
JP3424262B2 (ja) * | 1993-04-21 | 2003-07-07 | ヤマハ株式会社 | オンライン型カラオケシステム |
JP2739809B2 (ja) * | 1993-07-30 | 1998-04-15 | 日本電気株式会社 | 半導体集積回路 |
JPH07235193A (ja) * | 1993-12-28 | 1995-09-05 | Toshiba Corp | 半導体記憶装置 |
JPH0916468A (ja) * | 1995-06-30 | 1997-01-17 | Nec Corp | メモリアクセス方式 |
JP3630847B2 (ja) * | 1996-05-16 | 2005-03-23 | 株式会社ルネサステクノロジ | ラッチ回路 |
US6154056A (en) * | 1997-06-09 | 2000-11-28 | Micron Technology, Inc. | Tri-stating address input circuit |
DE19928454B4 (de) * | 1998-06-29 | 2010-01-21 | Fujitsu Microelectronics Ltd. | Speichervorrichtung mit Reihendecodierer |
JP2004288225A (ja) * | 2001-03-29 | 2004-10-14 | Internatl Business Mach Corp <Ibm> | Dram及びアクセス方法 |
US7796464B1 (en) | 2003-06-27 | 2010-09-14 | Cypress Semiconductor Corporation | Synchronous memory with a shadow-cycle counter |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58211393A (ja) * | 1982-06-02 | 1983-12-08 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPS5960792A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | 半導体メモリ装置 |
JPS5972698A (ja) * | 1982-10-18 | 1984-04-24 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPS59155954A (ja) * | 1983-02-24 | 1984-09-05 | Mitsubishi Electric Corp | 半導体メモリ装置 |
US4685088A (en) * | 1985-04-15 | 1987-08-04 | International Business Machines Corporation | High performance memory system utilizing pipelining techniques |
JPS62248195A (ja) * | 1986-04-21 | 1987-10-29 | Seiko Epson Corp | 半導体記憶装置 |
JPH0821231B2 (ja) * | 1986-08-13 | 1996-03-04 | 株式会社日立製作所 | 半導体メモリ |
JPS63122089A (ja) * | 1986-11-12 | 1988-05-26 | Nec Corp | 半導体記憶装置 |
JPS63225991A (ja) * | 1987-03-16 | 1988-09-20 | Hitachi Ltd | 半導体記憶装置 |
JP2934444B2 (ja) * | 1988-03-16 | 1999-08-16 | 株式会社日立製作所 | 半導体メモリ装置 |
JPH0291877A (ja) * | 1988-09-27 | 1990-03-30 | Nec Corp | 半導体記憶装置 |
-
1988
- 1988-11-21 JP JP63294401A patent/JPH02141993A/ja active Pending
-
1989
- 1989-11-21 US US07/439,870 patent/US5073873A/en not_active Expired - Fee Related
- 1989-11-21 KR KR1019890016964A patent/KR930000767B1/ko not_active IP Right Cessation
- 1989-11-21 EP EP19890121518 patent/EP0370460A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0370460A2 (en) | 1990-05-30 |
JPH02141993A (ja) | 1990-05-31 |
EP0370460A3 (en) | 1991-07-24 |
US5073873A (en) | 1991-12-17 |
KR930000767B1 (ko) | 1993-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900008522A (ko) | 반도체 기억장치 | |
KR920003305A (ko) | 동기식 버스트 액세스메모리 | |
TW335492B (en) | Method and circuit for driving semiconductor memory device | |
KR880011794A (ko) | 다이나믹형 디코우더 회로 | |
KR890007504A (ko) | 논리 연산회로 | |
KR880000966A (ko) | 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치 | |
KR970029836A (ko) | 반도체기억장치 및 그의 액세스방법 | |
KR960036749A (ko) | 가변길이 복호화 장치 | |
KR850002641A (ko) | 시프트 레지스터 | |
KR840002780A (ko) | 페이지수 리시버(Receiver) | |
US5796675A (en) | Synchronous memory device having dual input registers of pipeline structure in data path | |
US6356504B1 (en) | Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme | |
KR960039001A (ko) | 반도체 메모리 장치 | |
KR920007187A (ko) | 반도체 기억장치 | |
KR0184464B1 (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
KR970051151A (ko) | 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치 | |
KR960018902A (ko) | 동기식 메모리장치 | |
KR100274749B1 (ko) | 싱크로너스 메모리 | |
KR950015371A (ko) | 디램소자의 로오 어드레스 패스 회로 | |
KR910003510A (ko) | 마이크로 채널 구조용 버스진행 감지 테스트지그 | |
KR100294344B1 (ko) | 디디알에스디램에서의칼럼디코딩장치 | |
KR970051280A (ko) | 동기 메모리를 위한 클럭 샘플링 장치 | |
KR930006540A (ko) | 승산 회로의 부분 승수 선택 회로 | |
KR920003714A (ko) | 공간 분할 교환의 출력 경로 점유 지시 장치 | |
KR950035406A (ko) | 가변길이부호 복호장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |