KR950015371A - 디램소자의 로오 어드레스 패스 회로 - Google Patents
디램소자의 로오 어드레스 패스 회로 Download PDFInfo
- Publication number
- KR950015371A KR950015371A KR1019930024873A KR930024873A KR950015371A KR 950015371 A KR950015371 A KR 950015371A KR 1019930024873 A KR1019930024873 A KR 1019930024873A KR 930024873 A KR930024873 A KR 930024873A KR 950015371 A KR950015371 A KR 950015371A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- output
- signal
- decoder
- input
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 디램소자의 어드레스 라인의 신호가 프리차지 사이클에서도 이전의 액티브 사이클시의 동작 상태를 그대로 유지할 수 있도록 하는 래치 회로를 사용하여 래치시킴으로써, 다음 액티브 사이클시에 새로운 어드레스 신호가 입력되면 새로운 어드레스 신호를 받아들이는 과정에서 어드레스 라인의 변화를 최소한도로 줄이도록 하는 어드레스 패스 회로에 관한 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 디램소자의 어드레스 패스 회로의 제1실시예를 도시한 블럭구성도,
제6도는 본 발명에 의한 드램소자의 어드레스 패스 회로의 제2실시예를 도시한 블럭구성도.
Claims (9)
- 디램소자의 리프레쉬 동작시에 내부 어드레스 신호를 출력하는 어드레스 카운터와, 디램소자의 정상 동작시에 소자 외부로부터 입력되는 외부 어드레스 신호를 받아들이는 어드레스 버퍼와, 상기 어드레스 카운터의 출력과 어드레스 버퍼의 출력을 입력으로 하여 디램소자의 동작 상태에 따라 상기 두 출력 중 하나를 선택적으로 출력하는 멀티플렉서와, 주 디코더와 부 디코더로 구성되어 있으며 특정 어드레스 신호가 입력되는 경우에 그 입력신호에 해당하는 워드라인을 구동하는 디코더와, 상기 디코더의 구성 요소인 부 디코더로 입력되는 워드라인 구동 신호를 출력하는 수단과, 상기 멀티플렉서의 출력인 어드레스 신호를 두 개 이상씩 조합하여 상기 디코더와 워드라인 구동 신호를 출력하는 수단으로 입력되는 신호를 출력하는 프리 디코더로 구성되어 있으며, 상기 어드레스 카운터와 어드레스 버퍼에 디램소자가 액티브 모드인 정상 리드/라이트 동작이나 리프레쉬 동작을 하지 않는 프리차지 모드에서도 상기 어드레스 카운터와 어드레스 버퍼의 출력이 이전의 액티브 모드시의 출력을 그대로 유지하고 있다가, 이어지는 다음 액티브 동작시에 새로운 신호를 받아들여 변화된 신호를 출력할 수 있도록 하는 래치회로를 포함시키는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.
- 제1항에 있어서, 상기 멀티플렉서에 그 출력이 프리차지 모드에서도 이전의 액티브 모드시의 출력을 그대로 유지하고 있다가, 이어지는 다음 액티브 동작시에 새로운 신호를 받아들여 변화된 신호를 출력할 수 있도록 하는 래치회로를 포함시키는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.
- 제1항에 있어서, 상기 프리디코더의 출력 중에서 상기 디코더로 입력되는 어드레스 신호가 프리차지 모드에서도 이전의 액티브 모드시의 출력을 그대로 유지하고 있다가, 이어지는 다음 액티브 동작시에 새로운 신호를 받아들여 변화된 신호를 출력할 수 있도록 하기 위하여, 상기 프리디코더에 래치회로를 포함시키는 것을 특징으로 하는 디랙소자의 로오 어드레스 패스 회로.
- 제1항에 있어서, 상기 어드레스 카운터는 2진 카운터와 2진 카운터에 접속되어 2진 카운터의 출력을 그레이코드(gray code)로 전환시키는 변환 장치를 포함하는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.
- 디램소자의 리프레쉬 동작시에 내부 어드레스 신호를 출력하는 어드레스 카운터와, 상기 어드레스 카운터의 출력과 소자 외부로부터 입력되는 외부 어드레스 신호를 입력으로 하여 디램소자의 동작 상태에 따라 상기 두 출력 중 하나를 선택적으로 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력인 어드레스 신호를 버퍼링하고 래치시키는 어드레스 버퍼와, 주 디코더와 부 디코더로 구성되어 있으며 특정 어드레스 신호가 입력되는 경우에 그 입력신호에 해당하는 워드라인을 구동하는 디코더와, 상기 디코더의 구성 요소인 부 디코더로 입력되는 워드라인 구동 신호를 출력하는 수단과, 상기 멀티플렉서의 출력인 어드레스 신호를 두 개 이상씩 조합하여 상기 디코더와 워드라인 구동 신호를 출력하는 수단으로 입력되는 신호를 출력하는 프리 디코더로 구성되어 있으며. 상기 어드레스 카운터에 디램소자가 액티브 모드인 정상 리드/라이트 동작이나 리프레쉬 동작을 하지 않는 프리차지 모드에서도 상기 어드레스 카운터의 출력이 이전의 액티브 모드시의 출력을 그대로 유지하고 있다가, 이어지는 다음 액티브 동작시에 새로운 신호를 받아들여 변화된 신호를 출력할 수 있도록 하는 래치회로를 포함시키는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.
- 제5항에 있어서, 상기 멀티플렉서에 그 출력이 프리차지 모드에서도 이전의 액티브 모드시의 출력을 그대로 유지하고 있다가, 이어지는 다음 액티브 동작시에 새로운 신호를 받아들여 변화된 신호를 출력할 수 있도록 하는 래치회로를 포함시키는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.
- 제5항에 있어서, 상기 어드레스 버퍼에 그 출력이 프리차지 모드에서도 이전의 액티브 모드시의 출력을 그대로 유지하고 있다가, 이어지는 다음 액티브 동작시에 새로운 신호를 받아들여 변화된 신호를 출력할 수 있도록 하는 래치회로를 포함시키는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.
- 제5항에 있어서, 상기 프리디코더의 출력 중에서 상기 디코더로 입력되는 어드레스 신호가 프리차지 모드에서도 이전의 액티브 모드시의 출력을 그대로 유지하고 있다가, 이어지는 다음 액티브 동작시에 새로운 신호를 받아들여 변화된 신호를 출력할 수 있도록 하기 위하여, 상기 프리디코더에 래치회로를 포함시키는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.
- 제5항에 있어서. 상기 어드레스카운터는 2진 카운터와 2진 카운터에 접속되어 2진 카운터의 출력을 그레이코드로 전환시키는 변환 장치를 포함하는 것을 특징으로 하는 디램소자의 로오 어드레스 패스 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024873A KR950015371A (ko) | 1993-11-22 | 1993-11-22 | 디램소자의 로오 어드레스 패스 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024873A KR950015371A (ko) | 1993-11-22 | 1993-11-22 | 디램소자의 로오 어드레스 패스 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950015371A true KR950015371A (ko) | 1995-06-16 |
Family
ID=66825511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930024873A KR950015371A (ko) | 1993-11-22 | 1993-11-22 | 디램소자의 로오 어드레스 패스 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950015371A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911875B2 (en) | 2008-10-10 | 2011-03-22 | Hynix Semiconductor Inc. | Address counting circuit and semiconductor memory apparatus using the same |
-
1993
- 1993-11-22 KR KR1019930024873A patent/KR950015371A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7911875B2 (en) | 2008-10-10 | 2011-03-22 | Hynix Semiconductor Inc. | Address counting circuit and semiconductor memory apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5923595A (en) | Synchronous DRAM including an output data latch circuit being controlled by burst address | |
| KR100278901B1 (ko) | 반도체 기억 장치 | |
| KR100230415B1 (ko) | 동기식 반도체 메모리장치의 칼럼 선택라인 제어회로 및 제어방법 | |
| US6762972B2 (en) | Synchronous semiconductor memory device and method of processing data thereof | |
| US5812489A (en) | Single-chip synchronous dynamic random access memory (DRAM) system | |
| KR970008186A (ko) | 반도체 메모리장치의 컬럼 디코더 | |
| KR930000767B1 (ko) | 반도체 기억장치 | |
| US6490206B2 (en) | High-speed synchronous semiconductor memory having multi-stage pipeline structure and operating method | |
| KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
| KR970023385A (ko) | 메모리 장치 | |
| KR970017641A (ko) | 프리페치방식의 컬럼디코더 및 이를 구비한 반도체 메모리 장치 | |
| KR100267781B1 (ko) | 테스트 모드를 셋업하기 위한 반도체 소자 | |
| KR900002307A (ko) | 다이나믹·랜덤·액세스·메모리 | |
| US5701273A (en) | Memory device | |
| US5963483A (en) | Synchronous memory unit | |
| KR950015371A (ko) | 디램소자의 로오 어드레스 패스 회로 | |
| JPH09129824A (ja) | ２ステージラッチ回路を利用したページモードマスクロム及びその制御方法 | |
| US6356504B1 (en) | Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme | |
| KR100253354B1 (ko) | 반도체 메모리의 동작 검사장치 | |
| KR100253925B1 (ko) | 반도체 기억 장치 및 그 제어 방법 | |
| KR970051151A (ko) | 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치 | |
| KR100274749B1 (ko) | 싱크로너스 메모리 | |
| JP2000260178A (ja) | 半導体記憶装置 | |
| KR970051149A (ko) | 이중 워드라인 구조를 갖는 반도체 메모리장치 | |
| KR100266649B1 (ko) | 고속메모리의 칼럼버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |