KR970063944A - 주파수분할회로 및 방법과 주파수분할회로가 내장된 전화단말기 - Google Patents
주파수분할회로 및 방법과 주파수분할회로가 내장된 전화단말기 Download PDFInfo
- Publication number
- KR970063944A KR970063944A KR1019970004146A KR19970004146A KR970063944A KR 970063944 A KR970063944 A KR 970063944A KR 1019970004146 A KR1019970004146 A KR 1019970004146A KR 19970004146 A KR19970004146 A KR 19970004146A KR 970063944 A KR970063944 A KR 970063944A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- frequency division
- reference signal
- register
- frequency
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 9
- 238000006243 chemical reaction Methods 0.000 claims 8
- 230000005540 biological transmission Effects 0.000 claims 4
- 210000003918 fraction a Anatomy 0.000 claims 2
- 230000005236 sound signal Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
IC로 쉽게 형성되고, 크기와 전력에서도 감소되는 주파수분할회로는, 분수의 주파수분할비의 분모의 분자값간의 차이를 저장하는레지스터 a와 분수의 주파수분할비의 분자를 저장하는 또다른 레지스터 b와 레지스터 중 하나를 선택하고 선택된 레지스터를 연산유닛으로 잡속하는 셀렉터와 주파수분할된 신호의 타이밍에서 연산유닛으로부터의 출력을 수신하는 플립플롭과 레지스터 a에 저장된 값과 상기 플립플롭에 의해 보유된 값을 비교하는 비교기와 비교기로부터의 출력과 주파수분할된 신호의 앤드(AND)연산을 하는 논리회로를 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 주파수분할회로가 내장된 시스템의 예인 전화단말기의 구성을 나타낸 블록도이다.
Claims (14)
- 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할회로에 있어서, 상기 기준신호가 입력되는 기준신호입력과, 입력된 기준신호의 값을 저장하기 위해 상기 기준신호와 동시에 작동하는 기억장치와, 상기 분수의 주파수분할비의 분자값을 저장하는 제1레지스터와, 상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제2레지스터와, 상기 기억장치로부터의 출력과 상기 제2레지스터에 저장된 값을 비교하는 비교기수단과, 상기 비교기수단으로부터의 출력에 따라 상기 제1과 제2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 절환수단과, 상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간의 합이나 차이를 산출하기 위해 감산 또는 가산을 하고, 상기 기억장치로 출력을 전달하는 연산수단과, 상기 기준신호와 상기 비교기수단으로부터의 출력의 역을 수신하고 그에 의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
- 제1항에 있어서, 상기 제1과 제2레지스터에 설정된 값들을 변화시키는 제어신호를 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
- 제2항에 있어서, 상기 제1과 제2레지스터에 설정된 값의 변화를 통해 얻어진 주파수분할비를 정하는 수단을 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
- 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할회로에 있어서, 상기 기준신호가 입력되는 기준신호입력과, 상기 입력된 기준신호의 값을 저장하기 위해 상기 기준신호와 동시에 작동하는 기억장치와, 상기 분수의 주파수분할비의 분자값을 저장하는 제1레지스터와, 상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제2레지스터와, 상기 기억장치로부터의 출력과 상기 제1레지스터에 저장된 값을 비교하는 비교기수단과, 상기 비교기수단으로부터의 출력에 따라 상기 제1과 제2레지스터 중 하나를 선택하고 상기 선택된 레지스터의 출력을 출력하는 절환수단과, 상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 감산 또는 가산을 하고, 상기 기억장치로 출력을 전달하는 연산수단과, 상기 기준신호와 상기 비교기수단으로부터의 출력을 수신하고 그에 의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
- 제4항에 있어서, 상기 제1과 제2레지스터에 설정된 값들을 변화시키는 제어회로 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
- 제5항에 있어서, 상기 제1과 제2레지스터에 설정된 값들의 변화를 통하여 얻어진 주파수분할비를 정하는 수단을 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
- 전화단말기에 있어서, 적어도 수신된 대역번호의 A/D변환과 출력음성신호로의 D/A변환을 수행하는 수신디지털처리부를 포함하는 수신시스템과, 적어도 입력으로부터의 A/D변환과 송신기저대신호로의 D/A변환을 수행하는 송신디지털처리부를 포함하는 송신시스템과, 상기 기준신호의 정수약수로 분수의 주파수분할비에 의해 기준신호주파수의 주파수분할을 수행하고, 그에 의해 적어도 디지털처리부 중 하나에서 사용된 클럭주파수를 산출하는 주파수분할수단을 포함하여 구성되며, 상기 주파수분할수단은, 상기 기준신호가 입력되는 기준신호입력과, 입력된 기준신호의 값을 저장하기 위해 기준신호와 동시에 작동하는 기억장치와, 상기 분수의 주파수분할비의 분자값을 저장하는 제1레지스터와, 상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제2레지스터와, 상기 기억장치로부터의 출력과 상기 제2레지스터에 저장된 값을 비교하는 비교기수단과, 상기 비교기수단으로부터의 출력에 따라 상기 제1과 제2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 절환수단과, 상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간의 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 상기 기억 수단으로 출력을 전달하는 연산수단과, 상기 기준신호와 상기 비교기수단으로부터의 출력의 역을 수신하고 그에 의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로 하는 전화단말기.
- 전화단말기에 있어서, 적어도 수신된 대역신호의 A/D변환과 출력음성신호로의 D/A변환을 수행하는 수신디지털처리부를 포함하는 수신시스템과, 적어도 입력신호로부터의 A/D변환과 송신기저대신호로의 D/A변환을 수행하는 송신디지털처리부를 포함하는 송신시스템과, 상기 기준 신호주파수의 정수약수로 분수의 주파수분할비에 의해 기준신호주파수의 주파수분할을 수행하고, 그에 의해 상기 디지털처리부 중 적어도 하나에서 사용된 클럭주파수를 산출하는 주파수분할수단을 포함하여 구성되며, 상기 주파수분할수단은, 기준신호가 입력되는 기준신호입력과, 입력된 기준신호의 값을 저장하기 위내 상기 기준신호와 동시에 작동하는 기억장치와, 상기 분수의 주파수분할비의 분자값을 저장하는 제1레지스터와, 상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제2레지스터와, 상기 기억장치로부터의 출력과상기 제1레지스터에 저장된 값을 비교하는 비교기수단과, 상기 비교기수단으로부터의 출력에 따라 상기 제1과 제2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 절환수단과, 상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 상기 기억장치로 출력을 전달하는 연산수단과, 상기 기준신호와 상기 비교기수단으로부터의 출력을 수신하고 그에 의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로 하는 전화단말기.
- 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할방법에 있어서, 기준신호입력을 통해 기준신호를 입력하는 단계와, 상기 기준신호와 동시에 입력된 기준신호값을 기억장치에 저장하는 단계와, 상기 분수의 주파수분할비의 분자값을 제1레지스터에 저장하는 단계와, 상기 분수의 주파수분할비의 분모와 분자값간의 차이를 제2레지스터에 저장하는 단계와, 비교기수단에 의해, 상기 기억장치로부터의 출력과 상기 제2레지스터에 저장된 값을 비교하는 단계와, 절환수단에 의해, 상기 비교의 결과에 따라 상기 제1과 제2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 단계와, 상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 출력으로서 가산 또는 감산의 결과를 상기 기억장치로 전달하는 단계와, 논리회로에 의해, 상기 기준신호와 상기 비교기수단으로부터의 출력의 역에 논리연산을 수행하고 그에 의해 주파수분할된 출력을 산출하는 단계를 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
- 제9항에 있어서, 제어수단에 의해, 상기 제1과 제2레지스터에 설정된 값을 변화시키는 단계를 더 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
- 제10항에 있어서, 상기 제1과 제2레지스터에 설정된 값들의 변화를 통해 얻어진 주파수분할비를 정하는 단계를 더 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
- 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할방법에 있어서, 기준신호입력을 통해 기준신호를 입력하는 단계와, 상기 기준신호와 동시에 입력된 기준신호의 값을 기억장치에 저장하는 단계와, 상기 분수의 주파수분할비의 분자값을 제1레지스터에 저장하는 단계와, 상기 분수의 주파수분할비의 분모와 분자값간의 차이를 제2레지스터에 저장하는 단계와, 비교기수단에 의해, 상기 기억장치로부터의 출력과, 상기 제1레지스터에 저장된 값을 비교하는 단계와, 절환수단에 의해, 상기 비교의 결과에 따라 상기 제1과 제2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 단계와, 상기 절환수단으로부터의 출력과상기 기억장치로부터의 출력을 수신할때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 출력으로서 상기 가산 또는 감산의 결과를 상기 기억장치로 전달하는 단계와, 논리회로에 의해, 상기 기준신호와 상기 비교기수단으로부터의 출력을 논리연산하고 그에 의해 주파수분할된 출력을 산출하는 단계를 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
- 제12항에 있어서, 제어수단에 의해, 상기 제1과 제2레지스터에 설정된 값을 변화시키는 단계를 더 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
- 제13항에 있어서, 상기 제1과 제2레지스터에 설정된 값들의 변화를 통해 얻어진 주파수분할비를 정하는 단계를 더 포함하여 구성된 것을 특징으로 하는 주파수분할방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP96-028218 | 1996-02-15 | ||
| JP8028218A JPH09223959A (ja) | 1996-02-15 | 1996-02-15 | 分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063944A true KR970063944A (ko) | 1997-09-12 |
| KR100422114B1 KR100422114B1 (ko) | 2004-05-27 |
Family
ID=12242497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004146A KR100422114B1 (ko) | 1996-02-15 | 1997-02-12 | 주파수분할회로및방법과주파수분할회로가내장된전화단말기 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5907590A (ko) |
| JP (1) | JPH09223959A (ko) |
| KR (1) | KR100422114B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6076096A (en) * | 1998-01-13 | 2000-06-13 | Motorola Inc. | Binary rate multiplier |
| WO2001071934A1 (en) * | 2000-03-21 | 2001-09-27 | Koninklijke Philips Electronics N.V. | Communication system with frequency modulation and with a single local oscillator |
| DE10208649A1 (de) * | 2001-03-15 | 2002-09-19 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Bildung von Taktimpulsen in einem Bussystem mit wenigstens einem Teilnehmer, Bussystem und Teilnehmer |
| JP4394351B2 (ja) * | 2001-03-15 | 2010-01-06 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 少なくとも１つの加入者を有するバスシステム内におけるクロックパルス形成方法，その装置，バスシステム及び加入者 |
| US8081017B2 (en) * | 2006-11-29 | 2011-12-20 | Nec Corporation | Clock signal frequency dividing circuit and clock signal frequency dividing method |
| JP5272627B2 (ja) * | 2008-09-30 | 2013-08-28 | パナソニック株式会社 | 半導体集積回路、通信装置 |
| JP5223696B2 (ja) * | 2009-01-27 | 2013-06-26 | 日本電気株式会社 | クロック分周回路、及びクロック分周方法 |
| KR101682272B1 (ko) * | 2014-01-27 | 2016-12-05 | 엘에스산전 주식회사 | 상승 에지 동작 시스템용 클럭 생성방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2239115A (en) * | 1989-12-15 | 1991-06-19 | Philips Electronic Associated | Direct dividing frequency synthesiser |
| JP2964738B2 (ja) * | 1991-11-01 | 1999-10-18 | 松下電器産業株式会社 | パルス演算処理装置 |
| US5442774A (en) * | 1993-09-16 | 1995-08-15 | Hewlett-Packard Company | Microprocessor controller with automatic clock-rate switching |
-
1996
- 1996-02-15 JP JP8028218A patent/JPH09223959A/ja active Pending
-
1997
- 1997-02-06 US US08/795,559 patent/US5907590A/en not_active Expired - Fee Related
- 1997-02-12 KR KR1019970004146A patent/KR100422114B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09223959A (ja) | 1997-08-26 |
| US5907590A (en) | 1999-05-25 |
| KR100422114B1 (ko) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5918252A (en) | Apparatus and method for generating a modulo address | |
| EP2149083B1 (en) | Fifo buffer | |
| KR940006073A (ko) | 전자 볼륨 | |
| KR19990062729A (ko) | 연산장치 및 데이터처리장치 | |
| KR970063944A (ko) | 주파수분할회로 및 방법과 주파수분할회로가 내장된 전화단말기 | |
| US6016522A (en) | System for switching between buffers when receiving bursty audio by computing loop jump indicator plus loop start address for read operations in selected buffer | |
| KR970055991A (ko) | 디지탈 무선전화기 시스템의 선택적 수신링 발생방법 및 장치 | |
| CN111949582B (zh) | 指针同步装置及方法、异步fifo电路、处理器系统 | |
| KR960043974A (ko) | 씨디/씨디-아이 음성 신호의 엘, 알 채널 사이의 혼합을 이용한 오디오 처리 장치 | |
| KR0168793B1 (ko) | 기지국의 안내 방송장치 및 방법 | |
| US5784497A (en) | Arithmetic encoding with carry over processing | |
| JPH11103257A (ja) | 算術符号化復号化装置 | |
| KR960002032A (ko) | 인터페이스 장치 | |
| KR970705066A (ko) | 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit) | |
| KR0182182B1 (ko) | 적응차분 펄스부호변조 압축회로 | |
| KR20140004432A (ko) | 스위칭 횟수 및 크로스톡 지연을 최소화한 버스 인코딩 장치 | |
| KR920007488B1 (ko) | 범용신호 송수신 회로팩의 r2/mfc/dtmf/cct 겸용 신호 수신회로 | |
| Yoon | Sequence-switch coding for low-power data transmission | |
| KR930004231B1 (ko) | 전자악기용 채널 제어장치 | |
| RU97116834A (ru) | Устройство подачи тональных сигналов для электронной автоматической телефонной станции | |
| US7685221B1 (en) | Efficient remainder calculation for even divisors | |
| KR860000510B1 (ko) | 전자 교환기의 r-2수신장치 | |
| SU1658395A1 (ru) | Устройство дл определени достоверности передачи дискретной информации | |
| JP2722463B2 (ja) | アドレス制御装置 | |
| KR0157107B1 (ko) | 자동 모드 변환 기능을 가진 전화기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090123 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |