JP5272627B2 - 半導体集積回路、通信装置 - Google Patents
半導体集積回路、通信装置 Download PDFInfo
- Publication number
- JP5272627B2 JP5272627B2 JP2008254326A JP2008254326A JP5272627B2 JP 5272627 B2 JP5272627 B2 JP 5272627B2 JP 2008254326 A JP2008254326 A JP 2008254326A JP 2008254326 A JP2008254326 A JP 2008254326A JP 5272627 B2 JP5272627 B2 JP 5272627B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- value
- signal
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004891 communication Methods 0.000 title claims description 52
- 230000005540 biological transmission Effects 0.000 claims abstract description 157
- 230000000630 rising effect Effects 0.000 claims description 21
- 230000000873 masking effect Effects 0.000 claims description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 17
- 238000000034 method Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/38—Starting, stopping or resetting the counter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
そこで、特許文献1に記載の技術は、クロックパルスをカウントする分周カウンタに設定する分周数をNとN+1とで切り替えて、所望の周期に近いパルス信号を生成することを開示している。
また、前記クロック制御手段は、更に、自然数である第1値が設定される第1設定レジスタと、自然数である第2値が設定される第2設定レジスタと、前記第1値から、前記第2値を減算する減算回路とを備え、前記セレクタは、前記第1値と前記減算回路の演算結果のうちいずれか一方の値を選択して出力し、前記第1値は、前記Cであり、前記第2値は、前記Bであることとしてよい。
また、前記ゲーティッドクロック出力部は、更に、前記パルス信号の立ち下がりを検出したタイミングにおいても前記入力クロックパルスを1クロック分だけマスクすることとしてよい。
また、供給された入力クロックパルスを分周し通信回路の伝送クロックを生成する通信システムであって、通信回路と、請求項3〜9の何れか一項に記載の半導体集積回路と、前記入力クロックパルスを前記半導体集積回路に供給するクロック発振器とを備え、前記半導体集積回路は、前記入力クロックパルスの供給を受けて、当該入力クロックパルスを、前記通信回路が必要とするクロックの周期に近づけるように分周して、分周されて生成されるパルス信号を前記通信回路に供給し、前記通信回路は、前記半導体集積回路から供給された前記パルス信号に基づく、通信を実行することとしてよい。
また、前記通信回路は、必要とするクロックの周期を前記半導体集積回路に伝達し、前記半導体集積回路は、通知されたクロックの周期に基づいて、前記A、前記B、前記Cを決定して前記パルス信号を出力することとしてよい。
<実施の形態1>
<構成>
図1は、実施の形態1に係る半導体集積回路の機能構成を示した機能ブロック図である。半導体集積回路は例えば、通信機器などに搭載され、必要とされる周波数の伝送クロックを生成するものである。
伝送クロック制御部100は、クロックカウンタ101と、比較部102と、分周数設定レジスタ103と、伝送クロック生成部104とを含んで構成される。
クロックカウンタ101は、クロック制御部200から供給されるゲーティッドクロックS102を受けて、当該ゲーティッドクロックS102のパルスをカウントし、カウント値S103を比較部102に出力する機能を有する。また、比較部102からのリセット信号S105を受けてカウント値を0にリセットする機能も有する。
分周数設定レジスタ103は、クロック制御部200から供給されるゲーティッドクロックS102のパルス数を何分周するのかの値を保持する機能を有する。当該分周設定レジスタ103に設定される値は2の倍数となる自然数である。また、分周数設定レジスタ103は、設定された値の半分の値を比較部102に通知する機能も有する。分周設定レジスタ103に保持される値はオペレータ等により任意の値に設定される。また、設定される値は、出力する伝送クロックのHi、Lowの各期間が等しくなるようにするためには、2の倍数である必要がある。
伝送クロックカウンタ201は、伝送クロックS106のパルス数をカウントし、カウント値S107を比較部202に出力する機能を有し、比較部202からのリセット信号S109を受けて、カウント値を0にリセットする機能を有する。
伝送レート調整頻度設定レジスタ203は、オペレータ等により設定された任意の整数値を保持するレジスタであり、保持している値を比較部202に通知する機能を有する。
クロックゲーティング部205は、クロック発振子(図示せず)からのクロックソースS101の供給を受け、ゲーティング信号生成部204からのマスク信号S110に基づき、マスク信号S110がHiになっているタイミングでは、クロックソースS101の立ち下がりに合わせてLowにせず、立ち下げていないゲーティッドクロックS102を生成して出力する機能を有する。具体的には、OR回路によって実現され、クロックソース信号S101とマスク信号S110の論理和を出力する。
これにより、本実施例における半導体集積回路は、例えば、分周数設定レジスタ103にAを設定し、伝送レート調整頻度設定レジスタ203にBを設定すると、A+1/B分周が実現できる。
では、生成される伝送クロックについて、図2を用いて、一具体例を説明する。
クロックカウンタ101のクロックカウント値S103は、「2」になったタイミングで、クリア信号S105をクロックカウンタ101が受けて「0」にリセットされている。なお、伝送クロック信号S106の波形と、比較部102の出力信号S104は、伝送クロック信号S106の立ち上がり、立ち下がりのタイミングを決定できる信号であればよく、伝送クロック信号S106と同一の波形であってもよいし、伝送クロック信号S106が、立ち上がる、あるいは立ち下がるタイミングで立ち上がりがあるパルス信号であってもよい。
以上が実施の形態1に係る半導体集積回路の説明である。
<実施の形態2>
上記実施の形態1により、A+1/B分周が実現できたが、上記実施の形態1では、A+C/B分周が実現できない。そこで本実施の形態2においては、A+C/B分周を実現できる構成を説明する。なお、A、B、Cはそれぞれ自然数であり、B>Cとする。
<構成>
本実施の形態2における半導体集積回路の機能構成を図3に示す機能ブロック図を用いて説明する。
伝送クロック生成部100は、実施の形態1に示した構成と同じ構成を備え、各機能ブロックは実施の形態1と同様の機能を果たすため、ここでは説明を割愛する。
クロック制御部300は、図3に示すように、伝送クロックカウンタ301と、第2比較部302と、伝送レート調整頻度設定レジスタ303と、ゲーティング信号生成部304と、クロックゲーティング部305と、第1比較部306と、伝送レート調整頻度設定レジスタ307とを含んで構成される。
第2比較部302は、カウント値S207と、伝送レート調整頻度設定レジスタ303から通知された値とを比較し、両値が一致した場合にだけ、一致したことを示す一致信号S208をゲーティング信号生成部304に出力する機能を有する。
ゲーティング信号生成部304は、第2比較部302から一致信号S208を受けつけると、クロックソースS201の1クロック分の長さのマスク信号S210をクロックゲーティング部305に出力する機能を有する。
伝送レート調整周期設定レジスタ307は、オペレータ等により設定された任意の整数値を保持するレジスタであり、保持している値を第1比較部306に通知する機能を有する。
では、本実施の形態2において、半導体集積回路により生成される信号波形について、図4に示す具体例で説明する。
図4は、約6.66分周、つまり、分周数設定レジスタ103に「6」を、伝送レート調整頻度設定レジスタ303に「2(0を含むので実際は「1」)」を、伝送レート調整頻度設定レジスタ307に「3(0を含むので実際は「2」)」を設定した場合の各信号の波形を示した信号波形図であり、横方向に時間軸をとっている。つまり、A+C/B分周を実現したい場合には、分周設定レジスタ103に「A」を、伝送レート調整頻度設定レジスタ303に「B」を、伝送レート調整周期設定レジスタ307に「C」を設定する。6.66≒6+2/3なので、前述したように、分周数設定レジスタ103に「6」を、伝送レート調整頻度設定レジスタ303に「3」を、伝送レート調整周期設定レジスタ307に「2」を設定している。
クロックカウンタ101のクロックカウント値S203は、「2」になったタイミングで、クリア信号S205をクロックカウンタ101が受けて「0」にリセットされている。なお、伝送クロック信号S206の波形と、比較部102の出力信号S204は、伝送クロック信号S206の立ち上がり、立ち下がりのタイミングを決定できる信号であればよく、伝送クロック信号S206と同一の波形であってもよいし、伝送クロック信号S206が、立ち上がる、あるいは立ち下がるタイミングで立ち上がりがあるパルス信号であってもよい。
以上が実施の形態2に係る半導体集積回路の説明である。
<実施の形態3>
上記実施の形態1、2に示した手法では、理想とするクロックと、生成する伝送クロックとの差分が大きくなることがあるので、より、理想クロックに近づけるための構成を説明する。
<構成>
本実施の形態3における半導体集積回路の機能構成を図5に示す機能ブロック図を用いて説明する。
伝送クロック生成部100は、実施の形態1に示した構成と同じ構成を備え、各機能ブロックは実施の形態1と同様の機能を果たすため、ここでは説明を割愛する。
クロック制御部500は、分子設定レジスタ501と、分母設定レジスタ502と、減算部503と、セレクタ504と、加算部505と、加算結果保持バッファ506と、判定部507と、ゲーティング信号生成部508と、クロックゲーティング部509とを含んで構成される。
分母設定レジスタ502は、A+C/B(A、B、Cは自然数であり、B>C)分周を実行する場合の、Bの値が設定されるレジスタであり、分子設定レジスタ501は、保持している値を減算部503に出力する機能を有する。
減算部503は、分子設定レジスタ501から出力された値から、分母設定レジスタ502から出力された値を減算し、減算結果をセレクタ504に出力する機能を有する。
セレクタ504は、分子設定レジスタ501から出力された値と、減算部503から出力された値とのうち、判定部507からの指示に従って、何れか一方を加算部505に出力する機能を有する。具体的には、セレクタ504は、判定部507からの信号が「Hi」である場合に減算部503から出力された値を加算部505に出力し、「Low」である場合に、分子設定レジスタ501から出力された値を加算部505に出力する。
加算結果保持バッファ506は、加算部505により書き込まれた値を保持し、伝送クロック信号S306の立ち上がりを検出したタイミングで、保持している値を判定部507と、加算部505とに出力する機能を有する。
クロックゲーティング部509は、ゲーティング信号生成部508からのマスク信号S310とクロックソース信号S301の供給を受けてゲーティッドクロック信号S302を出力する機能を有する。具体的には、クロックソース信号S301とマスク信号S310の論理和を取ることにより、マスク信号S310がHiになっているタイミングでは、クロックソース信号S301を立ち下げていないゲーティッドクロック信号S302を出力する。
では、本実施の形態2において、半導体集積回路により生成される信号波形について、図6に示す具体例で説明する。
図6は、約6.43分周、つまり、分周数設定レジスタ103に「6」を、分子設定レジスタ501に「3」を、分母設定レジスタ502に「7」を設定した場合の各信号の波形を示した信号波形図であり、横方向に時間軸をとっている。つまり、A+C/B分周を実現したい場合には、分周設定レジスタ103に「A」を、を、分子設定レジスタ501に「C」を、分母設定レジスタ502に「B」を設定する。6.43≒6+3/7なので、前述したように、分周数設定レジスタ103に「6」を、分子設定レジスタ501に「3」を、分母設定レジスタ502に「7」を設定している。
図6のクロックソース信号S301と、伝送クロック信号S306を見れば分かるように、時刻T0からT7までの間にクロックソース信号S301で45個のパルス信号があり、伝送クロック信号S306の場合7個のパルス信号がある。クロックソース信号S301の45個のパルス信号から、伝送クロック信号S306の7個のパルス信号が生成されているので、45/7分周、つまり6+3/7分周が実現できていることになる。なお、時刻T0からT7に示す信号の変化が繰り返されることにより、6.43分周の伝送クロック信号S306が生成される。
図6において時刻T0では、加算結果保持バッファ506には、「0」が保持されている。時刻T0での伝送クロックS306の立ち上がりを受けて、加算結果保持バッファ506は、保持していた値「0」を判定部507と、加算部505に出力する。
セレクタ504は、判定部507からの「Low」を受けて、分子設定レジスタ501からの出力である「3」を出力する。
時刻T1での伝送クロックS306の立ち上がりと、マスク信号S310が「Hi」になったことを受けて、クロックソース信号S301は、クロックゲーティング部509によりマスクされ、ゲーティッドクロック信号S302が出力される。
判定部507は、加算結果保持バッファ506から出力された値「3」は「0」より大きいと判定し、セレクタ504に「Hi」を出力する。
セレクタ504は、判定部507からの「Hi」を受けて、減算部503からの出力である「−4」を出力する。
時刻T2では、伝送クロックS306の立ち上がりを受けても、比較判定信号S309が「Low」になっているため、クロックソース信号S301のマスキングは実行されない。
図6を見ればわかるように、時刻T0〜T7の間で、マスク信号S310がHiになるタイミングがおおよそ均等に配されていることがわかる。そして、このことにより、生成される伝送クロックS206と理想クロックとの最大ずれ(ずれ量Tc1)は、従来技術の伝送クロックの理想クロックとの最大ずれ(ずれ量Tc2)よりも大幅に短縮できていることがわかる。
<実施の形態4>
上記実施の形態3に示した手法では、A+C/B分周を実現できているが、実はAが2の倍数である場合しか実現できていない。これは、伝送クロックのHiとLowの期間をなるべく均等にするために、HiとLowにおけるカウント値を同値に設定しているためである。そこで、本実施の形態4においては、Aとして奇数を設定したい場合を説明する。
<構成>
本実施の形態4における半導体集積回路の機能構成を図7に示す機能ブロック図を用いて説明する。
伝送クロック生成部100は、実施の形態1に示した構成と同じ構成を備え、各機能ブロックは実施の形態1と同様の機能を果たすため、ここでは説明を割愛する。
クロック制御部700は、分子設定レジスタ701と、分母設定レジスタ702と、減算部703と、セレクタ704と、加算部705と、加算結果保持バッファ706と、判定部707と、ゲーティング信号生成部708と、ゲーティング信号生成部709と、クロックゲーティング部710とを含んで構成される。
分母設定レジスタ702は、A+C/B(A、B、Cは自然数であり、B>C)分周を実行する場合の、Bの値が設定されるレジスタであり、分子設定レジスタ701は、保持している値を減算部703に出力する機能を有する。
減算部703は、分子設定レジスタ701から出力された値から、分母設定レジスタ702から出力された値を減算し、減算結果をセレクタ704に出力する機能を有する。
セレクタ704は、分子設定レジスタ701から出力された値と、減算部703から出力された値とのうち、判定部707からの指示に従って、何れか一方を加算部705に出力する機能を有する。具体的には、セレクタ704は、判定部707からの信号が「Hi」である場合に減算部703から出力された値を加算部705に出力し、「Low」である場合に、分子設定レジスタ701から出力された値を加算部705に出力する。
加算結果保持バッファ706は、加算部705により書き込まれた値を保持し、伝送クロック信号S406の立ち上がりを検出したタイミングで、保持している値を判定部707と、加算部705とに出力する機能を有する。
ゲーティング信号生成部709は、伝送クロック信号S406の供給を受けて、当該伝送クロック信号S406のネガエッジ、つまり立ち下がりを検出し、伝送クロック信号S406の立ち下がりを検出したタイミングから、クロックソース信号S401の1クロック分だけHiとなるマスク信号S411をクロックゲーティング部710に出力する機能を有する。
では、本実施の形態4において、半導体集積回路により生成される信号波形について、図8に示す具体例で説明する。
実施の形態4において、実施の形態3と異なってくるのは、ゲーティング信号生成部709と、クロックゲーティング部710の動作になってくるので、ここでは、ゲーティング信号生成部709から出力されるマスク信号S411と、クロックゲーティング部710から出力されるゲーティッドクロック信号S402とを説明する。
すると、クロックゲーティング部710は、クロックソース信号S401を、マスク信号S410がHiになっているタイミングだけでなく、マスク信号S411がHiになっているタイミングにおいてもマスクしたゲーティッドクロック信号S402を出力する。
<実施の形態5>
本実施の形態5においては、実施の形態1〜4に示すような半導体集積回路が使用される使用形態を説明する。
図9に示すように通信装置は、半導体集積回路900と、無線通信素子910と、無線回路920と、クロック供給回路940とを含んで構成される。
半導体集積回路900は、伝送レート調整回路901と、通信回路902と、CPU903とを含んで構成される。
通信回路902は、伝送レート調整回路901から出力された伝送クロックで動作し、外部の機器(図示せず)と通信を実行する機能を有する。
無線通信素子910は、アンテナ911と、アンテナスイッチ912と、EEPROM913と、フィルタ914とを含んで構成される。
アンテナスイッチ912は、送信と受信とを切り替えるためのスイッチであり、アンテナ911で信号を受信する場合に受信回路921に接続される側にスイッチを入れ、アンテナ911で信号を送信する場合に送信回路922に接続される側にスイッチを入れる。
無線回路920は、受信回路921と送信回路922とを含んで構成される。
受信回路921は、クロック信号S931を用いて、無線受信した信号を復調し、受信データ信号S921をCPU303に出力する機能を有する。
最後にクロック供給回路940について説明する。クロック供給回路940は、半導体集積回路900の伝送レート調整回路901と、CPU903と、無線回路920の受信回路921と送信回路922とに、クロック信号S931を出力する機能を有する。
<動作>
上記通信装置の一動作例をここで説明する。
まず、EEPROM913から無線回路920のデータ設定を行ない、必要な無線通信設定が行なわれる。
CPU903は、受信データ信号S921を受け、必要な送信データ信号S922を送信回路922に対して出力する。送信回路922にて送信処理された無線送信信号は、アンテナスイッチ912が送信側に切り替わるとアンテナ911から無線電波が送信される。
以上の処理により、前記実施の形態1、2、3、4で記載の伝送レート調整方法を無線通信装置に組み込むことにより、分周回路だけでは設定不可能な伝送レートのクロックを、周期の長い伝送クロック信号と、通常の伝送クロック信号とを平均することで生成することができ、従来よりも所定の伝送レートの理想クロックと伝送クロックの位相差を小さくすることができる。
<補足>
上記実施形態において、本発明の実施の手法について説明してきたが、本発明の実施形態がこれに限られないことは勿論である。以下、上記実施形態以外に本発明の思想として含まれる各種の変形例について説明する。
(1)上記実施の形態3、4において、加算結果保持バッファ506の初期値を0とし、判定部の比較対象とする値を0としていたが、両値は、0である必要はなく、比較対象とする値をXとした場合に、加算結果保持バッファ506に設定される初期値Yが、分子設定レジスタ501に設定される値がC、分母設定レジスタ502に設定される値がBとして、X−(B−C)<Y≦X+Cを満たすX、Yであればよい。
(2)上記実施の形態5において、半導体集積回路を搭載する装置として通信装置を例に説明したが、半導体集積回路を搭載する装置は通信装置に限定される必要はなく、複数の異なる周波数のクロックを必要とする装置であればよい。
(3)上記実施の形態5において、伝送レート調整回路901に設定される分周数は、オペレータによって設定されてもよいし、あるいは、通信回路902が、必要とする周波数のクロックを伝送レート調整回路901に通知し、その必要とする周波数と、クロック供給回路940から供給されるクロック信号S931の周波数から分周数を決定して、分周数を各レジスタに設定する構成にしてもよい。
(4)上記実施の形態における半導体集積回路、通信装置の各機能部は、1または複数のLSI(Large Scale Integrated circuit)によって実現されてもよく、複数の機能部が1のLSIにより実現されてもよい。
さらには、半導体技術の進歩または派生する別技術によってLSIに置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積化を行ってもよい。例えば、バイオ技術の適用等がありえる。
101 クロックカウンタ
102 比較部
103 分周数設定レジスタ
104 伝送クロック生成部
200、300、500、700 クロック制御部
201、301、501、701 伝送クロックカウンタ
202 比較部
203、303 伝送レート調整頻度設定レジスタ
204、304、508 ゲーティング信号生成部
205、305、509、710 クロックゲーティング部
301 第1比較部
302 第2比較部
307 伝送レート調整周期設定レジスタ
501、701 分子設定レジスタ
502、702 分母設定レジスタ
503、703 減算部
504、704 セレクタ
505、705 加算部
506、706 加算結果保持バッファ
507、707 判定部
708 第1ゲーティング信号生成部
709 第2ゲーティング信号生成部
900 半導体集積回路
901 伝送レート調整回路
902 通信回路
903 CPU
910 無線通信素子
911 アンテナ
912 アンテナスイッチ
913 EEPROM
914 フィルタ
920 無線回路
921 受信回路
922 送信回路
940 クロック供給回路
Claims (10)
- 入力クロックパルスを所定のタイミングでマスクしたゲーティッドクロックを出力するクロック制御手段と、
前記クロック制御手段から供給されたゲーティッドクロックの、マスク間隔よりも長い間隔となる、一定カウント数毎に1つのパルス信号を出力する分周クロック出力手段とを備え、
前記入力クロックパルスをA+C/B(A、B、Cは自然数であり、B>Cを満たす)分周する半導体集積回路であって、
前記クロック制御手段は、前記B及び前記Cに基づいて前記所定のタイミングを決定するものであり、
前記一定カウント数は、前記Aである
ことを特徴とする半導体集積回路。 - 前記クロック制御手段は、
前記Cと、前記Cから前記Bを減算した値とのいずれか一方の値を選択して出力するセレクタと、
加算結果を保持し、前記パルス信号の立ち上がりタイミング毎に保持している加算結果を出力する加算結果保持バッファと、
前記セレクタから出力された値と、前記加算結果保持バッファから出力された値とを加算し、得られた加算値を前記加算結果保持バッファに上書きする加算回路と、
前記加算結果保持バッファから保持している値が出力される毎に、前記加算結果保持バッファから出力された値が基準値Xより大きいか否かを判定する判定部と、
前記判定部が前記加算結果保持バッファから出力された値がXより大きいと判定されたタイミングで前記入力クロックパルスを当該入力クロックパルスの1クロック分だけマスクしたゲーティッドクロックを出力するゲーティッドクロック出力部とを備え、
前記セレクタは、前記判定部がXより大きいと判定した場合に前記Cから前記Bを減算した値を選択して出力し、前記判定部がXより大きくないと判定した場合に前記Cを選択して出力し、
前記所定のタイミングとは、前記パルス信号の立ち上がりタイミングであって、前記加算結果保持バッファに保持されている値がXより大きいタイミングであり、
前記加算結果保持バッファの初期値Yと前記Xとは、X−(B−C)<Y≦X+Cを満たし、
前記分周クロック出力手段は、
供給されたゲーティッドクロックをカウントするゲーティッドクロックカウンタと、
ゲーティッドクロックの分周数を設定するためのものであって、前記Aが設定される分周数設定レジスタと、
前記パルス信号を出力するものであって、前記ゲーティッドクロックカウンタのカウンタ値と、前記分周数設定レジスタに設定されている分周数の1/2となる値とが一致すると、今までの出力信号を反転させた信号を出力する分周クロック出力部とを備える
ことを特徴とする請求項1記載の半導体集積回路。 - 前記クロック制御手段は、更に、
自然数である第1値が設定される第1設定レジスタと、
自然数である第2値が設定される第2設定レジスタと、
前記第1値から、前記第2値を減算する減算回路とを備え、
前記セレクタは、前記第1値と前記減算回路の演算結果のうちいずれか一方の値を選択して出力し、
前記第1値は、前記Cであり、前記第2値は、前記Bである
ことを特徴とする請求項2記載の半導体集積回路。 - 前記ゲーティッドクロック出力部は、更に、
前記パルス信号の立ち下がりを検出したタイミングにおいても前記入力クロックパルスを1クロック分だけマスクする
ことを特徴とする請求項3記載の半導体集積回路。 - 前記Cは、1であり、
前記クロック制御手段は、
前記分周クロック出力手段から出力された分周クロックをカウントする分周クロックカウンタと、
前記分周クロックカウンタの値からクロックソースをゲーティングするタイミングを決定するための設定値を設定するためのものであって、前記Bが設定される第1設定レジスタと、
前記分周クロックカウンタのカウンタ値と、前記第1設定レジスタに設定されている設定値とが一致すると、前記クロックソースのクロックをマスクしてゲーティッドクロックを出力するゲーティッドクロック出力部とを備え、
前記分周クロック出力手段は、
供給されたゲーティッドクロックをカウントするゲーティッドクロックカウンタと、
ゲーティッドクロックの分周数を設定するためのものであって、前記Aが設定される分周数設定レジスタと、
前記パルス信号を出力するものであって、前記ゲーティッドクロックカウンタのカウンタ値と、前記分周数設定レジスタに設定されている分周数の1/2となる値とが一致すると、今までの出力信号を反転させた信号を出力する分周クロック出力部とを備え、
前記所定のタイミングとは、前記分周クロックカウンタのカウンタ値と、前記第1設定レジスタに設定されている設定値とが一致したタイミングである
ことを特徴とする請求項1記載の半導体集積回路。 - 前記ゲーティッドクロックカウンタは、前記ゲーティッドクロックカウンタのカウンタ値と、前記分周数設定レジスタに設定されている設定値とが一致すると、カウンタ値をリセットし、
前記分周クロックカウンタは、前記分周クロックカウンタのカウンタ値と、前記第1設定レジスタに設定されている設定値とが一致すると、カウンタ値をリセットする
ことを特徴とする請求項5記載の半導体集積回路。 - 前記クロック制御手段は、
前記分周クロックカウンタの値からクロックソースをゲーティングするタイミングを決定するための設定値を設定するためのものであって、前記Cが設定される第1設定レジスタと、
前記分周クロックカウンタをリセットするタイミングを決定するための設定値を設定するためのものであって、前記Bが設定される第2設定レジスタと、
前記分周クロック出力手段から出力された分周クロックをカウントし、前記第2設定レジスタに設定されている設定値とカウント値が一致するとカウント値をリセットする分周クロックカウンタと、
前記分周クロックカウンタのカウンタ値が前記第1設定レジスタに設定されている設定値未満である場合に、前記クロックソースのクロックをマスクしたゲーティッドクロックを出力するゲーティッドクロック出力部とを備え、
前記分周クロック出力手段は、
供給されたゲーティッドクロックをカウントするゲーティッドクロックカウンタと、
ゲーティッドクロックの分周数を設定するためのものであって、前記Aが設定される分周数設定レジスタと、
前記パルス信号を出力するものであって、前記ゲーティッドクロックカウンタのカウンタ値と、前記分周数設定レジスタに設定されている分周数の1/2となる値とが一致すると、今までの出力信号を反転させた信号を出力する分周クロック出力部とを備え、
前記所定のタイミングとは、前記分周クロックカウンタのカウンタ値が、前記第1設定レジスタに設定されている設定値未満であるタイミングである
ことを特徴とする請求項1記載の半導体集積回路。 - 前記ゲーティッドクロックカウンタは、前記ゲーティッドクロックカウンタのカウンタ値と、前記分周数設定レジスタに設定されている設定値とが一致すると、カウンタ値をリセットする
ことを特徴とする請求項7記載の半導体集積回路。 - 供給された入力クロックパルスを分周し通信回路の伝送クロックを生成する通信システムであって、
通信回路と、
請求項2〜8の何れか一項に記載の半導体集積回路と、
前記入力クロックパルスを前記半導体集積回路に供給するクロック発振器とを備え、
前記半導体集積回路は、前記入力クロックパルスの供給を受けて、当該入力クロックパルスを、前記通信回路が必要とするクロックの周期に近づけるように分周して、分周されて生成されるパルス信号を前記通信回路に供給し、
前記通信回路は、前記半導体集積回路から供給された前記パルス信号に基づく、通信を実行する
ことを特徴とする通信システム。 - 前記通信回路は、必要とするクロックの周期を前記半導体集積回路に伝達し、
前記半導体集積回路は、通知されたクロックの周期に基づいて、前記A、前記B、前記Cを決定して前記パルス信号を出力する
ことを特徴とする請求項9記載の通信システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254326A JP5272627B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体集積回路、通信装置 |
US12/570,206 US8401136B2 (en) | 2008-09-30 | 2009-09-30 | Semiconductor integrated circuit and communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254326A JP5272627B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体集積回路、通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087820A JP2010087820A (ja) | 2010-04-15 |
JP5272627B2 true JP5272627B2 (ja) | 2013-08-28 |
Family
ID=42075811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008254326A Active JP5272627B2 (ja) | 2008-09-30 | 2008-09-30 | 半導体集積回路、通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8401136B2 (ja) |
JP (1) | JP5272627B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5535128B2 (ja) * | 2010-12-16 | 2014-07-02 | 株式会社東芝 | メモリシステム |
CN103138747B (zh) * | 2013-01-27 | 2016-08-03 | 长春理工大学 | 基于单片机的可预置分频数的任意整数分频器 |
JP6115715B2 (ja) * | 2013-03-26 | 2017-04-19 | セイコーエプソン株式会社 | クロック生成装置、電子機器、移動体及びクロック生成方法 |
JP6268020B2 (ja) | 2014-03-26 | 2018-01-24 | ラピスセミコンダクタ株式会社 | クロック生成方法および半導体装置 |
US11586238B1 (en) * | 2021-12-15 | 2023-02-21 | Nxp B.V. | Clock generator with noise rejection circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63151217A (ja) * | 1986-12-16 | 1988-06-23 | Fujitsu Ltd | 歯抜け分周回路 |
US4918544A (en) * | 1987-06-17 | 1990-04-17 | Nec Corporation | Multi-spindle synchronization control system for magnetic disk apparatus |
JPH0316317A (ja) * | 1989-06-14 | 1991-01-24 | Nec Corp | 分周値切り換え方式デイジタルvco |
JP3281817B2 (ja) * | 1995-09-28 | 2002-05-13 | 三洋電機株式会社 | 可変分周装置 |
JPH09223959A (ja) * | 1996-02-15 | 1997-08-26 | Sony Corp | 分周回路 |
US6392455B1 (en) * | 2001-03-30 | 2002-05-21 | Koninklijke Philips Electronics N.V. | Baud rate generator with fractional divider |
JP3956768B2 (ja) * | 2002-05-14 | 2007-08-08 | ソニー株式会社 | クロック発生回路 |
JP2008122159A (ja) * | 2006-11-09 | 2008-05-29 | Toshiba Corp | 半導体集積回路 |
-
2008
- 2008-09-30 JP JP2008254326A patent/JP5272627B2/ja active Active
-
2009
- 2009-09-30 US US12/570,206 patent/US8401136B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20100086089A1 (en) | 2010-04-08 |
US8401136B2 (en) | 2013-03-19 |
JP2010087820A (ja) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777534B2 (en) | Fraction-N frequency divider and method thereof | |
KR101068432B1 (ko) | 지연 회로 | |
US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
JP5272627B2 (ja) | 半導体集積回路、通信装置 | |
JP5522050B2 (ja) | クロック分周回路、クロック分配回路、クロック分周方法及びクロック分配方法 | |
TWI568194B (zh) | 砰砰時間數位轉換器之系統及方法 | |
KR20170055996A (ko) | 송신기들을 위한 레인-레인-디-스큐 | |
US8253450B2 (en) | Clock signal frequency dividing circuit and method | |
US7495495B2 (en) | Digital I/O timing control | |
KR100649881B1 (ko) | 클락 신호들을 동기시키기 위한 반도체 장치 및 클락신호들을 동기시키는 방법 | |
US7949891B2 (en) | Timer circuit storing a plurality of time measurements with different sets of measurement time that can be realized by starting the time measurements asynchronously | |
KR20230011092A (ko) | 링 오실레이터, 이를 포함하는 난수 생성 장치 및 난수 생성 장치의 동작 방법 | |
CN111446960A (zh) | 一种时钟输出电路 | |
CN109787620B (zh) | 一种基于数字分频器的校准频率的方法及装置 | |
US7868679B2 (en) | Circuit, method for receiving a signal, and use of a random event generator | |
CN112290939A (zh) | 一种分频时钟产生电路及其分频方法 | |
JP5171442B2 (ja) | マルチストローブ回路および試験装置 | |
US20090251179A1 (en) | Clock disabling circuit and clock switching device utilizing the same | |
CN104283551A (zh) | 基于频率源的fpga分频方法 | |
JP2005322075A (ja) | クロック信号出力装置 | |
JP5493591B2 (ja) | クロック分周回路および方法 | |
JP2011501901A (ja) | クロックトランスファ機能を有するクロック回路及び方法 | |
JP2006196973A (ja) | 可変分周器 | |
JPH08320734A (ja) | 情報処理装置の内蔵時計 | |
US20060186940A1 (en) | Multi-Phase Clock Generator and Generating Method for Network Controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110207 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20111209 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111228 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130429 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5272627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |