JP5535128B2 - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP5535128B2 JP5535128B2 JP2011102219A JP2011102219A JP5535128B2 JP 5535128 B2 JP5535128 B2 JP 5535128B2 JP 2011102219 A JP2011102219 A JP 2011102219A JP 2011102219 A JP2011102219 A JP 2011102219A JP 5535128 B2 JP5535128 B2 JP 5535128B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer rate
- data
- mode
- host device
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
Description
図1は、本発明の第1の実施形態のSSDの構成を示すブロック図である。図示するように、SSD1は、パーソナルコンピュータなどのホスト装置2とATA(Advanced Technology Attachment)規格などの通信インタフェースで接続され、ホスト装置2の外部記憶装置として機能する。SSD1がホスト装置2から受信する読み出し/書き込み要求は、ホストアドレス(例えばLBA:Logical Block Addressing)と読み出し/書き込み要求するデータのサイズ(例えばセクタ数、1セクタは例えば512バイト)とが含まれている。
サイズ/(実行時間+待ち時間)=転送速度の設定値 (1)
ここで、式(1)における実行時間とは、転送速度rmaxで当該書き込み要求されたデータを転送したときの実行時間を指す。なお、実行時間をゼロ値として待ち時間を算出するようにしてもよい。この場合、必要以上に待ち時間をデータ転送に挿入するとなり、ガベージコレクションをできる量が変わるが、ガベージコレクション対象の量は変わらないので概ね同じ時間でモード0に戻すことができる。
サイズ/待ち時間=転送速度の設定値 (2)
第1の実施形態においては、NANDメモリ内に確保されたユーザ領域を転送速度を決定するためのリソースとみなすようにしたが、第2の実施形態においては、システム領域をリソースとしてみなすようにする。
第1および第2の実施形態においては、不揮発性メモリとしてのNANDメモリ内の記憶領域をリソースとして見なすようにしたが、第3の実施形態以降においては、揮発性メモリ領域をリソースと見なす。第3の実施形態においては、ライトキャッシュ領域の空き領域を転送速度を決定するためのリソースとする。
図17は、ライトキャッシュ領域31の使用量と転送速度との関係を説明する図である。本図において、紙面右方向ほどライトキャッシュ領域31の使用量が多く、ライトキャッシュ領域31の空き領域が少ない。図示するように、転送速度は、rmax、r1、r2、およびrminを取りうる。rmaxは全く制限されていない状態における転送速度、rminは最悪応答時間に基づいて決まる転送速度であり、夫々の転送速度の間には、rmax>r1>r2>rminの関係がある。rmax、r1、r2、rminのうちどの転送速度でデータ転送を実行するかは、ライトキャッシュ領域31の使用量と所定のしきい値との比較に基づいて決定される。rmax、r1、r2、rminの転送速度が定められたモードを夫々モード0、モード1、モード2、モード3ということにすると、モード0からモード1への遷移、モード1からモード2への遷移、モード2からモード3への遷移は、ライトキャッシュ領域31の使用量としきい値Tc1、Tc2、Tclimitとの比較に基づいて決められる。また、モード3からモード2への遷移、モード2からモード1への遷移、モード1からモード0への遷移は、ライトキャッシュ領域31の使用量としきい値Tclimit、Tc3、Tc4との比較に基づいて決められる。なお、Tc4<Tc1<Tc3<Tc2<Tclimitとする。このようにモードの遷移の判断のためのしきい値にヒステリシス特性を持たせたのは、しきい値の付近でライトキャッシュ領域31の使用量が推移することによりモードの切り替えが頻発することを防止するためである。なお、しきい値にヒステリシス特性を持たせなくても構わない。
図21は、本発明の第4の実施形態のSSDの構成を示すブロック図である。ここでは、第1の実施形態と同じ構成要素には同一の符号を付し、重複する説明を省略する。
図23は、ページ管理テーブル84−2のサイズと転送速度との関係を説明する図である。本図において、紙面右方向ほどページ管理テーブル84−2のサイズが多く、ライトキャッシュ領域31の空き領域が少ない。図示するように、転送速度は、rmax、r1、r2、およびrminを取りうる。rmaxは全く制限されていない状態における転送速度、rminは最悪応答時間に基づいて決まる転送速度であり、夫々の転送速度の間には、rmax>r1>r2>rminの関係がある。rmax、r1、r2、rminのうちどの転送速度でデータ転送を実行するかは、ページ管理テーブル84−2のサイズと所定のしきい値との比較に基づいて決定される。rmax、r1、r2、rminの転送速度が定められたモードを夫々モード0、モード1、モード2、モード3ということにすると、モード0からモード1への遷移、モード1からモード2への遷移、モード2からモード3への遷移は、ページ管理テーブル84−2のサイズとしきい値Tp1、Tp2、Tplimitとの比較に基づいて決められる。また、モード3からモード2への遷移、モード2からモード1への遷移、モード1からモード0への遷移は、ページ管理テーブル84−2のサイズとしきい値Tplimit、Tp3、Tp4との比較に基づいて決められる。なお、Tp4<Tp1<Tp3<Tp2<Tplimitとする。このようにモードの遷移の判断のためのしきい値にヒステリシス特性を持たせたのは、しきい値の付近でページ管理テーブル84−2のサイズが推移することによりモードの切り替えが頻発することを防止するためである。なお、しきい値にヒステリシス特性を持たせなくても構わない。
図26は、本発明の第5の実施形態のSSDの構成を示すブロック図である。ここでは、第1の実施形態と同じ構成要素には同一の符号を付し、重複する説明を省略する。
図27は、システムキュー96内のデータ量と転送速度との関係を説明する図である。本図において、紙面右方向ほどシステムキュー96内のデータ量が多く、システムキュー96の空き領域が少ない。図示するように、転送速度は、rmax、r1、r2、およびrminを取りうる。rmaxは全く制限されていない状態における転送速度、rminは最悪応答時間に基づいて決まる転送速度であり、夫々の転送速度の間には、rmax>r1>r2>rminの関係がある。rmax、r1、r2、rminのうちどの転送速度でデータ転送を実行するかは、システムキュー96内のデータ量と所定のしきい値との比較に基づいて決定される。rmax、r1、r2、rminの転送速度が定められたモードを夫々モード0、モード1、モード2、モード3ということにすると、モード0からモード1への遷移、モード1からモード2への遷移、モード2からモード3への遷移は、システムキュー96内のデータ量としきい値Tq1、Tq2、Tqlimitとの比較に基づいて決められる。また、モード3からモード2への遷移、モード2からモード1への遷移、モード1からモード0への遷移は、システムキュー96内のデータ量としきい値Tqlimit、Tq3、Tq4との比較に基づいて決められる。なお、Tq4<Tq1<Tq3<Tq2<Tqlimitとする。このようにモードの遷移の判断のためのしきい値にヒステリシス特性を持たせたのは、しきい値の付近でシステムキュー96内のデータ量が推移することによりモードの切り替えが頻発することを防止するためである。なお、しきい値にヒステリシス特性を持たせなくても構わない。
図30は、ホスト装置からの書き込みデータがライトキャッシュ領域31に格納されるまでの動作を説明するシーケンス図である。
4Kバイト/転送時間設定値=転送速度の設定値 (3)
そして、ホストI/F20とライトキャッシュ領域31との間のデータ転送を開始するときに、前記算出した転送時間設定値までの経過時間をカウントするタイマを起動する。データ転送部13は、4Kバイトのデータ転送が終わった後も前記タイマがエクスパイアするまで次の4Kバイトのデータ転送の開始を待つ。ホストI/F20からライトキャッシュ領域31へのデータ転送の転送速度が転送速度設定部12が算出した転送速度に抑えられるので、ホストI/F20とホスト装置2との間の8Kバイトごとのデータ転送の間隔が開き、結果としてホストI/F20とホスト装置2との間の転送速度が転送速度設定部12が算出した転送速度に抑えることができる。
図31は、第1の実施形態のSSD1を搭載したパーソナルコンピュータ1200の一例を示す斜視図である。パーソナルコンピュータ1200は、本体1201、及び表示ユニット1202を備えている。表示ユニット1202は、ディスプレイハウジング1203と、このディスプレイハウジング1203に収容された表示装置1204とを備えている。
Claims (20)
- ホスト装置から書き込み要求されたデータを記憶する不揮発性メモリと、
前記不揮発性メモリにかかるリソースの使用量が所定量に達したとき前記不揮発性メモリにかかるリソースを整理してリソースを増加させるリソース管理部と、
前記ホスト装置からの書き込みデータの受信にかかる転送速度の設定値を算出する転送速度設定部と、
前記ホスト装置から書き込みデータを受信して、当該受信した書き込みデータを前記不揮発性メモリに転送する転送制御部と、
を備え、
前記転送速度設定部は、前記不揮発性メモリにかかるリソースの使用量が増加するほど低い設定値を算出し、
前記転送制御部は、前記リソース管理部がリソースを整理している間、前記ホスト装置からの書き込みデータの受信を前記転送速度設定部が算出した設定値の転送速度で実行する、
ことを特徴とするメモリシステム。 - 前記転送速度設定部は、前記不揮発性メモリの使用リソース量とヒステリシス特性を有する予め定められたしきい値とを比較することによって転送速度の設定値を算出する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記転送制御部は、前記ホスト装置から書き込み要求を受信した際、当該書き込み要求により書き込み要求されたデータのサイズと前記転送速度の設定値とに基づいて待ち時間を算出し、当該書き込み要求されたデータのデータ転送中に前記算出した待ち時間を挿入する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記ホスト装置から書き込み要求されたデータをキャッシュするライトキャッシュ領域をさらに備え、
前記転送制御部は、前記ホスト装置から前記ライトキャッシュ領域にキャッシュされているデータを前記不揮発性メモリに退避させるフラッシュ要求を受信したとき、前記ライトキャッシュ領域にキャッシュされている退避対象のデータを前記不揮発性メモリに退避させるとともに、当該退避対象のサイズと前記転送速度の設定値とに基づいて待ち時間を算出し、フラッシュ要求を受信してから当該算出した待ち時間が経過した後に前記受信したフラッシュ要求に対する実行完了通知を前記ホスト装置に送信し、
前記リソース管理部は、前記不揮発性メモリにかかるリソースの使用量が前記所定量に達している場合において、前記転送制御部がフラッシュ要求を受信した際、前記転送制御部が前記フラッシュ要求を受信してから前記実行完了通知を送信するまでの間における前記転送制御部が前記退避対象のデータの退避を実行していない間にリソースの整理を実行する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記転送制御部は、前記受信したフラッシュ要求にかかる前記算出した待ち時間が最悪応答時間よりも小さいとき、当該最悪応答時間を待ち時間とする、
ことを特徴とする請求項4に記載のメモリシステム。 - 前記転送速度設定部は、前記ホスト装置からのアクセス頻度が少ないとき、前記しきい値を小さくし、前記ホスト装置からのアクセス頻度が多いとき、前記しきい値を大きくする、
ことを特徴とする請求項2に記載のメモリシステム。 - 前記転送速度設定部は、前記ホスト装置からのアクセス頻度が少ないとき、転送速度の設定値を小さくし、前記ホスト装置からのアクセス頻度が多いとき、前記転送速度の設定値を大きくする、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記不揮発性メモリは、ブロック毎に前記データの消去が行われ、書き込みが前記ブロックよりも小さいページ毎に行われ、
前記リソースは、データが書き込まれていないブロックである、
ことを特徴とする請求項1〜7に記載のメモリシステム。 - 前記転送制御部は、前記ホスト装置から指定されるアドレスと前記不揮発性メモリ上の物理アドレスとの対応関係を記述したアドレス変換テーブルを更新管理し、
前記不揮発性メモリは、前記アドレス変換テーブルのバックアップであるスナップショットおよび前記アドレス変換テーブルの差分情報であるログを記憶するシステム領域を備え、
前記リソースは、前記システム領域の使用可能サイズであって、前記リソースの整理は、前記ログを前記スナップショットに反映させて当該ログを削除することである、
ことを特徴とする請求項1〜7に記載のメモリシステム。 - 前記不揮発性メモリは、前記ホスト装置から指定されるアドレスと前記不揮発性メモリ上の物理アドレスとの対応関係を記述したアドレス変換テーブルを記憶するテーブル記憶領域を備え、
前記リソースは、前記テーブル記憶領域のうちの前記アドレス変換テーブルが書き込まれていない領域である、
ことを特徴とする請求項1〜7に記載のメモリシステム。 - 前記不揮発性メモリは、ブロック毎に前記データの消去が行われ、書き込みが前記ブロックよりも小さいページ毎に行われ、前記アドレス変換テーブルが更新される際、更新部分にかかる新しいエントリが前記テーブル記憶領域のうちの消去済みのページに追記されるとともに前記更新部分にかかる古いエントリが無効化される、
ことを特徴とする請求項10に記載のメモリシステム。 - ホスト装置から書き込み要求されたデータを記憶する不揮発性メモリと、
前記ホスト装置から書き込み要求されたデータをキャッシュするライトキャッシュ領域を備える揮発性メモリと、
前記揮発性メモリにかかるリソースの使用量が所定量に達したとき前記不揮発性メモリにかかるリソースを整理してリソースを増加させるリソース管理部と、
前記ホスト装置からの書き込みデータの受信にかかる転送速度の設定値を算出する転送速度設定部と、
前記ホスト装置から書き込みデータを受信して、当該受信した書き込みデータを前記不揮発性メモリに転送する転送制御部と、
を備え、
前記転送速度設定部は、前記揮発性メモリにかかるリソースの使用量が増加するほど低い設定値を算出し、
前記転送制御部は、前記リソース管理部がリソースを整理している間、前記ホスト装置からの書き込みデータの受信を前記転送速度設定部が算出した設定値の転送速度で実行する、
ことを特徴とするメモリシステム。 - 前記転送速度設定部は、前記揮発性メモリの使用リソース量とヒステリシス特性を有する予め定められたしきい値とを比較することによって転送速度の設定値を算出する、
ことを特徴とする請求項12に記載のメモリシステム。 - 前記転送制御部は、前記ホスト装置から書き込み要求を受信した際、当該書き込み要求により書き込み要求されたデータのサイズと前記転送速度の設定値とに基づいて待ち時間を算出し、当該書き込み要求されたデータのデータ転送中に前記算出した待ち時間を挿入する、
ことを特徴とする請求項12に記載のメモリシステム。 - 前記転送速度設定部は、前記ホスト装置からのアクセス頻度が少ないとき、前記しきい値を小さくし、前記ホスト装置からのアクセス頻度が多いとき、前記しきい値を大きくする、
ことを特徴とする請求項13に記載のメモリシステム。 - 前記転送速度設定部は、前記ホスト装置からのアクセス頻度が少ないとき、転送速度の設定値を小さくし、前記ホスト装置からのアクセス頻度が多いとき、前記転送速度の設定値を大きくする、
ことを特徴とする請求項12に記載のメモリシステム。 - 前記リソースは、前記ライトキャッシュ領域であって、
前記リソースの整理は、前記ライトキャッシュ領域に格納されているデータを前記不揮発性メモリに退避させることである、
ことを特徴とする請求項12〜16に記載のメモリシステム。 - 前記不揮発性メモリは、前記ホスト装置から書き込み要求されたデータを第1の単位サイズ毎に記憶する第1領域と、前記データを前記第1の単位サイズよりも大きい第2の単位サイズ毎に記憶する第2領域とを備え、
前記揮発性メモリは、前記ホスト装置から指定されるアドレスと前記不揮発性メモリ上の物理アドレスとの対応関係を前記第1領域に格納されている前記第1の単位サイズのデータ毎に記述した第1アドレス変換テーブルおよび前記第2領域に格納されている前記第2の単位サイズのデータ毎に記述した第2アドレス変換テーブルを夫々記憶する記憶領域を備え、
前記リソースは、前記第1アドレス変換テーブルを記憶する記憶領域であって、
前記リソースの整理は、前記第1領域および前記第2領域に格納されているデータを整理することによって、前記第1領域の空き領域を増加させるとともに前記第1アドレス変換テーブルのサイズを縮小することである、
ことを特徴とする請求項12〜16に記載のメモリシステム。 - 前記揮発性メモリは、必要でかつ未実行のシステム処理の実行内容が記録されるシステム処理記憶領域を備え、
前記リソースは、前記システム処理記憶領域であって、
前記リソースの整理は、前記システム処理記憶領域に記録されているシステム処理を実行することである、
ことを特徴とする請求項12〜16に記載のメモリシステム。 - 前記システム処理は、前記ホスト装置から読み出し要求されたデータの復元処理、前記不揮発性メモリのリフレッシュ処理、または前記不揮発性メモリのウェアレベリングのうちの少なくとも1つを含む、
ことを特徴とする請求項19に記載のメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011102219A JP5535128B2 (ja) | 2010-12-16 | 2011-04-28 | メモリシステム |
US13/328,496 US9384123B2 (en) | 2010-12-16 | 2011-12-16 | Memory system |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280720 | 2010-12-16 | ||
JP2010280720 | 2010-12-16 | ||
JP2011102219A JP5535128B2 (ja) | 2010-12-16 | 2011-04-28 | メモリシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014085373A Division JP2014132505A (ja) | 2010-12-16 | 2014-04-17 | メモリシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012141944A JP2012141944A (ja) | 2012-07-26 |
JP5535128B2 true JP5535128B2 (ja) | 2014-07-02 |
Family
ID=46235955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011102219A Active JP5535128B2 (ja) | 2010-12-16 | 2011-04-28 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9384123B2 (ja) |
JP (1) | JP5535128B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10474569B2 (en) | 2014-12-29 | 2019-11-12 | Toshiba Memory Corporation | Information processing device including nonvolatile cache memory and processor |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8151060B2 (en) | 2006-11-28 | 2012-04-03 | Hitachi, Ltd. | Semiconductor memory system having a snapshot function |
JP4461170B2 (ja) | 2007-12-28 | 2010-05-12 | 株式会社東芝 | メモリシステム |
US8537618B2 (en) * | 2010-08-26 | 2013-09-17 | Steven Jeffrey Grossman | RAM memory device with NAND type interface |
US8918581B2 (en) * | 2012-04-02 | 2014-12-23 | Microsoft Corporation | Enhancing the lifetime and performance of flash-based storage |
US10282286B2 (en) * | 2012-09-14 | 2019-05-07 | Micron Technology, Inc. | Address mapping using a data unit type that is variable |
JP6111575B2 (ja) * | 2012-09-19 | 2017-04-12 | 富士通株式会社 | ストレージ装置、内部処理制御方法および内部処理制御プログラム |
US9792989B2 (en) | 2013-02-07 | 2017-10-17 | Toshiba Memory Corporation | Memory system including nonvolatile memory |
US9569352B2 (en) | 2013-03-14 | 2017-02-14 | Sandisk Technologies Llc | Storage module and method for regulating garbage collection operations based on write activity of a host |
JP2015111334A (ja) | 2013-12-06 | 2015-06-18 | 富士通株式会社 | ストレージ制御装置、ストレージ制御プログラム、およびストレージ制御方法 |
KR102164617B1 (ko) | 2014-03-24 | 2020-10-12 | 삼성전자주식회사 | 데이터 저장 장치의 동작 방법과 상기 데이터 저장 장치를 포함하는 시스템의 동작 방법 |
US9471254B2 (en) * | 2014-04-16 | 2016-10-18 | Sandisk Technologies Llc | Storage module and method for adaptive burst mode |
US9778848B2 (en) * | 2014-12-23 | 2017-10-03 | Intel Corporation | Method and apparatus for improving read performance of a solid state drive |
US10331551B2 (en) | 2014-12-29 | 2019-06-25 | Toshiba Memory Corporation | Information processing device and non-transitory computer readable recording medium for excluding data from garbage collection |
US10120793B2 (en) | 2014-12-29 | 2018-11-06 | Toshiba Memory Corporation | Memory device and non-transitory computer readable recording medium |
US10175885B2 (en) | 2015-01-19 | 2019-01-08 | Toshiba Memory Corporation | Memory device managing data in accordance with command and non-transitory computer readable recording medium |
US9836239B2 (en) | 2015-03-27 | 2017-12-05 | Panasonic Intellectual Property Management Co., Ltd. | Recording device and information processing device |
KR102291803B1 (ko) | 2015-04-07 | 2021-08-24 | 삼성전자주식회사 | 불휘발성 메모리 시스템의 동작 방법, 및 그것을 포함하는 사용자 시스템의 동작 방법 |
US10019326B2 (en) | 2015-07-15 | 2018-07-10 | Toshiba Memory Corporation | Memory system |
US9804787B2 (en) * | 2015-11-03 | 2017-10-31 | Samsung Electronics Co., Ltd. | Mitigating GC effect in a raid configuration |
US10303371B2 (en) | 2015-12-02 | 2019-05-28 | Toshiba Memory Corporation | Data storage device that stabilizes write latency |
KR102602694B1 (ko) * | 2015-12-15 | 2023-11-15 | 삼성전자주식회사 | 스토리지 컨트롤러의 작동 방법과 이를 포함하는 스토리지 장치의 작동 방법 |
US9990158B2 (en) | 2016-06-22 | 2018-06-05 | Sandisk Technologies Llc | Storage system and method for burst mode management using transfer RAM |
JP2018041154A (ja) | 2016-09-05 | 2018-03-15 | 東芝メモリ株式会社 | ストレージシステムおよび処理方法 |
JP2018041204A (ja) | 2016-09-06 | 2018-03-15 | 東芝メモリ株式会社 | メモリ装置及び情報処理システム |
JP2018156263A (ja) * | 2017-03-16 | 2018-10-04 | 東芝メモリ株式会社 | メモリシステム、メモリコントローラおよびメモリシステムの制御方法 |
KR102450514B1 (ko) | 2017-09-19 | 2022-10-05 | 삼성전자주식회사 | 메모리 컨트롤러의 동작 방법 및 그것을 포함하는 저장 장치의 동작 방법 |
US11537513B2 (en) * | 2017-12-11 | 2022-12-27 | SK Hynix Inc. | Apparatus and method for operating garbage collection using host idle |
CN110888593B (zh) * | 2018-09-07 | 2024-01-26 | 慧荣科技股份有限公司 | 数据储存装置以及非挥发式存储器控制方法 |
CN110888591B (zh) | 2018-09-07 | 2023-05-30 | 慧荣科技股份有限公司 | 数据储存装置以及非挥发式存储器控制方法 |
CN110888820B (zh) | 2018-09-07 | 2022-01-25 | 慧荣科技股份有限公司 | 数据储存装置以及非挥发式存储器控制方法 |
KR20200046495A (ko) * | 2018-10-24 | 2020-05-07 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
KR20220104055A (ko) * | 2019-12-03 | 2022-07-25 | 마이크론 테크놀로지, 인크. | 저장 디바이스를 위한 캐시 아키텍처 |
US11954022B2 (en) * | 2022-03-02 | 2024-04-09 | International Business Machines Corporation | Throttling host writes in a host buffer to a storage device |
US11762779B1 (en) * | 2022-07-08 | 2023-09-19 | Micron Technology, Inc. | Data block transfer with extended read buffering |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4340933A (en) * | 1979-02-12 | 1982-07-20 | Honeywell Information Systems Inc. | Data processing system having centralized nonexistent memory address detection |
US4344132A (en) * | 1979-12-14 | 1982-08-10 | International Business Machines Corporation | Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus |
US5623693A (en) * | 1994-02-17 | 1997-04-22 | International Business Machines Corporation | System for performing action by sorting actions into immediate and deferred queues, processing immediate queue while still sorting, and appending deferred queue to immediate after sorting |
CN1249585C (zh) * | 1997-12-16 | 2006-04-05 | Tdk株式会社 | 闪速存储器系统 |
CN1249586C (zh) * | 1997-12-22 | 2006-04-05 | Tdk株式会社 | 闪速存储器系统 |
WO2001001262A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Controleur de peripherique et systeme d'entree/sortie |
US6636909B1 (en) * | 2000-07-05 | 2003-10-21 | Sun Microsystems, Inc. | Adaptive throttling for fiber channel disks |
US6772352B1 (en) * | 2000-09-29 | 2004-08-03 | Intel Corporation | Method and apparatus for reducing the rate of commands being issued if the rate exceeds a threshold which is based upon a temperature curve |
JP4042898B2 (ja) * | 2002-08-07 | 2008-02-06 | Tdk株式会社 | メモリコントローラ及びこれを備えるメモリシステム並びにフラッシュメモリの制御方法 |
US7343451B2 (en) * | 2003-12-25 | 2008-03-11 | Hitachi, Ltd. | Disk array device and remote copying control method for disk array device |
JP4555029B2 (ja) * | 2004-09-01 | 2010-09-29 | 株式会社日立製作所 | ディスクアレイ装置 |
JP3908760B2 (ja) * | 2004-10-26 | 2007-04-25 | 株式会社東芝 | 情報端末装置とそのプログラム |
JP2006195569A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶装置 |
US7315917B2 (en) * | 2005-01-20 | 2008-01-01 | Sandisk Corporation | Scheduling of housekeeping operations in flash memory systems |
JP4790334B2 (ja) | 2005-07-07 | 2011-10-12 | パナソニック株式会社 | 不揮発性記憶装置 |
US8004970B2 (en) * | 2005-08-30 | 2011-08-23 | International Business Machines Corporation | Method, system and program product for setting a transmission rate in a network |
JP2007193883A (ja) * | 2006-01-18 | 2007-08-02 | Sony Corp | データ記録装置及び方法、及びデータ再生装置及び方法、並びにデータ記録再生装置及び方法 |
US7451265B2 (en) | 2006-08-04 | 2008-11-11 | Sandisk Corporation | Non-volatile memory storage systems for phased garbage collection |
JP4362549B1 (ja) | 2006-08-04 | 2009-11-11 | サンディスク コーポレイション | 段階的ガーベッジコレクション |
JP2008204574A (ja) * | 2007-02-22 | 2008-09-04 | Fujitsu Ltd | 記憶装置とその制御方法 |
JP4461170B2 (ja) | 2007-12-28 | 2010-05-12 | 株式会社東芝 | メモリシステム |
JP4533968B2 (ja) | 2007-12-28 | 2010-09-01 | 株式会社東芝 | 半導体記憶装置及びその制御方法、コントローラ、情報処理装置 |
JP2009187629A (ja) * | 2008-02-07 | 2009-08-20 | Sony Corp | 記録装置及び記録方法 |
JP4489127B2 (ja) | 2008-02-29 | 2010-06-23 | 株式会社東芝 | 半導体記憶装置 |
JP4498426B2 (ja) | 2008-03-01 | 2010-07-07 | 株式会社東芝 | メモリシステム |
JP4653817B2 (ja) | 2008-03-01 | 2011-03-16 | 株式会社東芝 | メモリシステム |
JP4745356B2 (ja) | 2008-03-01 | 2011-08-10 | 株式会社東芝 | メモリシステム |
JP2009230789A (ja) * | 2008-03-21 | 2009-10-08 | Fujitsu Ltd | 記憶装置、記憶装置制御方法 |
US8341331B2 (en) * | 2008-04-10 | 2012-12-25 | Sandisk Il Ltd. | Method, apparatus and computer readable medium for storing data on a flash device using multiple writing modes |
JP4439569B2 (ja) | 2008-04-24 | 2010-03-24 | 株式会社東芝 | メモリシステム |
JP5272627B2 (ja) * | 2008-09-30 | 2013-08-28 | パナソニック株式会社 | 半導体集積回路、通信装置 |
TW201019649A (en) * | 2008-11-06 | 2010-05-16 | Inst Information Industry | Network system, adjusting method of data transmission rate and computer program procut thereof |
JP4551958B2 (ja) | 2008-12-22 | 2010-09-29 | 株式会社東芝 | 半導体記憶装置および半導体記憶装置の制御方法 |
JP5221332B2 (ja) | 2008-12-27 | 2013-06-26 | 株式会社東芝 | メモリシステム |
JP5317690B2 (ja) * | 2008-12-27 | 2013-10-16 | 株式会社東芝 | メモリシステム |
US9230671B2 (en) * | 2013-07-05 | 2016-01-05 | Kabushiki Kaisha Toshiba | Output circuit and semiconductor storage device |
-
2011
- 2011-04-28 JP JP2011102219A patent/JP5535128B2/ja active Active
- 2011-12-16 US US13/328,496 patent/US9384123B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10474569B2 (en) | 2014-12-29 | 2019-11-12 | Toshiba Memory Corporation | Information processing device including nonvolatile cache memory and processor |
Also Published As
Publication number | Publication date |
---|---|
US20120159051A1 (en) | 2012-06-21 |
US9384123B2 (en) | 2016-07-05 |
JP2012141944A (ja) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5535128B2 (ja) | メモリシステム | |
US11216185B2 (en) | Memory system and method of controlling memory system | |
US11221914B2 (en) | Memory system for controlling nonvolatile memory | |
US10521131B2 (en) | Storage apparatus and storage control apparatus | |
KR102088403B1 (ko) | 저장장치, 이를 포함하는 컴퓨터 시스템 및 이의 동작 방법 | |
CN111475427A (zh) | 使用低延迟非易失性存储器进行逻辑至物理映射管理 | |
KR101553532B1 (ko) | 스토리지 장치 | |
TWI483109B (zh) | 半導體儲存裝置 | |
US7694087B2 (en) | Duplicate data storing system, duplicate data storing method, and duplicate data storing program for storage device | |
WO2017139973A1 (zh) | 一种闪存设备的访问方法和装置 | |
US10936203B2 (en) | Memory storage device and system employing nonvolatile read/write buffers | |
US8825946B2 (en) | Memory system and data writing method | |
JP2018163659A (ja) | 逆キャッシュテーブルを用いるハードウェアベースのマップアクセラレーション | |
JP2013242908A (ja) | ソリッドステートメモリ、それを含むコンピュータシステム及びその動作方法 | |
US9201784B2 (en) | Semiconductor storage device and method for controlling nonvolatile semiconductor memory | |
US20160350003A1 (en) | Memory system | |
US11893269B2 (en) | Apparatus and method for improving read performance in a system | |
JP2006099802A (ja) | 記憶制御装置およびキャッシュメモリの制御方法 | |
JP2014132505A (ja) | メモリシステム | |
US11663128B1 (en) | Techniques for performing metadata updates for cache consistency | |
US20210263648A1 (en) | Method for managing performance of logical disk and storage array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140422 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5535128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |