JP2006195569A - 記憶装置 - Google Patents

Abstract

【課題】
データ書込処理速度やデータ読出処理速度を適宜変化させることができるようにする。
【解決手段】
この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。
【選択図】 図１

Description

本発明は記憶装置に関し、例えば、パーソナルコンピュータやデジタルカメラ等の情報処理装置から供給されるデータを内部の半導体メモリに対して記憶するようになされた半導体記憶装置に適用して好適なものである。

従来この種の半導体記憶装置は、パーソナルコンピュータやデジタルカメラ等に相当する情報処理装置に接続されると、この情報処理装置から供給される電力により、この情報処理装置から供給されるデータを内部の半導体メモリに書き込むデータ書込処理や、この情報処理装置から要求されるデータを内部の半導体メモリから読み出すデータ読出処理を実行するようになされている（例えば特許文献１参照）。
米国特許6,148,354号

ところで、このような半導体記憶装置を接続した情報処理装置が、例えばその内部に設けられたバッテリから供給される電力により動作するデジタルカメラに相当する場合、この半導体記憶装置におけるデータ書込処理速度やデータ読出処理速度をある程度低下させることができれば、デジタルカメラの消費電力を低減させることができる等の効果を得ることができる。

また、このような半導体記憶装置を接続した情報処理装置が、例えば家庭内の商用電源からの電源供給を受けて動作するパーソナルコンピュータに相当する場合、この半導体記憶装置におけるデータ書込処理速度やデータ読出処理速度を上げることができれば、データ書込処理やデータ読出処理の処理時間を短縮することができる等の効果を得ることができる。

このように半導体記憶装置が利用される状況に応じて、この半導体記憶装置のデータ書込処理速度やデータ読出処理速度を変更することができれば、利便性を格段と向上させることができると考えられる。

さらに、このような半導体記憶装置では、読み書きされるデータの種類（動画像データや音楽（音声）データ）に応じて、最低のデータ書込処理速度や最低のデータ読出処理速度を保障することができれば、コマ落ちしないで動画像データを録画させることができるといった効果や、音楽（音声）データを切れ目なく録音／再生させることができるといった効果等を得ることができる。

本発明は以上の点を考慮してなされたもので、データ書込処理速度やデータ読出処理速度を適宜変更することができる記憶装置、並びに、データ書込処理速度やデータ読出処理速度を保障することができる記憶装置を提案しようとするものである。

かかる課題を解決するため本発明においては、記憶装置において、データを記憶する複数のメモリ手段と、メモリ手段を制御する制御手段とを設け、制御手段は、供給された指定信号により指定された個数のメモリ手段に対して、接続している接続先装置から供給されたデータを書き込むデータ書込処理又は接続先装置から要求されたデータを読み出すデータ読出処理を並列的に実行するようにした。

この結果この記憶装置によれば、指定信号によって指定するメモリ手段の個数を変化させることにより、データ書込処理速度やデータ読出処理速度を適宜変更することができる。

また本発明においては、記憶装置において、データを記憶する複数のメモリ手段と、メモリ手段を制御する制御手段と設け、接続している接続先装置から供給されたデータを書き込むデータ書込処理速度又は接続先装置から要求されたデータを読み出すデータ読出処理速度を保障するようにした

この結果この記憶装置によれば、最低のデータ書込処理速度や最低のデータ読出処理速度を保障することができるので、コマ落ちしないで動画像データを録画させることができるといった効果や、音楽（音声）データを切れ目なく録音／再生させることができるといった効果等を得ることができる。

本発明によれば、指定信号によって指定するメモリ手段の個数を変化させることにより、データ書込処理速度やデータ読出処理速度を適宜変更することができる。また本発明によれば、データ書込処理速度やデータ読出処理速度を保障することができる

以下図面について、本発明の一実施の形態を詳述する。

（１）第１の実施の形態
図１において、１は全体として第１の実施の形態における半導体記憶装置を示し、この半導体記憶装置１は、例えばコネクタに相当する接続部（図中に明示せず）を有し、この接続部を介して情報処理装置側のＰＣＩエキスプレス（PCI Express）バスに接続し、これによりＰＣＩエキスプレス方式に基づいてこの情報処理装置とデータ通信するようになされている。

ここでこのＰＣＩエキスプレスとは、ＰＣＩ−ＳＩＧ（PCI Special Interest Group）においてその規格が策定管理されているものである。また本実施の形態の場合この半導体記憶装置１は、その外観がカード型に形成されており、例えばＰＣカードの大きさ／形状に類するものである。

この半導体記憶装置１は、データを記憶するためのフラッシュメモリ部２を有する。またこの半導体記憶装置１は、接続部を介して接続している情報処理装置からのデータをフラッシュメモリ部２に対して書き込むデータ書込処理及びこの情報処理装置から要求されたデータをフラッシュメモリ部２から読み出すデータ読出処理を実行するためのコントローラ３を有する。

実際上このフラッシュメモリ部２は、データが記憶されるフラッシュメモリチップＣＰが複数接続されて構成されている。つまりこのフラッシュメモリ部２は、例えば図２に示すように、コントローラ３から延長する第１データ伝送線Ｌ１、第２データ伝送線Ｌ２、第３データ伝送線Ｌ３、及び第４データ伝送線Ｌ４のそれぞれに対して、第１〜第４フラッシュメモリチップＣＰ_{Ａ０〜Ａ３}、第５〜第８フラッシュメモリチップＣＰ_{Ｂ０〜Ｂ３}、第９〜第１２フラッシュメモリチップＣＰ_{Ｃ０〜Ｃ３}、及び第１３〜第１６フラッシュメモリチップＣＰ_{Ｄ０〜Ｄ３}が接続されて構成されている。

またコントローラ３内部には、メインメモリ部４に格納されているファームウェア等に従ってコントローラ３全体を制御するようになされたＣＰＵ（Central Processing Unit）５が設けられている。またこのコントローラ３内部には、接続部を介して接続している情報処理装置とＰＣＩエキスプレス方式に基づいてデータ通信するためのホストインターフェース部６が設けられている。

これによりこの半導体記憶装置１は、接続部を介して接続している情報処理装置からフラッシュメモリ部２に書き込むべき書込データが送信されると、当該送信された書込データをホストインターフェース部６により受信する。

このホストインターフェース部６は、当該受信した書込データをコントローラ３内部に設けられたページバッファ部７に対して供給する。

このページバッファ部７は、ホストインターフェース部６からの書込データを一時蓄積すると共に、当該蓄積している書込データをコントローラ３内部に設けられたメモリインターフェース部８に対して適宜供給する。

このメモリインターフェース部８は、ページバッファ部７からの書込データをフラッシュメモリ部２に対して供給する。

このフラッシュメモリ部２におけるフラッシュメモリチップＣＰは、メモリインターフェース部８からの書込データをその内部に設けられたキャッシュに一時蓄積し、当該蓄積した書込データをその内部の記憶領域に順次記憶させる。

一方この半導体記憶装置１のコントローラ３は、接続部を介して接続している情報処理装置から、フラッシュメモリ部２に記憶されているデータを読み出すように命令されると、フラッシュメモリ部２におけるフラッシュメモリチップＣＰからデータを読み出し、当該読み出した読出データをＰＣＩエキスプレス方式に基づいて情報処理装置に対して送信するようになされている。

つまりこのコントローラ３内部のメモリインターフェース部８は、フラッシュメモリ部２から読み出された読出データを受信し、当該受信した読出データをページバッファ部７に対して供給する。

このページバッファ部７は、メモリインターフェース部８から供給される読出データを一時蓄積すると共に、当該蓄積している読出データをホストインターフェース部６に対して適宜供給する。

このホストインターフェース部６は、ページバッファ部７からの読出データをＰＣＩエキスプレス方式に基づいて情報処理装置に対して送信する。

このようにしてこの半導体記憶装置１は、情報処理装置から送信された書込データをＰＣＩエキスプレス方式に基づいて受信することができると共に、フラッシュメモリ部２から読み出した読出データをＰＣＩエキスプレス方式に基づいて情報処理装置に対して送信することができる。

ここで従来この種の半導体記憶装置は、情報処理装置とデータ通信するための通信端子数を増やす手法や、情報処理装置との間でデータ通信する際に用いるクロック信号の周波数を上げる手法等を採用することにより、情報処理装置との間のデータ通信速度を向上させていた。しかしながらこのような従来手法によると、データ通信速度の高速化に伴って通信端子数の増加やＥＭＩ（電磁波干渉）の影響を避けることができないという問題があった。

これに対して本実施の形態の半導体記憶装置１は、情報処理装置との間のデータ通信方式としてＰＣＩエキスプレスを適用したことにより、通信端子数の増加やＥＭＩの影響を回避しつつデータ通信速度の高速化を図ることができる。

かかる構成に加えてこの半導体記憶装置１のコントローラ３は、コントローラ３とフラッシュメモリ部２との間のデータ転送速度を指定するための値（以下、これをグレード値と呼ぶ）を格納するグレードレジスタ部９を有する。

このコントローラ３は、このグレードレジスタ部９に格納されているグレード値に応じた個数のフラッシュメモリチップＣＰをインタリーブする。これによりこのコントローラ３は、コントローラ３とフラッシュメモリ部２との間のデータ転送速度を、このグレード値に応じたデータ転送速度となるように制御することができる。

またこの半導体記憶装置１では、グレードレジスタ部９に格納されているグレード値に応じたデータ書込処理速度、データ読出処理速度を保障するものとする。

まず、このグレードレジスタ部９に格納されるグレード値について図３を用いて説明する。本実施の形態の場合このグレード値としては、「００」、「０１」及び「１０」の３種類がある。

この場合、グレード値「００」はグレード１に相当する。またグレード値「０１」はグレード２に相当し、例えばグレード１の際にインタリーブするフラッシュメモリチップＣＰの個数を「４個」とすると、このグレード２の際にインタリーブするフラッシュメモリチップＣＰの個数は「８個」となるように設定されている。さらにグレード値「１０」はグレード３に相当し、このグレード３の際にインタリーブするフラッシュメモリチップＣＰの個数は「１６個」となるように設定されている。

これにより、グレード１の場合のデータ転送速度を「１」とすると、グレード２及びグレード３の場合のデータ転送速度は「２」及び「４」となる。またグレード１の場合の消費電力を「１」とすると、グレード２及びグレード３の場合の消費電力は「１．５」及び「３」となる。

次に、インタリーブについて詳細に説明する。インタリーブでは、複数のフラッシュメモリチップＣＰを同時に活性化し、当該活性化した複数のフラッシュメモリチップＣＰに対して並列的にデータ書込処理及びデータ読出処理を実行するようになされている。

ここで、第１のフラッシュメモリチップＣＰ_Ａ０のみを活性化させてデータ書込処理を実行する場合と、第１及び第２のフラッシュメモリチップＣＰ_{Ａ０、Ａ１}を同時に活性化させてデータ書込処理を並列的に実行する場合とを比較する。

コントローラ３が第１のフラッシュメモリチップＣＰ_Ａ０のみを活性化させてデータ書込処理を実行する場合、図４（Ａ）に示すように、コントローラ３から所定量の書込データを第１のフラッシュメモリチップＣＰ_Ａ０に対して転送した後、この第１のフラッシュメモリチップＣＰ_Ａ０のキャッシュにより隠蔽される時間（Ｔ１−Ｔ２）を除くビジー時間（Ｔ２−Ｔ３）に、さらなる書込データを転送することができない。因みにこの場合におけるビジー時間とは、書込データをフラッシュメモリチップＣＰの記憶領域に記憶させる処理等に費やされる時間に相当する。

これに対してコントローラ３が第１及び第２のフラッシュメモリチップＣＰ_{Ａ０、Ａ１}を活性化させてデータ書込処理を並列的に実行する場合には、図４（Ｂ）に示すように、これら第１及び第２のフラッシュメモリチップＣＰ_{Ａ０、Ａ１}に対して書込データを順次転送することができるので、図４（Ａ）に示したようにビジー時間に起因して書込データが転送できなくなるようなことが生じてしまうのを回避することができ、これによりデータ転送速度（データ書込処理速度）を向上させることができる。

かくして本実施の形態における半導体記憶装置１では、図５に示すように、グレードごとに活性化させるフラッシュメモリチップＣＰの数を変化させることにより、グレードごとにデータ転送速度（データ書込処理速度／データ読出処理速度）を変更することができる。

次に、半導体記憶装置１を製造する工場等において（またはユーザがフォーマッタを起動して半導体記憶装置１をフォーマットする際において）データ転送速度を設定する際のデータ転送速度設定処理手順ＲＴ１を、図６に示すシーケンスチャートを用いて説明する。

例えば、ＰＣＩエキスプレス方式に基づいて半導体記憶装置１とデータ通信可能に構成された設定装置１１に対して半導体記憶装置１が接続されると、この設定装置１１はステップＳＰ１に進み、コントローラ３とフラッシュメモリ部２との間のデータ転送速度を設定するためのフォーマッタ（プログラム）を起動する。

次いで設定装置１１はステップＳＰ２に進み、ステップＳＰ１において起動されたフォーマッタに従って、半導体記憶装置１のフラッシュメモリ部２に何個のフラッシュメモリチップＣＰが設けられているかを通知するように要求する個数通知要求信号を半導体記憶装置１に対して送信する。

半導体記憶装置１のコントローラ３はこの個数通知要求信号を受信するとステップＳＰ３に進み、フラッシュメモリ部２にアクセスすることによりこのフラッシュメモリ部２に設けられているフラッシュメモリチップＣＰの個数を認識し、当該認識したフラッシュメモリチップＣＰの個数を示した個数通知信号を設定装置１１に対して送信する。

設定装置１１はこの個数通知信号を受信するとステップＳＰ４に進み、この個数通知信号に示されたフラッシュメモリチップＣＰの個数に応じて、設定可能なグレードを表示部に表示する。

つまりこの設定装置１１は、半導体記憶装置１からの個数通知信号に示されたフラッシュメモリチップＣＰの個数が例えば４個である場合、このことは図３に示したようにグレード１のみが設定可能であるので、設定可能なグレードとしてグレード１のみを表示部に表示し、半導体記憶装置１からの個数通知信号に示されたフラッシュメモリチップＣＰの個数が例えば８個である場合、このことは図３に示したようにグレード１及びグレード２が設定可能であるので、設定可能なグレードとしてグレード１及びグレード２を表示部に表示し、半導体記憶装置１からの個数通知信号に示されたフラッシュメモリチップＣＰの個数が例えば１６個である場合、このことは図３に示したようにグレード１、グレード２及びグレード３が設定可能であるので、設定可能なグレードとしてグレード１、グレード２及びグレード３を表示部に表示する。

続くステップＳＰ５において設定装置１１は、表示部に表示されているグレードの中からオペレータ等の操作によりあるグレードが指定されると、当該指定されたグレードを示したグレード指定信号を半導体記憶装置１に対して送信する。

半導体記憶装置１のコントローラ３はこのグレード指定信号を受信するとステップＳＰ６に進み、メインメモリ部４に格納されているファームウェアのうち、このグレード指定信号により指定されたグレードに応じたファームウェアを有効にする。これによりこのコントローラ３は次のステップＳＰ７において、当該指定されたグレードとなるように論理ブロックの割り当てを行う論理ブロック割当処理を実行する。

つまりこの論理ブロック割当処理においては、設定装置１１からのグレード指定信号によりグレード１が指定されている場合、図７に一例として示すように、４個のフラッシュメモリチップＣＰのそれぞれの物理ブロックを１つの論理ブロックとして割り当てる。これによりこの半導体記憶装置１のコントローラ３は、この後にパーソナルコンピュータやデジタルカメラ等の情報処理装置に接続されると、４個のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行する。

またこの論理ブロック割当処理においては、設定装置１１からのグレード指定信号によりグレード２が指定されている場合、図８に一例として示すように、８個のフラッシュメモリチップＣＰのそれぞれの物理ブロックを１つの論理ブロックとして割り当てる。これによりこの半導体記憶装置１のコントローラ３は、この後にパーソナルコンピュータやデジタルカメラ等の情報処理装置に接続されると、８個のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行する。

またこの論理ブロック割当処理においては、設定装置１１からのグレード指定信号によりグレード３が指定されている場合、図９に一例として示すように、１６個のフラッシュメモリチップＣＰのそれぞれの物理ブロックを１つの論理ブロックとして割り当てる。これによりこの半導体記憶装置１のコントローラ３は、この後にパーソナルコンピュータやデジタルカメラ等の情報処理装置に接続されると、１６個のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行するようになされている。

そして半導体記憶装置１のコントローラ３は続くステップＳＰ８に移り、この論理ブロック割当処理により論理ブロックの割り当てが成功したグレードのグレード値を、グレードレジスタ部９に記憶させる。次いで半導体記憶装置１のコントローラ３はステップＳＰ９に移り、論理ブロック割当処理により論理ブロックの割り当てが成功したグレードのグレード値を示したグレード値通知信号を、設定装置１１に対して送信する。

設定装置１１はこのグレード値通知信号を受信するとステップＳＰ１０に移り、このグレード値通知信号に示されたグレード値に対応するグレードを表示部に表示することにより、当該グレードが半導体記憶装置１に対して設定されたことをオペレータに通知するようになされている。

以上の構成においてこの半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。

かくするにつきこの半導体記憶装置１は、設定装置１１を介して指定されたグレードに応じて、データ書込処理速度及びデータ読出処理速度を変更することができる。

（２）第２の実施の形態
図１との対応部分に同一符号を付して示す図１０において、１Ｘは全体として第２の実施の形態における半導体記憶装置を示し、第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２を有する点を除いて、第１の実施の形態における半導体記憶装置１とほぼ同様の構成でなる。

つまりこの第２の実施の形態における半導体記憶装置１Ｘは、例えば図１１（Ａ）に示すように、所定の厚みを有するようにして略長方形状に形成された筐体ＢＤの側面に対して、第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２が設けられている。因みにこの第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２は、例えば図１１（Ｂ）に示すように、筐体ＢＤの表面等に設けるようにしても良い。

この第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２は、例えば図１２に示すように、略長方形状に形成されたスライド溝２１Ａ、２１Ｂの一端又は他端方向にスイッチ部２２Ａ、２２Ｂがスライドするように構成されている。

本実施の形態の場合、例えば図１２（Ａ）に示すように、第１のディップスイッチＳＷ１におけるスイッチ部２２Ａがスライド溝２１Ａの一端側にスライドされ、かつ、第２のディップスイッチＳＷ２におけるスイッチ部２２Ｂがスライド溝２１Ｂの一端側にスライドされると、第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２からグレード１を示すグレード値「００」がこの半導体記憶装置１Ｘのコントローラ３に供給されるようになされている。

また本実施の形態の場合、例えば図１２（Ｂ）に示すように、第１のディップスイッチＳＷ１におけるスイッチ部２２Ａがスライド溝２１Ａの一端側にスライドされ、かつ、第２のディップスイッチＳＷ２におけるスイッチ部２２Ｂがスライド溝２１Ｂの他端側にスライドされると、第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２からグレード２を示すグレード値「０１」がこの半導体記憶装置１Ｘのコントローラ３に供給されるようになされている。

また本実施の形態の場合、例えば図１２（Ｃ）に示すように、第１のディップスイッチＳＷ１におけるスイッチ部２２Ａがスライド溝２１Ａの他端側にスライドされ、かつ、第２のディップスイッチＳＷ２におけるスイッチ部２２Ｂがスライド溝２１Ｂの一端側にスライドされると、第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２からグレード３を示すグレード値「１０」がこの半導体記憶装置１Ｘのコントローラ３に供給されるようになされている。

次に、この第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２を介してデータ転送速度を設定する際のデータ転送速度設定処理手順ＲＴ２を、図１３に示すフローチャートを用いて説明する。

ステップＳＰ１１においては、半導体記憶装置１Ｘの筐体ＢＤに設けられた第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２がユーザによって操作されることにより、グレード１、グレード２及びグレード３のうちの何れかのグレードが指定されると、これに応じてこの第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２は、当該指定されたグレードを示すグレード値をコントローラ３に対して入力する。

これに応じてこのコントローラ３はステップＳＰ１２に進み、メインメモリ部４に格納されているファームウェアのうち、当該入力されたグレード値に応じたファームウェアを有効にする。これによりこのコントローラ３は次のステップＳＰ１３において、当該入力されたグレード値に対応するグレードとなるように論理ブロックの割り当てを行う論理ブロック割当処理を実行する。

つまりこの論理ブロック割当処理においては、当該入力されたグレード値がグレード１を示す「００」である場合、図７に一例として示したように、４個のフラッシュメモリチップＣＰのそれぞれの物理ブロックを１つの論理ブロックとして割り当てる。またこの論理ブロック割当処理においては、当該入力されたグレード値がグレード２を示す「０１」である場合、図８に一例として示したように、８個のフラッシュメモリチップＣＰのそれぞれの物理ブロックを１つの論理ブロックとして割り当てる。またこの論理ブロック割当処理においては、当該入力されたグレード値がグレード３を示す「１０」である場合、図９に一例として示したように、１６個のフラッシュメモリチップＣＰのそれぞれの物理ブロックを１つの論理ブロックとして割り当てる。

そして半導体記憶装置１Ｘのコントローラ３は続くステップＳＰ１４に移り、この論理ブロック割当処理により論理ブロックの割り当てが成功したグレードのグレード値を、グレードレジスタ部９に記憶させるようになされている。

以上の構成においてこの半導体記憶装置１Ｘのコントローラ３は、第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２からグレードを指定するグレード値を受信すると、当該受信したグレード値に対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。

かくするにつきこの半導体記憶装置１Ｘは、第１のディップスイッチＳＷ１及び第２のディップスイッチＳＷ２を介して指定されたグレードに応じて、データ書込処理速度やデータ読出処理速度を変更することができる。

（３）第３の実施の形態
この第３の実施の形態においては、図１に示した第１の実施の形態における半導体記憶装置１と同様の構成でなる。従ってここでは図１４に示すシーケンスチャートを用いて、コントローラ３とフラッシュメモリ部２との間のデータ転送速度を設定する際のデータ転送速度設定処理手順ＲＴ３を中心に説明する。

この半導体記憶装置１のコントローラ３は、パーソナルコンピュータやデジタルカメラ等に相当する情報処理装置３１に対して接続されることによりこの情報処理装置３１から電力が供給開始されるとステップＳＰ２１に移り、フラッシュメモリ部２にアクセスすることによりこのフラッシュメモリ部２に設けられているフラッシュメモリチップＣＰの個数を認識する。

因みに本実施の形態の場合この半導体記憶装置１のコントローラ３は、接続先の情報処理装置３１から電力が供給開始された際、初期設定としてコントローラ３とフラッシュメモリ部２とのデータ転送速度をグレード１に設定するようになされている。

次いでこの半導体記憶装置１のコントローラ３はステップＳＰ２２に移り、ステップＳＰ２１において認識したフラッシュメモリチップＣＰの個数に基づいて設定可能なグレードを認識する。つまりこのコントローラ３は、ステップＳＰ２１において認識したフラッシュメモリチップＣＰの個数が例えば４個である場合には設定可能なグレードとしてグレード１のみを認識し、ステップＳＰ２１において認識したフラッシュメモリチップＣＰの個数が例えば８個である場合には設定可能なグレードとしてグレード１及びグレード２を認識し、ステップＳＰ２１において認識したフラッシュメモリチップＣＰの個数が例えば１６個である場合には設定可能なグレードとしてグレード１、グレード２及びグレード３を認識する。そしてこのコントローラ３は、当該認識した設定可能なグレードを示してなる設定可能グレード情報と、現在設定されているグレード（つまりグレード１）のグレード値「００」を示してなる現グレード情報とを、グレードレジスタ部９に記憶する。

一方情報処理装置３１はステップＳＰ２３において、接続されている半導体記憶装置１から所定の属性情報を読み出し、当該読み出した属性情報に基づいて半導体記憶装置１が接続されていることを認識する。

また半導体記憶装置１のコントローラ３はステップＳＰ２４に移り、グレードレジスタ部９に記憶した設定可能グレード情報及び現グレード情報を、情報処理装置３１に対して送信する。

情報処理装置３１は半導体記憶装置１から設定可能グレード情報及び現グレード情報を受信するとステップＳＰ２５に移り、この現グレード情報に示されているグレード１が、情報処理装置３１において現在実行している処理（アプリケーション）に適合しているか否かを判定する。例えばこの情報処理装置３１は、現在実行している処理がデータ量の大きいデータを半導体記憶装置１に記憶させる処理であれば、かかる現グレード情報に示されているグレード１を不適合と判定する。そしてこのように不適合と判定した場合この情報処理装置３１は、半導体記憶装置１から受信した設定可能グレード情報に示されている設定可能なグレードの中から、現在実行している処理に適合する例えばグレード３を選択し、当該選択したグレード３を指定するグレード指定信号を半導体記憶装置１に対して送信する。

半導体記憶装置１のコントローラ３はこのグレード指定信号を受信するとステップＳＰ２６に進み、メインメモリ部４に格納されているファームウェアのうち、このグレード指定信号により指定されたグレード３に応じたファームウェアを有効にする。これによりこのコントローラ３は次のステップＳＰ２７において、グレード３となるように論理ブロックの割り当てを行う論理ブロック割当処理を実行する。

つまりこの論理ブロック割当処理においては、図９に一例として示したように、１６個のフラッシュメモリチップＣＰのそれぞれの物理ブロックを１つの論理ブロックとして割り当てる。

そして半導体記憶装置１のコントローラ３は続くステップＳＰ２８に移り、この論理ブロック割当処理により論理ブロックの割り当てが成功したグレード３のグレード値「１０」を、現グレード情報としてグレードレジスタ部９に記憶させる。次いで半導体記憶装置１のコントローラ３はステップＳＰ２９に移り、グレード３の設定が完了した旨を通知するための設定完了通知信号を情報処理装置３１に対して送信する。

情報処理装置３１はこの設定完了通知信号を受信するとステップＳＰ３０に移り、この設定完了通知信号により通知されたグレード３により半導体記憶装置１とのデータ通信を実行する。

以上の構成においてこの半導体記憶装置１が接続されている情報処理装置３１は、現在実行している処理（アプリケーション）の種類に応じたグレードを指定するグレード指定信号を半導体記憶装置１に対して送信する。

この半導体記憶装置１のコントローラ３は、情報処理装置３１からグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。

かくするにつきこの半導体記憶装置１は、接続先の情報処理装置３１において実行されている処理に応じて、データ書込処理速度やデータ読出処理速度を変更することができる。

また本実施の形態の場合この半導体記憶装置１は、接続先の情報処理装置３１において実行されている処理に応じて、データ書込処理速度やデータ読出処理速度を変更するようにしたが、本発明はこれに限らず、接続先の情報処理装置３１における電力供給状況に応じて、データ書込処理速度やデータ読出処理速度を変更するようにしても良い。つまりこの場合半導体記憶装置１は、例えば、接続先の情報処理装置３１がその内部に設けられたバッテリからの電力供給により動作している場合であれば、データ書込処理速度やデータ読出処理速度を低下させることにより、かかるバッテリの充電量を急激に減少させてしまうことを回避することができる。また半導体記憶装置１は、例えば、接続先の情報処理装置３１が商用電源からの電源供給により動作している場合であれば、データ書込処理速度やデータ読出処理速度を上げることにより、データ書込処理やデータ読出処理の処理時間を短縮させることができる。

（４）他の実施の形態
なお上述した第１乃至第３の実施の形態においては、半導体記憶装置１に設けるフラッシュメモリチップＣＰの個数を、１６個にする場合について述べたが、本発明はこれに限らず、複数個であれば１６個以下又は１６個以上であっても良い。

因みに上述した第１乃至第３の実施の形態においては、グレード１、グレード２及びグレード３の３種類を実現するため、半導体記憶装置１に対して１６個のフラッシュメモリチップＣＰを設ける場合について述べた。しかしながら、グレード１だけを実現するために４個のフラッシュメモリチップＣＰのみが半導体記憶装置１に設けられる場合には、当該半導体記憶装置１に対して上述した第１及び第２のディップスイッチＳＷ１、ＳＷ２を設けないようにしても良い。若しくは当該半導体記憶装置１のコントローラ３内部に、設定可能なグレード（つまりグレード１）を示したデータを記憶するレジスタを設け、当該半導体記憶装置１のコントローラ３がこのレジスタに記憶されているデータに基づいて、設定可能なグレード以外のグレード（グレード２及びグレード３）を設定無効化するようにしても良い。

また、グレード１及びグレード２だけを実現するために８個のフラッシュメモリチップＣＰのみが半導体記憶装置１に設けられる場合には、グレード１及びグレード２の切り替えだけを行い得るように、当該半導体記憶装置１に対してディップスイッチＳＷを１つだけ設けるようにしても良い。若しくは当該半導体記憶装置１のコントローラ３内部に、設定可能なグレード（つまりグレード１及びグレード２）を示したデータを記憶するレジスタを設け、当該半導体記憶装置１のコントローラ３がこのレジスタに記憶されているデータに基づいて、設定可能なグレード以外のグレード（グレード３）を設定無効化するようにしても良い。

また上述した第１乃至第３の実施の形態においては、データを記憶する複数のメモリ手段として、フラッシュメモリチップＣＰを適用する場合について述べたが、本発明はこれに限らず、この他種々の半導体メモリやその他メモリを適用することができる。

さらに上述した第１乃至第３の実施の形態においては、メモリ手段を制御する制御手段として、図１等に示したコントローラ３を適用する場合について述べたが、本発明はこれに限らず、この他種々の構成を適用することができる。

さらに上述した第１乃至第３の実施の形態においては、データ書込処理速度及びデータ読出処理速度が最も遅いグレード１であるときでも、最低４個のフラッシュメモリチップＣＰを活性化させることにより、データ書込処理速度及びデータ読出処理速度を保障する場合について述べたが、本発明はこれに限らず、この他種々の手法を適用することができる。

本発明は、例えば、パーソナルコンピュータやデジタルカメラ等の情報処理装置から供給されるデータを内部の半導体メモリに対して記憶するようになされた半導体記憶装置に利用することができる。

第１の実施の形態における半導体記憶装置の構成を示す略線図である。 フラッシュメモリ部の構成を示す略線図である。 各グレードの内容を示すテーブルである。 メモリインタリーブの様子を示す略線図である。 各グレードにおいて活性化させるフラッシュメモリチップの数を示す略線図である。 データ転送速度設定処理手順（１）を示すシーケンスチャートである。 グレード１の場合における論理ブロックの割り当てを示す略線図である。 グレード２の場合における論理ブロックの割り当てを示す略線図である。 グレード３の場合における論理ブロックの割り当てを示す略線図である。 第２の実施の形態における半導体記憶装置の構成を示す略線図である。 半導体記憶装置の外観構成を示す略線図である。 ディップスイッチの様子を示す略線図である。 データ転送速度設定処理手順（２）を示すフローチャートである。 データ転送速度設定処理手順（３）を示すシーケンスチャートである。

符号の説明

１、１Ｘ……半導体記憶装置、２……フラッシュメモリ部、３……コントローラ、９……グレードレジスタ部、ＣＰ……フラッシュメモリチップ、ＳＷ……ディップスイッチ。

Claims (5)

1. データを記憶する複数のメモリ手段と、
   上記メモリ手段を制御する制御手段と
   を有し、
   上記制御手段は、
   供給された指定信号により指定された個数の上記メモリ手段に対して、接続している接続先装置から供給されたデータを書き込むデータ書込処理又は上記接続先装置から要求されたデータを読み出すデータ読出処理を並列的に実行する
   ことを特徴とする記憶装置。
2. 上記接続先装置とＰＣＩエキスプレス（PCI Express）方式に基づいてデータ通信するためのデータ通信手段を有する
   ことを特徴とする請求項１に記載の記憶装置。
3. 上記制御手段は、
   上記接続先装置から供給された上記指定信号により指定された個数の上記メモリ手段に対して、当該接続先装置から供給されたデータを書き込むデータ書込処理又は当該接続先装置から要求されたデータを読み出すデータ読出処理を並列的に実行する
   ことを特徴とする請求項１に記載の記憶装置。
4. 上記メモリ手段の個数をユーザに指定させる指定手段を有し、
   上記指定手段は、ユーザにより指定された上記メモリ手段の個数を示した上記指定信号を生成して上記制御手段に供給する
   ことを特徴とする請求項１に記載の記憶装置。
5. データを記憶する複数のメモリ手段と、
   上記メモリ手段を制御する制御手段と
   を有し、
   接続している接続先装置から供給されたデータを書き込むデータ書込処理速度又は上記接続先装置から要求されたデータを読み出すデータ読出処理速度を保障するようにした
   ことを特徴とする記憶装置。
   

Images