JP4622871B2 - データ処理システム、アクセス制御方法、その装置およびそのプログラム - Google Patents
データ処理システム、アクセス制御方法、その装置およびそのプログラム Download PDFInfo
- Publication number
- JP4622871B2 JP4622871B2 JP2006017906A JP2006017906A JP4622871B2 JP 4622871 B2 JP4622871 B2 JP 4622871B2 JP 2006017906 A JP2006017906 A JP 2006017906A JP 2006017906 A JP2006017906 A JP 2006017906A JP 4622871 B2 JP4622871 B2 JP 4622871B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- time
- data
- ports
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0613—Improving I/O performance in relation to throughput
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
本発明は、複数のポートにタイムスロットを割り当てて記憶手段に対するアクセスを制御するデータ処理システム、アクセス制御方法、その装置およびそのプログラムに関する。
例えば、複数の処理装置が、ＲＡＩＤ(Redundant Arrays of Inexpensive Disks)など記憶装置にアクセスし、当該記憶装置から読み出したコンテンツデータを所定の出力レートで送信(放送)するシステムがある。
上記処理装置は、例えば、上記送信処理以外にも、種々の用途で上記記憶装置にアクセスを行う。
このようなシステムでは、複数の処理装置あるいはそのポートの各々に、所定の周期で必ず上記記憶装置へのアクセスが許可される固定時間を割り当てるようにタイムスロット方式を採用している。
これにより、複数の処理装置あるいはそのポートの各々は、自らに割り当てられたタイムスロットの期間内に上記記憶装置にアクセスを行う。
上記処理装置は、例えば、上記送信処理以外にも、種々の用途で上記記憶装置にアクセスを行う。
このようなシステムでは、複数の処理装置あるいはそのポートの各々に、所定の周期で必ず上記記憶装置へのアクセスが許可される固定時間を割り当てるようにタイムスロット方式を採用している。
これにより、複数の処理装置あるいはそのポートの各々は、自らに割り当てられたタイムスロットの期間内に上記記憶装置にアクセスを行う。
ところで、上述したシステムにおいて、現在、再生している番組の素材（カレントファイル）と、次に再生する番組の素材（ネックストファイル）を、連続再生（Next Play）する場合、連続再生指示（コマンド）を受領したタイミングで、１タイムスロットＴＳにおいて、素材と素材のつなぎ目の再生データを読み出す（リードする）。そして、Next Delay Time後に、カレントファイルからネックストファイルへの切り替わりを実現する。
従って、カレントファイルに２シーク、ネックストファイルに２シーク要することを想定して（クラスタを跨ぐ為、２シークかかる）、ストレージのパフォーマンス、同時オン・エア保障するポート数等のスペックが決まっている。
ストレージのパフォーマンスにおいて、シーク時間の重要度が高く、多Ｉ／Ｏを実現するには、シークに時間がかからない高価なストレージを使用する必要があり、高価格化してしまうという問題が有り、結果的に、同時オン・エア保障できるポート数を少なくせざるを得なかった。
また、通常の運用において、１ＴＳのＲ／Ｗにおいて、４シークを使う事は滅多に無く、ネックストファイルの接続を保障する為に必要としている。よって、オーバースペックともいえる。
従って、カレントファイルに２シーク、ネックストファイルに２シーク要することを想定して（クラスタを跨ぐ為、２シークかかる）、ストレージのパフォーマンス、同時オン・エア保障するポート数等のスペックが決まっている。
ストレージのパフォーマンスにおいて、シーク時間の重要度が高く、多Ｉ／Ｏを実現するには、シークに時間がかからない高価なストレージを使用する必要があり、高価格化してしまうという問題が有り、結果的に、同時オン・エア保障できるポート数を少なくせざるを得なかった。
また、通常の運用において、１ＴＳのＲ／Ｗにおいて、４シークを使う事は滅多に無く、ネックストファイルの接続を保障する為に必要としている。よって、オーバースペックともいえる。
本発明は上述した従来技術の問題点を解決するために、複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段に対するアクセス制御を、処理手段の複数のポートにタイムスロットを順次割り当てて行い、一定時間内に各ポートに対してのタイムスロットの割り当てを保証する場合に、従来に比べて多くのポート数を確保することを可能にするデータ処理システム、アクセス制御方法、その装置およびそのプログラムを提供することを目的とする。
本発明によれば、複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段と、データ伝送線を介して前記記憶手段からデータを読み出す複数のポートを備えた、処理手段と、前記記憶手段に対してのアクセスを許可するタイムスロットを複数のポートに順に割り当てる制御手段と、バッファメモリとを有し、
前記制御手段は、１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当て、新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当て、前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当て、
前記処理手段は、前記複数のポートのうち、前記制御手段によってタイムスロットが割り当てられたポートを介して前記記憶手段からデータを、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードして前記バッファメモリに書き込み、前記バッファメモリから読み出したデータを処理あるいは出力する、
データ処理システムが提供される。
好ましくは、当該データ処理システムは、複数の前記処理手段を有し、
前記複数の処理手段のうち一つの処理手段が、前記複数の処理手段が備える全ポートを対象として前記制御手段の動作を行う。
前記制御手段は、１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当て、新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当て、前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当て、
前記処理手段は、前記複数のポートのうち、前記制御手段によってタイムスロットが割り当てられたポートを介して前記記憶手段からデータを、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードして前記バッファメモリに書き込み、前記バッファメモリから読み出したデータを処理あるいは出力する、
データ処理システムが提供される。
好ましくは、当該データ処理システムは、複数の前記処理手段を有し、
前記複数の処理手段のうち一つの処理手段が、前記複数の処理手段が備える全ポートを対象として前記制御手段の動作を行う。
また本発明によれば、複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段から、データ伝送線を介して複数のポートがデータを読み出す場合に、前記複数のポートによる前記記憶手段に対してのアクセスを、タイムスロットを基に制御するアクセス制御方法であって、
１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当てる第１の工程と、
新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当てる第２の工程と、
前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当てる第３の工程と、
各ポートについて、前記第１の工程および前記第２の工程で割り当てられたタイムスロットにおいて、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードしてバッファメモリに書き込み第４の工程と、
前記第４の工程で前記バッファメモリに書き込んだデータを読み出して処理あるいは出力する第５の工程と
を有するアクセス制御方法が提供される。
１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当てる第１の工程と、
新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当てる第２の工程と、
前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当てる第３の工程と、
各ポートについて、前記第１の工程および前記第２の工程で割り当てられたタイムスロットにおいて、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードしてバッファメモリに書き込み第４の工程と、
前記第４の工程で前記バッファメモリに書き込んだデータを読み出して処理あるいは出力する第５の工程と
を有するアクセス制御方法が提供される。
本発明によれば、複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段から、データ伝送線を介して複数のポートがデータを読み出す場合に、前記複数のポートによる前記記憶手段に対してのアクセスを、タイムスロットを基に制御するアクセス制御装置が実行するプログラムであって、
１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当てる第１の手順と、
新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当てる第２の手順と、
前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当てる第３の手順と、
各ポートについて、前記第１の手順および前記第２の手順で割り当てられたタイムスロットにおいて、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードしてバッファメモリに書き込む、第４の手順と、
前記第４の手順で前記バッファメモリに書き込んだデータを読み出して処理あるいは出力する第５の手順と
を前記アクセス制御装置に実行させるプログラムが提供される。
１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当てる第１の手順と、
新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当てる第２の手順と、
前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当てる第３の手順と、
各ポートについて、前記第１の手順および前記第２の手順で割り当てられたタイムスロットにおいて、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードしてバッファメモリに書き込む、第４の手順と、
前記第４の手順で前記バッファメモリに書き込んだデータを読み出して処理あるいは出力する第５の手順と
を前記アクセス制御装置に実行させるプログラムが提供される。
本発明によれば、複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段に対するアクセス制御を、処理手段の複数のポートにタイムスロットを順次割り当てて行い、一定時間内に各ポートに対してのタイムスロットの割り当てを保証する場合に、従来に比べて多くのポート数を確保できるデータ処理システム、アクセス制御方法、その装置およびそのプログラムを提供することができる。
以下、本発明の実施形態に係わるコンテンツ放送・編集システムについて説明する。
先ず、本実施形態の構成要素と、本発明の構成要素との対応関係を説明する。
ＲＡＩＤ１０＿１〜１０＿４が本発明の記憶手段に対応している。
また、図２に示すバッファメモリ５３が本発明のメモリに対応している。
また、入出力処理装置２４＿１〜２４＿４がプログラムＭ＿ＰＲＧおよび被制御プログラムＲ＿ＰＲＧを実行したものが本発明の処理手段に対応している。
また、入出力処理装置２４＿１が制御プログラムＡ＿ＰＲＧを実行したものが、本発明の制御手段に対応している。
また、本実施形態の入出力処理装置２４＿１が第３の発明のアクセス制御装置に対応し、本実施形態の制御プログラムＡ＿ＰＲＧが第４の発明のプログラムに対応している。
また、データバス１２が本発明のデータ伝送線に対応している。
また、本実施形態のＣＴＳが、本発明のサイクル時間に対応している。
先ず、本実施形態の構成要素と、本発明の構成要素との対応関係を説明する。
ＲＡＩＤ１０＿１〜１０＿４が本発明の記憶手段に対応している。
また、図２に示すバッファメモリ５３が本発明のメモリに対応している。
また、入出力処理装置２４＿１〜２４＿４がプログラムＭ＿ＰＲＧおよび被制御プログラムＲ＿ＰＲＧを実行したものが本発明の処理手段に対応している。
また、入出力処理装置２４＿１が制御プログラムＡ＿ＰＲＧを実行したものが、本発明の制御手段に対応している。
また、本実施形態の入出力処理装置２４＿１が第３の発明のアクセス制御装置に対応し、本実施形態の制御プログラムＡ＿ＰＲＧが第４の発明のプログラムに対応している。
また、データバス１２が本発明のデータ伝送線に対応している。
また、本実施形態のＣＴＳが、本発明のサイクル時間に対応している。
図１は、本発明の実施形態に係わるコンテンツ放送・編集システム１の全体構成図である。
図１に示すように、コンテンツ放送・編集システム１は、例えば、放送システム３および編集端末装置３０＿１，３０＿２を有する。
図１に示すように、放送システム３は、例えば、ＲＡＩＤ１０＿１〜１０＿４、データバス１２、制御信号線１７、操作部１８、管理サーバ２０、中継サーバ２２および入出力処理装置２４＿１〜２４＿４を有する。
図１に示すように、コンテンツ放送・編集システム１は、例えば、放送システム３および編集端末装置３０＿１，３０＿２を有する。
図１に示すように、放送システム３は、例えば、ＲＡＩＤ１０＿１〜１０＿４、データバス１２、制御信号線１７、操作部１８、管理サーバ２０、中継サーバ２２および入出力処理装置２４＿１〜２４＿４を有する。
［ＲＡＩＤ１０＿１〜１０＿４］
ＲＡＩＤ１０＿１〜１０＿４は、データバス１２に接続されている。
ＲＡＩＤ１０＿１〜１０＿４は、入出力処理装置２４＿１〜２４＿４が放送する対象となるコンテンツデータを記憶している。ＲＡＩＤ１０＿１〜１０＿４は、例えば、個々のコンテンツデータを異なるＲＡＩＤに分散して記憶する。
ＲＡＩＤ１０＿１〜１０＿４は、データバス１２に接続されている。
ＲＡＩＤ１０＿１〜１０＿４は、入出力処理装置２４＿１〜２４＿４が放送する対象となるコンテンツデータを記憶している。ＲＡＩＤ１０＿１〜１０＿４は、例えば、個々のコンテンツデータを異なるＲＡＩＤに分散して記憶する。
［操作部１８］
操作部１８は、操作ボタン、リモートコントローラあるいはコンピュータなどであり、ユーザの操作に応じた操作信号を入出力処理装置２４＿１〜２４＿４に出力する。
操作部１８は、操作ボタン、リモートコントローラあるいはコンピュータなどであり、ユーザの操作に応じた操作信号を入出力処理装置２４＿１〜２４＿４に出力する。
［管理サーバ２０］
管理サーバ２０は、ＲＡＩＤ１０＿１〜１０＿４に記憶されているコンテンツデータの記憶アドレス、ファイル名、並びに属性データなどを保持し、入出力処理装置２４＿１〜２４＿４および中継サーバ２２からの要求に応じて、これらに制御信号線１７を介して管理データを出力する。
制御信号線１７は、例えば、イーサーネット（登録商標）である。
管理サーバ２０は、ＲＡＩＤ１０＿１〜１０＿４に記憶されているコンテンツデータの記憶アドレス、ファイル名、並びに属性データなどを保持し、入出力処理装置２４＿１〜２４＿４および中継サーバ２２からの要求に応じて、これらに制御信号線１７を介して管理データを出力する。
制御信号線１７は、例えば、イーサーネット（登録商標）である。
［中継サーバ２２］
中継サーバ２２は、編集端末装置３０＿１，３０＿２が接続されたネットワーク３２と、データバス１２との間のコンテンツデータの入出力（送受信）を中継する。
また、中継サーバ２２は、編集端末装置３０＿１，３０＿２と、入出力処理装置２４＿１〜２４＿４および管理サーバ２０との間の制御信号および管理データの入出力を中継する。
編集端末装置３０＿１，３０＿２は、例えば、中継サーバ２２およびデータバス１２を介して、ＲＡＩＤ１０＿１〜１０＿４からコンテンツデータを読み出し、これを用いて編集処理を行う。
また、編集端末装置３０＿１，３０＿２は、上記編集によって生成したコンテンツデータをＲＡＩＤ１０＿１〜１０＿４に書き込む。
編集端末装置３０＿１，３０＿２によるＲＡＩＤ１０＿１〜１０＿４に対してのアクセスは、データ転送レートを保証しない非同期方式で実現される。
中継サーバ２２は、編集端末装置３０＿１，３０＿２が接続されたネットワーク３２と、データバス１２との間のコンテンツデータの入出力（送受信）を中継する。
また、中継サーバ２２は、編集端末装置３０＿１，３０＿２と、入出力処理装置２４＿１〜２４＿４および管理サーバ２０との間の制御信号および管理データの入出力を中継する。
編集端末装置３０＿１，３０＿２は、例えば、中継サーバ２２およびデータバス１２を介して、ＲＡＩＤ１０＿１〜１０＿４からコンテンツデータを読み出し、これを用いて編集処理を行う。
また、編集端末装置３０＿１，３０＿２は、上記編集によって生成したコンテンツデータをＲＡＩＤ１０＿１〜１０＿４に書き込む。
編集端末装置３０＿１，３０＿２によるＲＡＩＤ１０＿１〜１０＿４に対してのアクセスは、データ転送レートを保証しない非同期方式で実現される。
［入出力処理装置２４＿１〜２４＿４］
図２は、図１に示す入出力処理装置２４＿１〜２４＿４の構成図である。
図２に示すように、入出力処理装置２４＿１〜２４＿４の各々は、例えば、入出力回路５０、制御インタフェース５１、バスインタフェース５２、バッファメモリ（バンクメモリ）５３、メモリ５４および処理回路５６を有し、これらがデータ線５７を介して接続されている。
図２は、図１に示す入出力処理装置２４＿１〜２４＿４の構成図である。
図２に示すように、入出力処理装置２４＿１〜２４＿４の各々は、例えば、入出力回路５０、制御インタフェース５１、バスインタフェース５２、バッファメモリ（バンクメモリ）５３、メモリ５４および処理回路５６を有し、これらがデータ線５７を介して接続されている。
入出力回路５０は、例えば、複数のポートと、各ポートに対応付けられたバッファメモリとを有する。
なお、図２に示す例では、ポートとバッファメモリの組を４つ設けた場合を例示したが、その数は任意である。
なお、図２に示す例では、ポートとバッファメモリの組を４つ設けた場合を例示したが、その数は任意である。
図２に示すポートは、再生ポートとして機能する場合に、例えば、図１に示すＲＡＩＤ１０＿１〜１０＿４から読み出した放送対象のコンテンツデータをコンテンツ放送・編集システム１の外部に出力する。それに対応する再生バッファメモリは、ＲＡＩＤ１０＿１〜１０＿４から読み出して再生ポートＰ１に出力する上記放送対象のコンテンツデータを一時的に記憶する。
本実施形態において、再生ポートを介したコンテンツデータの外部への出力は、例えば、放送などの用途で用いられ、予め決められた出力レートを保証することが要求される。すなわち、再生バッファメモリに記憶されたデータのデータ量（データ記憶量）がゼロになること、すなわちアンダーフローが生じないことが要求される。
本実施形態において、再生ポートを介したコンテンツデータの外部への出力は、例えば、放送などの用途で用いられ、予め決められた出力レートを保証することが要求される。すなわち、再生バッファメモリに記憶されたデータのデータ量（データ記憶量）がゼロになること、すなわちアンダーフローが生じないことが要求される。
また、図２に示すポートは、記録ポートとして機能する場合は、例えば、コンテンツ放送・編集システム１の外部からコンテンツデータを入力する。それに対応したバッファメモリは、記録ポートが入力したコンテンツデータを、ＲＡＩＤ１０＿１〜１０＿４に書き込む前に一時的に記憶する。この場合に、バッファメモリは、外部から入力および記憶したコンテンツデータによってオーバーフローしないことが要求される。
また、図２に示すポートは、試写ポートとして機能する場合は、例えば、図１に示すＲＡＩＤ１０＿１〜１０＿４から読み出した試写再生（放送）対象のコンテンツデータをコンテンツ放送・編集システム１の外部に出力する。それに対応したバッファメモリは、ＲＡＩＤ１０＿１〜１０＿４から読み出して試写ポートＰ３に出力する上記試写再生対象のコンテンツデータを一時的に記憶する。
また、図２に示すポートは、非同期ポートとして機能する場合は、コンテンツ放送・編集システム１の外部の図示しないネットワークを介して他のコンピュータ等との間で非同期でコンテンツデータを送受信する。それに対応したバッファメモリは、非同期ポートを介して送受信されるコンテンツデータを一時的に記憶する。なお、本実施形態において、試写ポートおよび非同期ポートを介したコンテンツデータの出力に対しては、出力レートの保証はされない。
また、図２に示すポートは、非同期ポートとして機能する場合は、コンテンツ放送・編集システム１の外部の図示しないネットワークを介して他のコンピュータ等との間で非同期でコンテンツデータを送受信する。それに対応したバッファメモリは、非同期ポートを介して送受信されるコンテンツデータを一時的に記憶する。なお、本実施形態において、試写ポートおよび非同期ポートを介したコンテンツデータの出力に対しては、出力レートの保証はされない。
制御インタフェース５１は、制御信号線１７を介して、他の入出力処理装置２４＿１〜２４＿４、管理サーバ２０、並びに中継サーバ２２との間で、制御信号等の入出力を行う。
バスインタフェース５２は、図１に示すデータバス１２を介してＲＡＩＤ１０＿１〜１０＿４との間でコンテンツデータの入出力を行う。
バスインタフェース５２は、各タイミングにおいて、任意の１つのポート（入出力処理回路２４＿１〜２４＿４）のみが占有できる。
メモリ５４は、プログラムＭ＿ＰＲＧ、制御プログラムＡ＿ＰＲＧ（入出力処理装置２４＿１のみ）、並びに被制御プログラムＲ＿ＰＲＧを記憶する。
入出力処理装置２４＿１〜２４＿４の各々のメモリ５４は、それぞれの基本機能を規定するプログラムＭ＿ＰＲＧを記憶している。
また、図３に示すように、入出力処理装置２４＿１のメモリ５４は、制御プログラムＡ＿ＰＲＧおよび被制御プログラムＲ＿ＰＲＧを記憶している。
また、入出力処理装置２４＿２〜２４＿４のメモリ５４は、被制御プログラムＲ＿ＰＲＧを記憶している。
なお、中継サーバ２２も、被制御プログラムＲ＿ＰＲＧを記憶している。
バスインタフェース５２は、図１に示すデータバス１２を介してＲＡＩＤ１０＿１〜１０＿４との間でコンテンツデータの入出力を行う。
バスインタフェース５２は、各タイミングにおいて、任意の１つのポート（入出力処理回路２４＿１〜２４＿４）のみが占有できる。
メモリ５４は、プログラムＭ＿ＰＲＧ、制御プログラムＡ＿ＰＲＧ（入出力処理装置２４＿１のみ）、並びに被制御プログラムＲ＿ＰＲＧを記憶する。
入出力処理装置２４＿１〜２４＿４の各々のメモリ５４は、それぞれの基本機能を規定するプログラムＭ＿ＰＲＧを記憶している。
また、図３に示すように、入出力処理装置２４＿１のメモリ５４は、制御プログラムＡ＿ＰＲＧおよび被制御プログラムＲ＿ＰＲＧを記憶している。
また、入出力処理装置２４＿２〜２４＿４のメモリ５４は、被制御プログラムＲ＿ＰＲＧを記憶している。
なお、中継サーバ２２も、被制御プログラムＲ＿ＰＲＧを記憶している。
被制御プログラムＲ＿ＰＲＧは、入出力処理装置２４＿１の制御プログラムＡ＿ＰＲＧによって割り当てられたタイムスロット内に各ポートを介してＲＡＩＤ１０＿１〜１０＿４にアクセスを行う。
制御プログラムＡ＿ＰＲＧは、後述するように、入出力処理装置２４＿１〜２４＿４の各ポートに対してＲＡＩＤ１０＿１〜１０＿４へのアクセス動作のためのタイムスロットを順に割り当てる。
被制御プログラムＲ＿ＰＲＧおよび制御プログラムＡ＿ＰＲＧに基づいた入出力処理装置２４＿１〜２４＿４の処理については後に詳細に説明する。
制御プログラムＡ＿ＰＲＧは、後述するように、入出力処理装置２４＿１〜２４＿４の各ポートに対してＲＡＩＤ１０＿１〜１０＿４へのアクセス動作のためのタイムスロットを順に割り当てる。
被制御プログラムＲ＿ＰＲＧおよび制御プログラムＡ＿ＰＲＧに基づいた入出力処理装置２４＿１〜２４＿４の処理については後に詳細に説明する。
入出力処理装置２４＿１〜２４＿４の処理回路５６は、メモリ５４に記憶されたプログラムＭ＿ＰＲＧに基づいて、当該回路の所定の処理（データ入出力処理）を行う。
また、入出力処理装置２４＿１〜２４＿４の処理回路５６は、メモリ５４に記憶された被制御プログラムＲ＿ＰＲＧに基づいて、プログラムＭ＿ＰＲＧが規定された処理に伴うＲＡＩＤ１０＿１〜１０＿４へのアクセスを制御する。
また、入出力処理装置２４＿１の処理回路５６は、メモリ５４に記憶された制御プログラムＡ＿ＰＲＧに基づいて、入出力処理装置２４＿１〜２４＿４が実行する被制御プログラムＲ＿ＰＲＧによる処理を制御する。
また、入出力処理装置２４＿１〜２４＿４の処理回路５６は、メモリ５４に記憶された被制御プログラムＲ＿ＰＲＧに基づいて、プログラムＭ＿ＰＲＧが規定された処理に伴うＲＡＩＤ１０＿１〜１０＿４へのアクセスを制御する。
また、入出力処理装置２４＿１の処理回路５６は、メモリ５４に記憶された制御プログラムＡ＿ＰＲＧに基づいて、入出力処理装置２４＿１〜２４＿４が実行する被制御プログラムＲ＿ＰＲＧによる処理を制御する。
入出力処理装置２４＿１の制御プログラムＡ＿ＰＲＧは、以下に示すように、入出力処理装置２４＿２〜２４＿４の各ポートのタイムスロットを制御する。
当該制御は、入出力処理装置２４＿１の処理回路５６が制御プログラムＡ＿ＰＲＧを基に直接行ってもよいし、入出力処理装置２４＿２〜２４＿４が被制御プログラムＲ＿ＰＲＧを基に処理回路５６からの制御に従って行ってもよい。
以下の例では、入出力処理装置２４＿１の処理回路５６が制御プログラムＡ＿ＰＲＧを基に直接行う場合を説明する。
当該制御は、入出力処理装置２４＿１の処理回路５６が制御プログラムＡ＿ＰＲＧを基に直接行ってもよいし、入出力処理装置２４＿２〜２４＿４が被制御プログラムＲ＿ＰＲＧを基に処理回路５６からの制御に従って行ってもよい。
以下の例では、入出力処理装置２４＿１の処理回路５６が制御プログラムＡ＿ＰＲＧを基に直接行う場合を説明する。
入出力処理装置２４＿１の処理回路５６は、入出力処理装置２４＿１〜２４＿４が持つｘ個のポート（Ｐ１，Ｐ２，Ｐ３，Ｐ４，．．．．）に、ＲＡＩＤ１０＿１〜１０＿４に対してのアクセス動作に関するタイムスロットＴＳを割り当てる。
すなわち、上記ｘ個のポートの各々を介したＲＡＩＤ１０＿１〜１０＿４へのアクセスは、自らにタイムスロットＴＳが割り当てられた時間のみ許可される。
すなわち、上記ｘ個のポートの各々を介したＲＡＩＤ１０＿１〜１０＿４へのアクセスは、自らにタイムスロットＴＳが割り当てられた時間のみ許可される。
入出力処理装置２４＿１〜２４＿４によるポートを介してＲＡＩＤ１０＿１〜１０＿４へのリードには以下の制約がある。
（Ａ１）各ポートについて、再生指示を入力してから１ＣＴＳ以内には次の再生指示は入力しない。
（Ａ２）ＲＡＩＤ１０＿１〜１０＿４のディスクに対してクラスタを跨ってリードするとシークが発生する。
（Ａ３）所定時間（例えば、３秒）の間に、全ポートのリードが完了する。
（Ａ１）各ポートについて、再生指示を入力してから１ＣＴＳ以内には次の再生指示は入力しない。
（Ａ２）ＲＡＩＤ１０＿１〜１０＿４のディスクに対してクラスタを跨ってリードするとシークが発生する。
（Ａ３）所定時間（例えば、３秒）の間に、全ポートのリードが完了する。
また、ポート数は、（ＣＴＳの時間）／（ＴＳの時間）に比例し、タイムスロットＴＳの時間は、その間に保証するシーク数に比例する。また、１ＴＳ内に１回のリードデータの切り換えを保証する必要がある。ここで、１ＣＴＳは、例えば、所定時間（例えば、３６フレーム時間）内にするという要求がある。従って、１ＴＳ時間が長くなる（１ＴＳで保証するシーク数の数が増える）に従って使えるポート数は少なくなる。
入出力処理装置２４＿１の処理回路５６は、図４に示すように、１タイムスロットで１シークを保証する。
これにより、従来（１ＴＳで４シーク保証）に比べて、１ＴＳ時間を短くでき、その結果、使えるポート数を多くできる。
なお、図４は、入出力処理装置２４＿１〜２４＿４が備える全ポートの各ポートを示している。
これにより、従来（１ＴＳで４シーク保証）に比べて、１ＴＳ時間を短くでき、その結果、使えるポート数を多くできる。
なお、図４は、入出力処理装置２４＿１〜２４＿４が備える全ポートの各ポートを示している。
処理回路５６は、１タイムスロット１シーク保証を実現するために、以下の構成を有する。
（Ｂ１）ＲＡＩＤ１０＿１〜１０＿４のリード動作をディスクのクラスタを跨がないで行う。
（Ｂ２）再生指示を入力した１ＣＴＳにおいて、ＲＡＩＤ１０＿１〜１０＿４に対して通常リードとプレリードとの２回のリードを行い、１回のリードの２倍のデータをリードする。
図５は、当該動作の一例を示している。図５に示すように、ＣＴＳ＃０では、再生指示ＮＰ（Ａ）の通信リードＮとプレリードＰとの２回のリードを行う。
また、ＣＴＳ＃１では、再生指示ＮＰ（Ｂ）の通信リードＮとプレリードＰとの２回のリードを行う。さらに、ＣＴＳ＃４では、再生指示ＮＰ（Ｃ）の通信リードＮとプレリードＰとの２回のリードを行う。図５に示す例では、ＣＴＳ＃２，＃３，＃５においてはプレリードは行わず、そのＴＳを他のポートが使用できる。
（Ｂ３）再生指示を入力した１ＣＴＳの次の１ＣＴＳ以外のＣＴＳにおいて、ＲＡＩＤ１０＿１〜１０＿４に対して通常リードのみを行う。
（Ｂ１）ＲＡＩＤ１０＿１〜１０＿４のリード動作をディスクのクラスタを跨がないで行う。
（Ｂ２）再生指示を入力した１ＣＴＳにおいて、ＲＡＩＤ１０＿１〜１０＿４に対して通常リードとプレリードとの２回のリードを行い、１回のリードの２倍のデータをリードする。
図５は、当該動作の一例を示している。図５に示すように、ＣＴＳ＃０では、再生指示ＮＰ（Ａ）の通信リードＮとプレリードＰとの２回のリードを行う。
また、ＣＴＳ＃１では、再生指示ＮＰ（Ｂ）の通信リードＮとプレリードＰとの２回のリードを行う。さらに、ＣＴＳ＃４では、再生指示ＮＰ（Ｃ）の通信リードＮとプレリードＰとの２回のリードを行う。図５に示す例では、ＣＴＳ＃２，＃３，＃５においてはプレリードは行わず、そのＴＳを他のポートが使用できる。
（Ｂ３）再生指示を入力した１ＣＴＳの次の１ＣＴＳ以外のＣＴＳにおいて、ＲＡＩＤ１０＿１〜１０＿４に対して通常リードのみを行う。
以下、図６を参考にして、従来（１ＴＳで４シーク保証）と、本実施形態（１ＴＳで１シーク保証）との例を対比して説明する。
従来の例では、例えば、図６（Ａ）に示すように、所定のポートを介してＲＡＩＤ１０＿１〜１０＿４からリードしながらコンテンツＡを再生中に、コンテンツＢの再生指示が出されると、処理回路は、例えば、ＣＴＳ＃２において、コンテンツＡのフレームｆｒｍ２０−２４の読み出しに続いて、ＲＡＩＤ１０＿１〜１０＿４のシーク動作を行い、コンテンツＢのフレームｆｒｍ０−４を読み出す。
ここで、従来では、図４を用いて説明したように、コンテンツ切り換えタイミングで、クラスタを跨ったリードが発生することも想定して４シークを保証している。
従来の例では、例えば、図６（Ａ）に示すように、所定のポートを介してＲＡＩＤ１０＿１〜１０＿４からリードしながらコンテンツＡを再生中に、コンテンツＢの再生指示が出されると、処理回路は、例えば、ＣＴＳ＃２において、コンテンツＡのフレームｆｒｍ２０−２４の読み出しに続いて、ＲＡＩＤ１０＿１〜１０＿４のシーク動作を行い、コンテンツＢのフレームｆｒｍ０−４を読み出す。
ここで、従来では、図４を用いて説明したように、コンテンツ切り換えタイミングで、クラスタを跨ったリードが発生することも想定して４シークを保証している。
これに対して、本実施形態では、入出力処理装置２４＿１の処理回路５６は、例えば、図６（Ｂ）に示すように、コンテンツＡの再生指示（コンテンツ切り換え指示）後の最初のＣＴＳ＃０において、コンテンツＡの２ＣＴＳ分のフレームｆｒｍ０−９，１０−１９をＲＡＩＤ１０＿１〜１０＿４から読み出させ、対象となるポートの入出力処理装置２４＿１〜２４＿４のバッファメモリ５３に格納させる（プレリードさせる）。
そして、処理回路５６は、次のＣＴＳ＃１では、続くフレームｆｒｍ２０−２９をＲＡＩＤ１０＿１〜１０＿４からリードする。
処理回路５６は、ＣＴＳ＃１内にコンテンツＢの再生指示を入力すると、次のＣＴＳ＃２において、コンテンツＢの２ＣＴＳ分のフレームｆｒｍ０−９，１０−１９をＲＡＩＤ１０＿１〜１０＿４から読み出させ、対象となるポートの入出力処理装置２４＿１〜２４＿４のバッファメモリ５３に格納させる（プレリードさせる）。
それと並行して、処理回路５６は、上記プレリードしたコンテンツＡのフレームｆｒｍ２０−２４をバッファメモリ５３から読み出して処理する。
本実施形態では、上述したように、プレリード動作を行うと共に、クラスタを跨ったリードを行わないようにすることで、１ＴＳに対して１シーク保証にしても、コンテンツの切り換え動作を適切なタイミングで行うことができる。
そして、処理回路５６は、次のＣＴＳ＃１では、続くフレームｆｒｍ２０−２９をＲＡＩＤ１０＿１〜１０＿４からリードする。
処理回路５６は、ＣＴＳ＃１内にコンテンツＢの再生指示を入力すると、次のＣＴＳ＃２において、コンテンツＢの２ＣＴＳ分のフレームｆｒｍ０−９，１０−１９をＲＡＩＤ１０＿１〜１０＿４から読み出させ、対象となるポートの入出力処理装置２４＿１〜２４＿４のバッファメモリ５３に格納させる（プレリードさせる）。
それと並行して、処理回路５６は、上記プレリードしたコンテンツＡのフレームｆｒｍ２０−２４をバッファメモリ５３から読み出して処理する。
本実施形態では、上述したように、プレリード動作を行うと共に、クラスタを跨ったリードを行わないようにすることで、１ＴＳに対して１シーク保証にしても、コンテンツの切り換え動作を適切なタイミングで行うことができる。
さらに、図７を用いて複数のポートで再生指示ＮＰのタイミングが重なった場合を説明する。
図７に示す再生指示ＮＰが複数のポートに対して出されると、次のＣＴＳのタイムスロットＴＳ０〜１１において、ポートｐ１〜１２の通常リードＮが順に行われ、その後、タイムスロットＴＳ５〜１４と、次のＣＴＳのタイムスロットＴＳ０，１において、ポートｐ１〜１２のプレリードＰが行われる。
図７において、「Next Delay Time」は、ユーザから再生指示を行ってから、Next Delay Time時間後のタイミングで、カレントファイルから、ネックストファイルへ切り替わるような固定ディレイタイムである。また、「Next Delay Time」は、複数の再生ポートが同時にオン・エアしても（つまり、各ポートの再生指示が同時に行われて、ＲＡＩＤへのアクセスが集中しても）、各ポートがネックストファイルへの切り替わりを保証出来るような固定ディレイタイムである。
図７に示す再生指示ＮＰが複数のポートに対して出されると、次のＣＴＳのタイムスロットＴＳ０〜１１において、ポートｐ１〜１２の通常リードＮが順に行われ、その後、タイムスロットＴＳ５〜１４と、次のＣＴＳのタイムスロットＴＳ０，１において、ポートｐ１〜１２のプレリードＰが行われる。
図７において、「Next Delay Time」は、ユーザから再生指示を行ってから、Next Delay Time時間後のタイミングで、カレントファイルから、ネックストファイルへ切り替わるような固定ディレイタイムである。また、「Next Delay Time」は、複数の再生ポートが同時にオン・エアしても（つまり、各ポートの再生指示が同時に行われて、ＲＡＩＤへのアクセスが集中しても）、各ポートがネックストファイルへの切り替わりを保証出来るような固定ディレイタイムである。
［ＲＡＩＤ１０＿１〜１０＿４］
ＲＡＩＤ１０＿１〜１０＿４は、例えば、２ＧＯＰが３０フレーム（ｆｒｍ）であるとすると、図８に示すようなアドレスパターンで、２ＧＯＰ分の３０フレームを単位としてフレームデータを記憶する。
また、ＲＡＩＤ１０＿１〜１０＿４の読み出しも、２ＧＯＰ（ＲＢ×Ｎ）単位で行われる。図９に示す例では、ＲＡＩＤ１０＿１〜１０＿４の読み出しは、２ＧＯＰを単位として、＜１＞〜＜５＞の順で行い、バッファメモリ５３に書き込む。ここで、再生指示ＮＰのタイミングによっては、＜１＞の読み出し対象のうち、一部（図９で斜線で示す部分）は不要になる場合がある。この場合には、当該不要になるフレームの読み出しは行わない。
なお、一つのポートからＲＡＩＤ１０＿１〜１０＿４に対してのリードは、１ＴＳ（例えば、８．５ＭＢ／１００ｍｓ）で行われる。また、一つのポートからＲＡＩＤ１０＿１〜１０＿４に対してのライトは、２ＴＳ（例えば、１７．０ＭＢ／２００ｍｓ）で行われる。
本実施形態において、１ＴＳは、例えば、１００ｍｓである。
ＲＡＩＤ１０＿１〜１０＿４は、例えば、２ＧＯＰが３０フレーム（ｆｒｍ）であるとすると、図８に示すようなアドレスパターンで、２ＧＯＰ分の３０フレームを単位としてフレームデータを記憶する。
また、ＲＡＩＤ１０＿１〜１０＿４の読み出しも、２ＧＯＰ（ＲＢ×Ｎ）単位で行われる。図９に示す例では、ＲＡＩＤ１０＿１〜１０＿４の読み出しは、２ＧＯＰを単位として、＜１＞〜＜５＞の順で行い、バッファメモリ５３に書き込む。ここで、再生指示ＮＰのタイミングによっては、＜１＞の読み出し対象のうち、一部（図９で斜線で示す部分）は不要になる場合がある。この場合には、当該不要になるフレームの読み出しは行わない。
なお、一つのポートからＲＡＩＤ１０＿１〜１０＿４に対してのリードは、１ＴＳ（例えば、８．５ＭＢ／１００ｍｓ）で行われる。また、一つのポートからＲＡＩＤ１０＿１〜１０＿４に対してのライトは、２ＴＳ（例えば、１７．０ＭＢ／２００ｍｓ）で行われる。
本実施形態において、１ＴＳは、例えば、１００ｍｓである。
以下、図１に示す放送システム３の動作例を説明する。
当該動作例では、入出力処理装置２４＿１の処理回路５６が行う、入出力処理装置２４＿１〜２４＿４の各ポートからＲＡＩＤ１０＿１〜１０＿４に対するアクセスのタイムスロット制御を主として説明する。
［第１の動作例］
図１０は、入出力処理装置２４＿１の処理回路５６によるタイムスロットの切り換えに関する基本制御を説明するためのフローチャートである。
ステップＳＴ１：
入出力処理装置２４＿１の処理回路５６は、１ＴＳ時間が経過したか否かを判断し、経過したと判断するとステップＳＴ２に進む。
当該動作例では、入出力処理装置２４＿１の処理回路５６が行う、入出力処理装置２４＿１〜２４＿４の各ポートからＲＡＩＤ１０＿１〜１０＿４に対するアクセスのタイムスロット制御を主として説明する。
［第１の動作例］
図１０は、入出力処理装置２４＿１の処理回路５６によるタイムスロットの切り換えに関する基本制御を説明するためのフローチャートである。
ステップＳＴ１：
入出力処理装置２４＿１の処理回路５６は、１ＴＳ時間が経過したか否かを判断し、経過したと判断するとステップＳＴ２に進む。
ステップＳＴ２：
入出力処理装置２４＿１の処理回路５６は、予め決められた順序に従って、前回タイムスロットを割り当てたポートの次のポートを特定し、当該特定したポートにタイムスロットを割り当てる。
このとき、処理回路５６は、１ＣＴＳ内に全てのポートにタイムスロットＴＳが割り当てられるように制御を行う。
入出力処理装置２４＿１の処理回路５６は、予め決められた順序に従って、前回タイムスロットを割り当てたポートの次のポートを特定し、当該特定したポートにタイムスロットを割り当てる。
このとき、処理回路５６は、１ＣＴＳ内に全てのポートにタイムスロットＴＳが割り当てられるように制御を行う。
［第２の動作例］
図１１は、再生指示ＮＰを入力した場合の入出力処理装置２４＿１の処理回路５６の制御を説明するためのフローチャートである。
図１１に示す処理は、図１０の処理と並行して行われる。
ステップＳＴ１１：
入出力処理装置２４＿１の処理回路５６は、図１に示す操作部１８などの操作に応じた再生指示ＮＰを入力したか否かを判断し、入力したと判断するとステップＳＴ１２に進む。
当該再生指示ＮＰでは、読み出しコンテンツの切り換えを指示するポートが指定されている。
図１１は、再生指示ＮＰを入力した場合の入出力処理装置２４＿１の処理回路５６の制御を説明するためのフローチャートである。
図１１に示す処理は、図１０の処理と並行して行われる。
ステップＳＴ１１：
入出力処理装置２４＿１の処理回路５６は、図１に示す操作部１８などの操作に応じた再生指示ＮＰを入力したか否かを判断し、入力したと判断するとステップＳＴ１２に進む。
当該再生指示ＮＰでは、読み出しコンテンツの切り換えを指示するポートが指定されている。
ステップＳＴ１２：
入出力処理装置２４＿１の処理回路５６は、現在のＣＴＳが、ステップＳＴ１１の再生指示ＮＰで指定されたポートに関して、再生指示ＮＰを入力後の最初のＣＴＳであるか否かを判断し、最初のＣＴＳであると判断するとステップＳＴ１３に進み、そうでない場合にはステップＳＴ１４に進む。
入出力処理装置２４＿１の処理回路５６は、現在のＣＴＳが、ステップＳＴ１１の再生指示ＮＰで指定されたポートに関して、再生指示ＮＰを入力後の最初のＣＴＳであるか否かを判断し、最初のＣＴＳであると判断するとステップＳＴ１３に進み、そうでない場合にはステップＳＴ１４に進む。
ステップＳＴ１３：
入出力処理装置２４＿１の処理回路５６は、再生指示ＮＰを入力後の最初のＣＴＳ内に、再生指示ＮＰに係わるポートに２ＴＳを割り当てる。
処理回路５６は、当該２ＴＳのうち、最初の１ＴＳにおいて、当該最初のＣＴＳで使用（放送あるいは処理）するデータを通常リードしてバッファメモリ５３に書き込む。そして、次の１ＴＳにおいて、次のＣＴＳで使用するデータをプレリードしてバッファメモリ５３に書き込む。
入出力処理装置２４＿１の処理回路５６は、再生指示ＮＰを入力後の最初のＣＴＳ内に、再生指示ＮＰに係わるポートに２ＴＳを割り当てる。
処理回路５６は、当該２ＴＳのうち、最初の１ＴＳにおいて、当該最初のＣＴＳで使用（放送あるいは処理）するデータを通常リードしてバッファメモリ５３に書き込む。そして、次の１ＴＳにおいて、次のＣＴＳで使用するデータをプレリードしてバッファメモリ５３に書き込む。
ステップＳＴ１４：
入出力処理装置２４＿１の処理回路５６は、再生指示ＮＰを入力後の最初のＣＴＳ以外のＣＴＳ内に、再生指示ＮＰに係わるポートに１ＴＳを割り当てる。
処理回路５６は、当該１ＴＳにおいて、当該ＣＴＳで使用（放送あるいは処理）するデータを通常リードしてバッファメモリ５３に書き込む。
入出力処理装置２４＿１の処理回路５６は、再生指示ＮＰを入力後の最初のＣＴＳ以外のＣＴＳ内に、再生指示ＮＰに係わるポートに１ＴＳを割り当てる。
処理回路５６は、当該１ＴＳにおいて、当該ＣＴＳで使用（放送あるいは処理）するデータを通常リードしてバッファメモリ５３に書き込む。
このように、入出力処理装置２４＿１の処理回路５６は、再生指示を入力した１ＣＴＳにおいて、ＲＡＩＤ１０＿１〜１０＿４に対して通常リードとプレリードとの２回のリードを行い、１回のリードの２倍のデータをリードしてバッファメモリ５３に書き込む。また、その後のＣＴＳでは、続くデータを通常リードする。
これより、入出力処理装置２４＿１〜２４＿４のバッファメモリ５３には、次のＣＴＳで使用されるデータが先行して記憶され、次のＣＴＳにおいて再生指示ＮＰを受けた場合（コンテンツの切り換えが発生した場合）でも、次のＣＴＳにおいて切り換え後のデータのみをＲＡＩＤ１０＿１〜１０＿４から読み出せばよい。すなわち、１ＴＳ内に１シークのみを保証しても１ＴＳ内にコンテンツの切り換えを実現できる。
これより、入出力処理装置２４＿１〜２４＿４のバッファメモリ５３には、次のＣＴＳで使用されるデータが先行して記憶され、次のＣＴＳにおいて再生指示ＮＰを受けた場合（コンテンツの切り換えが発生した場合）でも、次のＣＴＳにおいて切り換え後のデータのみをＲＡＩＤ１０＿１〜１０＿４から読み出せばよい。すなわち、１ＴＳ内に１シークのみを保証しても１ＴＳ内にコンテンツの切り換えを実現できる。
以上説明したように、コンテンツ放送・編集システム１によれば、入出力処理装置２４＿１の処理回路５６は、ＲＡＩＤ１０＿１〜１０＿４のリード動作をディスクのクラスタを跨がないで行うよう制御するとともに、再生指示を入力した後の１ＣＴＳにおいて、ＲＡＩＤ１０＿１〜１０＿４に対して通常リードとプレリードとの２回のリードを行い、１回のリードの２倍のデータをリードする。
これにより、１タイムスロットＴＳ内に１シーク動作を保証すればよく、タイムスロットＴＳの時間、従来（１ＴＳ、４シーク保証）に比べて短縮できる。そのため、１ＣＴＳ内に規定できるポート数を従来に比べて多くできる。特に、１ＣＴＳ内に少なくとも１回はＲＡＩＤ１０＿１〜１０＿４へのアクセスを保証することが要求されるオン・エアー（ＯＮ ＡＩＲ）のポート数を増やすことができる。すなわち、読み出しレートを保証するポート数を増やすことができる。
これにより、１タイムスロットＴＳ内に１シーク動作を保証すればよく、タイムスロットＴＳの時間、従来（１ＴＳ、４シーク保証）に比べて短縮できる。そのため、１ＣＴＳ内に規定できるポート数を従来に比べて多くできる。特に、１ＣＴＳ内に少なくとも１回はＲＡＩＤ１０＿１〜１０＿４へのアクセスを保証することが要求されるオン・エアー（ＯＮ ＡＩＲ）のポート数を増やすことができる。すなわち、読み出しレートを保証するポート数を増やすことができる。
本発明は上述した実施形態には限定されない。
上述した実施形態では、入出力処理装置２４＿１〜２４＿４およびＲＡＩＤ１０＿１〜１０＿４を異なる装置として実現した場合を例示したが、入出力処理装置２４＿１〜２４＿４およびＲＡＩＤ１０＿１〜１０＿４、あるいは放送システム３の構成の全てを１つの装置筐体やチップ内に内蔵してもよい。
また、上述した実施形態では、本発明の記憶手段として、ＲＡＩＤ１０＿１〜１０＿４を例示したが、複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶装置であれば、ＲＡＩＤ以外の記憶装置であってもよい。
また、入出力処理回路２４＿１〜２４＿４やポートの数は複数であれば任意である。
上述した実施形態では、入出力処理装置２４＿１〜２４＿４およびＲＡＩＤ１０＿１〜１０＿４を異なる装置として実現した場合を例示したが、入出力処理装置２４＿１〜２４＿４およびＲＡＩＤ１０＿１〜１０＿４、あるいは放送システム３の構成の全てを１つの装置筐体やチップ内に内蔵してもよい。
また、上述した実施形態では、本発明の記憶手段として、ＲＡＩＤ１０＿１〜１０＿４を例示したが、複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶装置であれば、ＲＡＩＤ以外の記憶装置であってもよい。
また、入出力処理回路２４＿１〜２４＿４やポートの数は複数であれば任意である。
１…コンテンツ放送・編集システム、３…放送システム、１０＿１〜１０＿４…ＲＡＩＤ、１２…データバス、２４＿１〜２４＿４…入出力処理装置、１６…中継サーバ、１７…制御信号線、１８…操作部、２０…管理サーバ、３０＿１，３０＿２…編集端末装置、３２…ネットワーク、５０…入出力回路、５１…制御インタフェース、５２…バスインタフェース、５３…バッファメモリ、５４…メモリ、５６…処理回路、Ｍ＿ＰＲＧ…プログラム、Ａ＿ＰＲＧ…制御プログラム、Ｒ＿ＰＲＧ…被制御プログラム
Claims (4)
- 複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段と、
データ伝送線を介して前記記憶手段からデータを読み出す複数のポートを備えた、処理手段と、
前記記憶手段に対してのアクセスを許可するタイムスロットを複数のポートに順に割り当てる制御手段と、
バッファメモリと、
を有し、
前記制御手段は、
１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当て、
新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当て、
前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当て、
前記処理手段は、
前記複数のポートのうち、前記制御手段によってタイムスロットが割り当てられたポートを介して前記記憶手段からデータを、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードして前記バッファメモリに書き込み、前記バッファメモリから読み出したデータを処理あるいは出力する、
データ処理システム。 - 当該データ処理システムは、複数の前記処理手段を有し、
前記複数の処理手段のうち一つの処理手段が、前記複数の処理手段が備える全ポートを対象として前記制御手段の動作を行う
請求項１に記載のデータ処理システム。 - 複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段から、データ伝送線を介して複数のポートがデータを読み出す場合に、前記複数のポートによる前記記憶手段に対してのアクセスを、タイムスロットを基に制御するアクセス制御方法であって、
１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当てる第１の工程と、
新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当てる第２の工程と、
前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当てる第３の工程と、
各ポートについて、前記第１の工程および前記第２の工程で割り当てられたタイムスロットにおいて、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードしてバッファメモリに書き込む、第４の工程と、
前記第４の工程で前記バッファメモリに書き込んだデータを読み出して処理あるいは出力する第５の工程と
を有するアクセス制御方法。 - 複数のクラスタ領域にデータを記憶し、クラスタ領域を跨ぐ読み出し時にシーク動作を行う記憶手段から、データ伝送線を介して複数のポートがデータを読み出す場合に、前記複数のポートによる前記記憶手段に対してのアクセスを、タイムスロットを基に制御するアクセス制御装置が実行するプログラムであって、
１シーク動作を保証する時間のタイムスロットを、各ポートについて連続して読み出し指示を受け付けることを許可する最短時間であるサイクル時間内に全ての前記ポートに割り当てる第１の手順と、
新たな前記読み出し指示を受けると、第１のサイクル時間内に２以上のタイムスロットを前記読み出し指示に係わるポートに割り当てる第２の手順と、
前記第１のサイクル時間後の第２のサイクル時間内に１タイムスロットを前記割り当て指示に係わるポートに割り当てる第３の手順と、
各ポートについて、前記第１の手順および前記第２の手順で割り当てられたタイムスロットにおいて、１タイムスロットにつき通常リードとプレリードの２回のリードを行い、１回のリードで２倍のデータをリードしてバッファメモリに書き込む、第４の手順と、
前記第４の手順で前記バッファメモリに書き込んだデータを読み出して処理あるいは出力する第５の手順と
を前記アクセス制御装置に実行させるプログラム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006017906A JP4622871B2 (ja) | 2006-01-26 | 2006-01-26 | データ処理システム、アクセス制御方法、その装置およびそのプログラム |
| EP20070250185 EP1818799A3 (en) | 2006-01-26 | 2007-01-18 | Data processing system, access controlling method, access controlling apparatus and recording medium |
| US11/657,218 US7623544B2 (en) | 2006-01-26 | 2007-01-24 | Data processing system, access controlling method, access controlling apparatus and recording medium |
| KR20070007949A KR20070078388A (ko) | 2006-01-26 | 2007-01-25 | 데이터 처리 시스템, 액세스 제어 방법, 액세스 제어 장치및 기록 매체 |
| CN2007100081193A CN101009658B (zh) | 2006-01-26 | 2007-01-26 | 访问控制方法和设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006017906A JP4622871B2 (ja) | 2006-01-26 | 2006-01-26 | データ処理システム、アクセス制御方法、その装置およびそのプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007200025A JP2007200025A (ja) | 2007-08-09 |
| JP4622871B2 true JP4622871B2 (ja) | 2011-02-02 |
Family
ID=37946421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006017906A Expired - Fee Related JP4622871B2 (ja) | 2006-01-26 | 2006-01-26 | データ処理システム、アクセス制御方法、その装置およびそのプログラム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7623544B2 (ja) |
| EP (1) | EP1818799A3 (ja) |
| JP (1) | JP4622871B2 (ja) |
| KR (1) | KR20070078388A (ja) |
| CN (1) | CN101009658B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996137A (zh) * | 2009-08-20 | 2011-03-30 | 威刚科技（苏州）有限公司 | 存储装置与其资料处理方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577699B2 (ja) * | 1993-08-26 | 1997-02-05 | 日本電信電話株式会社 | 多重読書き方法 |
| JP2831933B2 (ja) * | 1993-09-02 | 1998-12-02 | 日本電信電話株式会社 | ビデオライブラリシステム |
| JP3575862B2 (ja) * | 1995-03-16 | 2004-10-13 | 株式会社東芝 | ストリームスケジューリング方法及び装置 |
| JP2005078385A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | データ記録再生装置及び時分割アクセス制御方法 |
| JP2005078350A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | データ処理システム、その方法およびデータ処理装置 |
| JP3869008B2 (ja) * | 1995-07-13 | 2007-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 論理的に連続するクラスタ間でデータを反復する方法およびシステム |
| JP4305378B2 (ja) * | 2004-12-13 | 2009-07-29 | ソニー株式会社 | データ処理システム、アクセス制御方法、その装置およびそのプログラム |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11232205A (ja) * | 1998-02-17 | 1999-08-27 | Sony Corp | データ入出力装置及びデータ入出力方法 |
| JP3997640B2 (ja) * | 1999-02-01 | 2007-10-24 | 松下電器産業株式会社 | 情報記録再生装置 |
| US6895015B1 (en) * | 1999-05-05 | 2005-05-17 | Advanced Micro Devices, Inc. | Dynamic time slot allocation in internal rules checker scheduler |
| US6871011B1 (en) * | 2000-09-28 | 2005-03-22 | Matsushita Electric Industrial Co., Ltd. | Providing quality of service for disks I/O sub-system with simultaneous deadlines and priority |
| CN1528088A (zh) * | 2000-12-13 | 2004-09-08 | ���Ĵ���ѧ | 经由网络递送媒体选择的方法与系统 |
| US7283556B2 (en) * | 2001-07-31 | 2007-10-16 | Nishan Systems, Inc. | Method and system for managing time division multiplexing (TDM) timeslots in a network switch |
| US7457312B2 (en) * | 2002-06-19 | 2008-11-25 | Microsoft Corporation | Bandwidth sharing in advanced streaming format |
| US7490345B2 (en) * | 2002-07-08 | 2009-02-10 | Terayon Communications Systems, Inc. | Upstream only linecard with front end multiplexer for CMTS |
| US7415033B2 (en) * | 2002-12-19 | 2008-08-19 | International Business Machines Corporation | Dynamic time division multiplexing circuit without a shadow table |
| US7535841B1 (en) * | 2003-05-14 | 2009-05-19 | Nortel Networks Limited | Flow-rate-regulated burst switches |
| US7114016B2 (en) * | 2003-12-23 | 2006-09-26 | Intel Corporation | Page-aware descriptor management |
| US7400623B2 (en) * | 2005-06-02 | 2008-07-15 | Genesys Logic, Inc. | Method and apparatus for managing medium access control (MAC) address |
| JP4609356B2 (ja) * | 2006-03-23 | 2011-01-12 | ソニー株式会社 | 記憶装置及びそのアクセス制御方法 |
-
2006
- 2006-01-26 JP JP2006017906A patent/JP4622871B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-18 EP EP20070250185 patent/EP1818799A3/en not_active Withdrawn
- 2007-01-24 US US11/657,218 patent/US7623544B2/en not_active Expired - Fee Related
- 2007-01-25 KR KR20070007949A patent/KR20070078388A/ko not_active Application Discontinuation
- 2007-01-26 CN CN2007100081193A patent/CN101009658B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577699B2 (ja) * | 1993-08-26 | 1997-02-05 | 日本電信電話株式会社 | 多重読書き方法 |
| JP2831933B2 (ja) * | 1993-09-02 | 1998-12-02 | 日本電信電話株式会社 | ビデオライブラリシステム |
| JP3575862B2 (ja) * | 1995-03-16 | 2004-10-13 | 株式会社東芝 | ストリームスケジューリング方法及び装置 |
| JP3869008B2 (ja) * | 1995-07-13 | 2007-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 論理的に連続するクラスタ間でデータを反復する方法およびシステム |
| JP2005078385A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | データ記録再生装置及び時分割アクセス制御方法 |
| JP2005078350A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | データ処理システム、その方法およびデータ処理装置 |
| JP4305378B2 (ja) * | 2004-12-13 | 2009-07-29 | ソニー株式会社 | データ処理システム、アクセス制御方法、その装置およびそのプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101009658B (zh) | 2011-03-30 |
| US7623544B2 (en) | 2009-11-24 |
| US20070195827A1 (en) | 2007-08-23 |
| EP1818799A3 (en) | 2009-10-21 |
| JP2007200025A (ja) | 2007-08-09 |
| CN101009658A (zh) | 2007-08-01 |
| KR20070078388A (ko) | 2007-07-31 |
| EP1818799A2 (en) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7490185B2 (en) | Data processing system, access control method, and access control device | |
| JP2000099281A (ja) | ディスクアレイ制御装置 | |
| JP2006195569A (ja) | 記憶装置 | |
| JP2007514221A (ja) | メモリコントローラ | |
| WO2006051780A1 (ja) | 同時アクセスするバンク数が異なるメモリコントローラに対応した不揮発性メモリ装置 | |
| US7725621B2 (en) | Semiconductor device and data transfer method | |
| JP4622871B2 (ja) | データ処理システム、アクセス制御方法、その装置およびそのプログラム | |
| EP2183663B1 (en) | Mass storage system with improved usage of buffer capacity | |
| JPH086736A (ja) | ディスク記憶装置 | |
| JPH11191900A (ja) | オーディオデータ処理装置 | |
| JP2000227895A (ja) | 画像データ転送装置および画像データ転送方法 | |
| JP4134852B2 (ja) | データ処理システム、その方法およびデータ処理装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPS63234316A (ja) | テ−ブル記憶の排他制御方式 | |
| JPH0411899B2 (ja) | ||
| JPH05204830A (ja) | 入出力制御装置 | |
| JP2000322824A (ja) | データ記録再生装置及びデータ記録再生方法 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JPS61131152A (ja) | Ｄｍａバツフア制御方式 | |
| JPH1185672A (ja) | データ伝送装置 | |
| JPS5922278A (ja) | メモリ書込方式 | |
| JPS60114927A (ja) | フアイルメモリアクセス制御方式 | |
| JPH10111850A (ja) | アレイディスク装置の互換性制御方式 | |
| JP2001359031A (ja) | データ記録装置及びデータ記録方法 | |
| JP2010055295A (ja) | 車載情報端末 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |