JP2000132283A - 半導体記憶装置の消費電力低減方法 - Google Patents

半導体記憶装置の消費電力低減方法

Info

Publication number
JP2000132283A
JP2000132283A JP29963498A JP29963498A JP2000132283A JP 2000132283 A JP2000132283 A JP 2000132283A JP 29963498 A JP29963498 A JP 29963498A JP 29963498 A JP29963498 A JP 29963498A JP 2000132283 A JP2000132283 A JP 2000132283A
Authority
JP
Japan
Prior art keywords
semiconductor memory
power
power consumption
power supply
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29963498A
Other languages
English (en)
Inventor
Yoshiaki Fukazawa
美明 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29963498A priority Critical patent/JP2000132283A/ja
Publication of JP2000132283A publication Critical patent/JP2000132283A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 半導体メモリに供給する電源電圧を切り替え
ることで、消費電力は大きいが高速にアクセスできるア
クセス性能優先モードとアクセススピードの低下を許容
し消費電力の低減を優先する節電モードとを設定できる
ように、電池動作型の情報処理装置の利用形態等に応じ
て半導体記憶装置の消費電力を低減できるようにする。 【解決手段】 パーソナルコンピュータ等の上位システ
ム2にインストールされたオペレーティングシステムま
たはアプリケーションプログラマは、節電モードの使用
/非使用を設定する機能を備える。半導体記憶装置コン
トローラ4は、上位システムから節電モードが指定され
ると、供給電圧切替回路5を介して半導体記憶装置(シ
リコンディスク装置)3へ低電源電圧VLを供給させ
る。節電モードが指定されない場合(アクセス性能優先
モード)、半導体記憶装置3へ高電圧電源VHを供給さ
せる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、RAM,不揮発
性メモリ等の半導体メモリを用いて構成される半導体記
憶装置の消費電力低減方法に係り、詳しくは、半導体メ
モリに供給する電源電圧を切り替えることで、消費電力
は大きいが高速にアクセスできるアクセス性能優先モー
ドと消費電力の低減を優先する節電モードとを設定でき
るようにした半導体記憶装置の消費電力低減方法に関す
るものである。
【0002】
【従来の技術】特開平1−260690号公報には、上
位装置からアクセス制御を受けた時にモ−ド設定フラグ
の設定状態に応じてスタンバイモード又はアクテイブモ
ードによる制御入力をメモリに設定することにより、メ
モリの使用頻度に応じた最適なアクセス制御を可能にす
るようにしたメモリアクセス制御方式が記載されてい
る。このメモリアクセス制御方式は次のように構成され
ている。メモリアクセス制御部は、上位装置からアクセ
ス制御を受けた時に第1のアクセス時間をもつスタンバ
イモードの制御入力をメモリに設定する機能と、第1の
アクセス時間より短いアクセス時間をもつアクティブモ
ードの制御入力をメモリに設定する機能とを備える。ま
た両モードを切換設定するモード設定フラグが設けられ
る。そして使用頻度の高いメモリに対してはアクティブ
モードを設定することで高速アクセスを可能とし、使用
頻度の低いメモリに対してはスタンバイモードを設定す
る。これにより消費電力を低減させ、プロセッサの性能
向上と低消費電力化の両立を図つた最適なメモリアクセ
ス制御ができる。
【0003】特開平5−274066号公報には、外部
記憶装置が動作をしていないとき、外部記憶装置と情報
処理装置内の主記憶部との間に介在する情報処理装置内
に設けられている入出力用メモリへの供給電力をOFF
とし、消費電力を節減するようにした電力節減型情報処
理装置が記載されている。
【0004】特開平6−275076号公報には、待機
状態における消費電力をさらに低減するようにした半導
体記憶装置が記載されている。この半導体記憶装置は次
のように構成されている。メモリセルアレイ及び周辺回
路による書き込み及び読出し動作と、書き込み及び読出
し動作を行わない待機状態とは、制御信号RASバ−、
CASバ−に基づいて設定される。メモリセルアレイ及
び周辺回路と電源Vccとの間には、第一及び第二の電
圧供給回路若しくは第一及び第二の電流供給回路とが選
択回路を介して介在される。書き込み及び読出し動作が
設定されるとき、選択回路で第一の電圧供給回路若しく
は第一の電流供給回路を選択し、待機状態が設定される
とき、選択回路で第二の電圧供給回路若しくは第二の電
流供給回路を選択する制御信号検出回路7が設けられ
る。待機状態ではメモリセルアレイ及び周辺回路に供給
される電圧が降圧され、若しくは電流が抑制される。
【0005】特開平7−160574号公報には、アプ
リケーションの稼働に必要最低限のメモリに対してのみ
電力供給を行ない、他のメモリに対しては効率良く電力
供給を停止しシステム全体の消費電力消費を抑えるよう
にした情報処理装置が記載されている。この情報処理装
置は次のように構成されている。第1のバッファ及び第
2のバッファを用いてバスを階層化し、カウンタを用い
て第1のメモリ内の1つのペ−ジへの連続アクセス回数
をカウントし、第1のメモリ内の個々のページへのアク
セス頻度を求めておく。第2のメモリ内のページがアク
セスされた場合に、第1のメモリ内の最もアクセス頻度
の少ないページと入れ替える。これにより、アクセス頻
度の多いページを第1のメモリに配置し、電源を効率良
く停止できる。また、バスの配線長が最短となるように
配置をすることでCPUが第1のメモリをアクセスする
際のドライブする負荷を抑えることができ必要な電力を
低減できる。
【0006】特開平7−296581号公報には、リフ
レッシュエントリ信号のレベルに応答して第1、第2の
電源電圧のいずれか一方を選択して切り替え、内部回路
に供給することにより、DRAMのデータ保持期間にお
ける消費電流の低減を図るようにした半導体記憶装置が
記載されている。
【0007】特開平8−335357号公報には、磁気
ディスク等のディスク装置において、上位装置から発行
されるコマンドの時間間隔をモニタしてパワーセーブに
適切なタイミングで決めて最も効率良く消費電力を低減
するようにした記憶装置が記載されている。この記憶装
置は次のように構成されている。測定手段により上位装
置から発行されるコマンドを終始タイミングとしてコマ
ンド間隔の時間Tを測定し、タイミング決定手段はコマ
ンド間隔の測定時間Tによりパワーセーブするタイミン
グt1〜t4を可変する。パワーセーブ制御手段は、上
位装置から受領したコマンドの実行を終了した後、タイ
ミング決定手段で決定されたタイミングtiから次にコ
マンドが得られるまでパワーセーブ状態に制御する。例
えば、測定時間Tが短い場合はリードライト回路部の電
源を遮断し、測定時間Tがさらに長くなるとクロック発
生回路の分周比を変えてMPUの動作速度を下げ、測定
時間Tがさらに長くなるとVCMドライバに対する電源
供給を停止し、測定時間Tがさらに長くなるとスピンド
ルモータならびに冷却ファンへの電源供給を停止させ
る。このように、測定時間Tの増加に対して、復帰時間
の短い回路部の順に、パワーセーブ対象となる回路部を
増加させている。
【0008】特開平9−214860号公報には、表示
コントローラが使用するビデオメモリの消費電力の低減
を図るようにした電子機器が記載されている。この電子
機器は次のように構成されている。ビデオメモリに供給
する電源電圧値は一定ではなく、画面モードに応じて可
変設定される。すなわち、文字数や解像度が大きい画面
モードでは、高速アクセスに対応するためにビデオメモ
リの電源電圧値も十分に高い値に設定される。文字数や
解像度が比較的小さい画面モードの場合には、ビデオメ
モリに対するアクセス間隔が比較的長くて済むため、ビ
デオメモリの電源電圧値が下げられる。このように画面
モードに応じてビデオメモリに供給する電源電圧値を可
変設定することにより、表示性能を低下させることな
く、ビデオメモリの消費電力や発熱量を低く抑えられる
ようになり、バッテリー動作が必要とされる可搬型コン
ピュータの実現に好適なシステム構成を実現できる。
【0009】特開平10−74394号公報には、スタ
ンバイモード時の消費電力を低減し得る降圧回路を備え
た半導体記憶装置が記載されている。この半導体記憶装
置は次のように構成されている。基準電圧発生回路は、
基準電圧Vrefを生成する。降圧トランジスタは、外
部電源Vextと内部電源Vintとの間で並列に接続
したPMOSトランジスタTr1とNMOSトランジス
タTr2とから構成される。PMOSトランジスタは、
基準電圧Vrefと内部電源Vintとを比較する比較
器から出力される制御信号φactに基づいて、基準電
圧レベルを内部電源Vintとして出力する。基準電圧
発生回路及び比較器は、読み出し及び書き込み動作時に
モ−ド選択信号φ1で活性化される。NMOSトランジ
スタは、スタンバイモ−ド選択信号φ1から制御信号生
成回路で生成される第二の制御信号φstdに基づいて
オンされて、選択信号φ1をNMOSトランジスタのし
きい値分降圧した降圧電圧を内部電源Vintとして出
力する。
【0010】
【発明が解決しようとする課題】特開平1−26069
0号公報に記載されたメモリアクセス制御方式は、使用
頻度の高いメモリをアクティブモード(アクセス時間は
短いが消費電力は大きい)に設定し、使用頻度の低いメ
モリをスタンバイモード(アクセス時間は長い消費電力
は少ない)に設定することで、プロセッサの性能向上と
低消費電力化の両立を図るようにしている。しかしなが
ら、アクセス時間が長くても許容できるデータ等が格納
されているメモリであっても使用頻度が高い場合にはア
クティブモードが原則として設定される。このため、ア
クセス時間が遅くなってもよいが消費電力低減を優先さ
せたいとする要求に対応することができない。また、特
開平1−260690号公報に記載されたメモリアクセ
ス制御方式は、使用頻度の高いメモリについてはそのメ
モリをチップセレクト状態としてことでアクセス時間を
短くし、使用頻度の低いメモリについてはアクセス時の
みチップセレクト状態にすることで、使用頻度の低いメ
モリに対するアクセス時間は長くなるが使用頻度の低い
メモリを非チップセレクト状態にしておくことで消費電
力を低減することができる。しかしながら、メモリを非
チップセレクト状態に設定しても、メモリに供給してい
る電源電圧に対応した電力を消費するので、消費電力の
低減に限界がある。例えば電池で駆動される電子機器等
においては、電池動作時間を長くするために消費電力を
さらに低減することが望まれている。
【0011】特開平5−274066号公報に記載され
た電力節減型情報処理装置は、外部記憶装置と情報処理
装置内の主記憶部との間に介在する入出力用メモリへの
電力供給を断にすることで入出力用メモリの消費電力を
低減することができる。しかしながら、外部記憶装置の
消費電力を低減することはできない。
【0012】特開平6−275076号公報に記載され
た半導体記憶装置は、待機状態(書き込み動作及び読み
出し動作を行わない状態)ではメモリセルアレイ及び周
辺回路に供給する電源電圧を能動状態(書き込み動作及
び読み出し動作を行う状態)よりも低下させて(又は待
機状態では供給電流を低減させて)、半導体記憶装置の
待機状態の消費電力を低減させている。しかしながら、
特開平6−275076号公報に記載された半導体記憶
装置は、能動状態(書き込み動作及び読み出し動作を行
う状態)において消費電力を低減させることはできな
い。
【0013】特開平7−160574号公報に記載され
た情報処理装置は、アプリケーションの稼働に必要なメ
モリに対してのみ電力供給を行ない、他のメモリに対し
ては電力供給を停止することで、消費電力を低減してい
る。しかしながら、アプリケーションの稼働に必要なメ
モリの消費電力を低減することはできない。
【0014】特開平7−296581号公報に記載され
た半導体記憶装置は、データ保持期間中の電源電圧を通
常動作期間の電源電圧よりも低くすることで消費電力を
低減できる。しかしながら、通常動作期間の消費電力は
低減されない。
【0015】特開平8−335357号公報に記載され
た記憶装置は、上位装置から発行されるコマンドの時間
間隔に対応して記憶装置の消費電力を段階的に低減でき
る。しかしながら、電気的に書き込み読み出しが可能な
例えばEPROMやフラッシュメモリを利用して構成し
た半導体記憶装置(例えばシリコンディスク装置等)は
磁気ディスク装置等と構造が異なるために、特開平8−
335357号公報に記載された技術を適用できない。
また、上位装置から発行されるコマンドの時間間隔に対
応してパワーセーブモードが自動的に設定されしまう。
このため、例えば電池電源で長時間動作を行わせること
を目的としてコマンドの時間間隔が短い場合でもパワー
セーブモードを設定したいという使用者の要求に対応す
ることができない。
【0016】特開平9−214860号公報に記載され
た電子機器は、画面モード(表示モード)に対応してビ
デオメモリの消費電力を低減できる。電気的に書き込み
読み出しが可能な例えばEPROMやフラッシュメモリ
を利用して構成した半導体記憶装置(例えばシリコンデ
ィスク装置等)を備えた電子機器では、半導体記憶装置
の消費電力が電池寿命に影響を与えることがある。この
ため、半導体記憶装置に対して高速にアクセスする必要
がない場合や電池電源での長時間動作を可能にするため
に半導体記憶装置に対するアクセススピードを低下させ
ても半導体記憶装置の消費電力低減を希望する場合に、
半導体メモリの電源電圧を低く設定して半導体記憶装置
の消費電力低減を図れるようにすることが望まれること
がある。
【0017】特開平10−74394号公報に記載され
た半導体記憶装置は、スタンバイモード時の消費電力を
低減することができる。しかしながら、非スタンバイ時
の消費電力を低減することはできない。
【0018】このように従来の記憶装置の消費電力低減
に関する技術は、記憶装置がアクセスされていない状態
で不要な電力消費をなくそうとするものである。これに
対して半導体メモリを用いて構成した半導体記憶装置
は、その構造からアクセススピードが磁気ディスク装置
等よりも早い。このため、例えば補助記憶装置に半導体
記憶装置を備えた例えば携帯型コンピュータ等では、半
導体記憶装置の半導体メモリに供給する電源電圧を定格
電圧(本来のアクセススピードが確保できる電源電圧)
よりも低下させてアクセススピードを低下させても、半
導体記憶装置のアクセススピードに不満を感じないこと
が多い。また、半導体記憶装置のアクセススピードを低
下させて消費電力を低減することで、携帯型コンピュー
タ等の電池駆動時間をより長くしたいという要求があ
る。このため、半導体記憶装置の利用者が、半導体記憶
装置に対して高速アクセスを優先するアクセス性能優先
モードで使用するか半導体記憶装置の消費電力低減を優
先する節電モードとを選択的に設定できるようにするこ
とが望まれていた。さらに、ワードプロセッサソフトウ
ェアや表計算ソフトウェア等のアプリケーションプログ
ラムを使用している場合は半導体記憶装置を節電モード
で使用し、動画像データや音声データ等を扱うアプリケ
ーションプログラムでは半導体記憶装置をアクセス性能
優先モードで使用するというように、使用するアプリケ
ーションプログラム毎に半導体記憶装置の電力管理モー
ドを設定できるようにすることが望まれていた。
【0019】
【発明の目的】この発明はこのような課題を解決するた
めなされたもので、半導体メモリに供給する電源電圧を
切り替えることで、消費電力は大きいが高速にアクセス
できるアクセス性能優先モードとアクセススピードの低
下を許容し消費電力の低減を優先する節電モードとを設
定できるようにした半導体記憶装置の消費電力低減方法
を提供することを目的とする。
【0020】
【課題を解決するための手段】前記課題を解決するため
請求項1に係る半導体記憶装置の消費電力低減方法は、
上位システムから供給される電力管理モードが節電モー
ドである場合には、半導体記憶装置に供給する電源電圧
を節電モードでないときの電源電圧よりも低く設定する
ことを特徴とする。
【0021】請求項1に係る半導体記憶装置の消費電力
低減方法は、半導体記憶装置の電源電圧を節電モード時
に低くするので、半導体記憶装置の消費電力を低減でき
る。
【0022】請求項2に係る半導体記憶装置の消費電力
低減方法は、オペレーティングシステム又はアプリケー
ションプログラム等の上位システムに半導体記憶装置に
対して高速アクセスを優先するアクセス性能優先モード
と半導体記憶装置の消費電力低減を優先する節電モード
とを選択的に設定する機能を備えるとともに、半導体記
憶装置は節電モードが設定された場合に半導体メモリに
供給する電源電圧をアクセス優先モードのときの電源電
圧よりも低く設定することを特徴とする。
【0023】請求項2に係る半導体記憶装置の消費電力
低減方法は、オペレーティングシステム又はアプリケー
ションプログラム等の上位システムが節電モードを設定
することで、半導体記憶装置の半導体メモリに供給する
電源電圧をアクセス優先モードのときの電源電圧よりも
低く設定して、半導体記憶装置の消費電力を低減するこ
とができる。
【0024】請求項3に係る半導体記憶装置の消費電力
低減方法は、オペレーティングシステム等の上位システ
ムに、各アプリケーションプログラム毎に、半導体記憶
装置に対して高速アクセスを優先するアクセス性能優先
モードと半導体記憶装置の消費電力低減を優先する節電
モードとを選択的に設定する機能を備えるとともに、半
導体記憶装置は節電モードが設定された場合に半導体メ
モリに供給する電源電圧をアクセス優先モードのときの
電源電圧よりも低く設定することを特徴とする。
【0025】請求項3に係る半導体記憶装置の消費電力
低減方法は、半導体記憶装置をアクセス性能優先モード
で使用するか節電モードで使用するかを各アプリケーシ
ョンプログラム毎に設定できるようにしたので、例えば
ワードプロセッサ等のアプリケーションを使用する場合
には半導体記憶装置の半導体メモリに供給する電源電圧
を低下させて半導体記憶装置の消費電力を低減させるこ
とができ、また、動画像データ等を処理するアプリケー
ションを使用する場合にはアクセス優先モードに設定す
ることで動画像データ等を高速にアクセスできる。
【0026】
【発明の実施の形態】以下この発明の実施の形態を添付
図面に基づいて説明する。図1はこの発明に係る半導体
記憶装置の消費電力低減方法を適用した情報処理装置の
ブロック構成図である。図1に示す情報処理装置1は、
オペレーティングシステムならびにアプリケーションプ
ログラムを実行する例えばパーソナルコンピュータ本体
等の上位システム2と、補助記憶装置として例えばシリ
コンディスク装置等の半導体記憶装置3と、この半導体
記憶装置3の動作を制御する半導体記憶装置コントロー
ラ4と、半導体記憶装置3に供給する電源電圧を切り替
える供給電圧切替回路5と、少なくとも2系統の電源を
出力する安定化電源回路6と、電池電源7とからなる。
電池電源7の代りに商用電源を降圧・整流した得た直流
電源を用いる構成でもよい。
【0027】パーソナルコンピュータ本体等の上位シス
テム2は、CPU、ROM、RAM、キーボードならび
にポインティングデバイス等の入力部、例えば液晶表示
装置等の画像表示装置、音声信号等を再生するオーディ
オ出力部等を備える。
【0028】半導体記憶装置3は、例えばフラッシュメ
モリ等の半導体メモリ(半導体記憶素子)を1又は複数
用いて構成している。この半導体記憶装置3は、半導体
メモリに供給する電圧が例えば5ボルトの高電圧である
場合、半導体メモリのアクセス時間が短く、高速のアク
セスが可能である。この半導体記憶装置3は、半導体メ
モリに供給する電圧が例えば3ボルトの低電圧である場
合、半導体メモリのアクセス時間は上記高電圧が供給さ
れる場合よりも遅くなるが、供給電圧の低下によって半
導体記憶装置3の消費電力は大幅に低減される。
【0029】半導体記憶装置コントローラ4は、上位シ
ステム2から供給される書き込み要求に基づいて半導体
記憶装置3に対するデータの書き込みを制御する。半導
体記憶装置コントローラ4は、上位システム2から供給
される読み出し要求に基づいて半導体記憶装置3からの
データの読み出しを制御する。半導体記憶装置コントロ
ーラ4は、ファイルアロケーションテーブル(FAT)
等を用いたファイル管理システムに基づいてファイル単
位でデータの書き込みならびに読み出しを制御する。
【0030】この半導体記憶装置コントローラ4は供給
電圧切替回路5を介して半導体記憶装置3に供給する電
源電圧を切り替えることで、半導体記憶装置3を消費電
力は大きいが高速アクセスが可能なアクセス性能優先モ
ード動作状態と半導体記憶装置3の消費電力低減を優先
する節電モード動作状態とに切り替える。
【0031】この半導体記憶装置コントローラ4は、上
位システム2から供給される電力管理モード情報に基づ
いてアクセス性能優先モード動作状態と節電モード動作
状態との切替制御を行うとともに、半導体記憶装置3に
対してアクセスがなされていない非アクセス状態では、
電力管理モード情報に基づいてアクセス性能優先モード
が指定されている場合でも半導体記憶装置3の消費電力
低減を優先する節電モード動作状態を設定するよう構成
している。
【0032】具体的には、電力管理モード情報に基づい
て節電モードが指定されている場合、半導体記憶装置コ
ントローラ4は、半導体記憶装置6へ供給する電源電圧
を例えば3ボルトの低電圧電源VLとする。これによ
り、半導体記憶装置6に対するアクセススピードは低下
するが、半導体記憶装置6の消費電力は低減される。節
電モードが指定されている場合、半導体記憶装置コント
ローラ4は、上位システム2側から半導体記憶装置3に
対して書き込みや読み出しのアクセスがなされても半導
体記憶装置6へ供給する電源電圧は低電圧電源VLのま
まとする。
【0033】電力管理モード情報に基づいてアクセス性
能優先モードが指定されている場合、半導体記憶装置コ
ントローラ4は、上位システム2側から半導体記憶装置
3に対して書き込みや読み出しのアクセスがなされる
と、半導体記憶装置6へ供給する電源電圧を例えば5ボ
ルトの高電圧電源VHとする。これにより、半導体記憶
装置6の消費電力が大きくなるが、半導体記憶装置6に
対して高速にアクセスできる。半導体記憶装置コントロ
ーラ4は、半導体記憶装置3に対するアクセスが予め設
定した所定時間に亘ってなされない場合は、半導体記憶
装置6へ供給する電源電圧を例えば5ボルトの高電圧電
源VHから例えば3ボルトの低圧電源VLに切り替え
る。
【0034】安定化電源回路6は、電池電源7から電力
の供給を受け、例えば5ボルトの高電圧電源VHならび
に例えば3ボルトの低電圧電源VLを出力する。安定化
電源回路6は、例えばDC−DCコンバータ(直流−直
流変換器)を用いて構成してもよい。
【0035】供給電圧切替回路5は、半導体記憶装置コ
ントローラ4から供給される供給電圧指令情報4aに基
づいて高電圧電源が指定されている場合には高電圧電源
VHを半導体記憶装置3へ供給し、低電圧電源が指定さ
れている場合には低電圧電源VLを半導体記憶装置3へ
供給する。供給電圧切替回路5は、例えば電界効果トラ
ンジスタ等の半導体スイッチング素子を用いて構成して
もよい。
【0036】なお、図1では2系統の電源VH,VLの
中からいずれか一方の電源を選択する構成を示したが、
図2に示すように、高電圧電源と半導体記憶装置3との
間に降圧回路8を介設し、供給電圧切替回路9によって
降圧回路8を短絡して降圧回路8を非動作状態にした場
合には高電圧電源VHが半導体記憶装置3へ供給され、
降圧回路8を動作状態にした場合には低電圧電源VLが
半導体記憶装置3へ供給される構成としてもよい。降圧
回路8はレベルシフトダイオード等を用いて構成しても
よい。
【0037】また、図1に示す安定化電源回路6が半導
体記憶装置3への電源供給専用である場合には、供給電
圧指令情報4aに基づいて安定化電源回路6の出力電圧
を高電圧電源VHと低電圧電源VLとに切り替える構成
としてもよい。この場合は、図1に示した供給電圧切替
回路5は不要である。
【0038】オペレーティングシステム又はアプリケー
ションプログラムは、電力管理モードの設定機能を備え
る。オペレーティングシステム又はアプリケーションプ
ログラムは、電力管理モードの設定を要求するコマンド
等が例えばキーボード等の入力部から入力されると、電
力管理モードを設定するための設定画面を画像表示装置
の画面上に表示させる。
【0039】図3は電力管理モード設定画面の一例を示
す説明図である。図3(a)は電力管理モード設定画面
の初期画面(第1画面)を、図3(b)はアプリケーシ
ョン毎に電力管理モードを設定する画面(第2画面)を
示している。図3(a)に示す初期画面(第1画面)で
は、節電モードを使用しない(N),節電モードを使用
する(Y),節電モードをアプリケーション毎に設定す
る(S)の中からいずれか1つを選択して指定できる。
なお、図3(a)に示す初期画面(第1画面)中には、
節電モードを使用すると半導体記憶装置へのアクセスが
少し遅くなるが消費電力が低減されること等の節電モー
ドに関する説明が表示されるようにしている。
【0040】節電モードをアプリケーション毎に設定す
ることを指定した場合、図3(b)に示すアプリケーシ
ョン毎に電力管理モードを設定する画面(第2画面)が
表示される。この画面では、上位システム2で動作可能
なアプリケーションプログラム(アプリケーションソフ
トウェア)が表示されるとともに、各アプリケーション
プログラム(例えば、ワードプロセッサソフト,表計算
ソフト,作図ソフト,動画像処理ソフト等)毎に節電モ
ードの使用/非使用を指定できる。
【0041】図3(b)ではパーソナルコンピュータ等
の上位システムのインストールされているアプリケーシ
ョンプログラム名を画面上に表示させて、各アプリケー
ションプログラム毎に節電モードの使用/非使用を指定
する例を示したが、節電モードを使用するアプリケーシ
ョンプログラムを使用者がキーボードから入力するよう
にしてもよい。また、節電モードを初期設定状態(デフ
ォルト設定状態)とし、アクセス性能優先モードで使用
するアプリケーションプログラムを指定する構成として
もよい。なお、アプリケーションプログラムとそのアプ
リケーションプログラムで使用するファイル名やファイ
ル名の拡張子との対応付けがなされている場合には、フ
ァイル名やファイル名の拡張子に基づいて節電モード
(又はアクセス性能優先モード)の使用/非使用を設定
するようにしてもよい。
【0042】上位システム2は、節電モードを使用しな
いことで設定されている場合には、アクセス性能優先モ
ードを示す電力管理モード情報を半導体記憶装置コント
ローラ4へ供給する。上位システム2は、節電モードを
常時使用することで設定されている場合には、節電モー
ドを示す電力管理モード情報を半導体記憶装置コントロ
ーラ4へ供給する。上位システム2は、アプリケーショ
ンプログラム毎に対応して節電モードの使用/非使用が
設定されている場合、現在動作しているアプリケーショ
ンプログラムを識別してそのアプリケーションプログラ
ムに対して節電モードの使用が設定されているときには
節電モードを示す電力管理モード情報を半導体記憶装置
コントローラ4へ供給し、そのアプリケーションプログ
ラムに対して節電モードの使用が設定されていないとき
にはアクセス性能優先モードを示す電力管理モード情報
を半導体記憶装置コントローラ4へ供給する。
【0043】以上の構成であるからこの発明に係る半導
体記憶装置の消費電力低減方法を適用した情報処理装置
1は、節電モードを設定することで半導体記憶装置3に
供給される電源電圧が低電源電圧VLとなる。これによ
り、半導体記憶装置3に対するアクセススピードは遅く
なるが、半導体記憶装置3の消費電力が低減される。よ
って、電池電源7で情報処理装置1を長時間使用するこ
とができる。アクセス性能優先モードを設定することで
(節電モードを設定しないことで)、半導体記憶装置3
に供給される電源電圧は高電源電圧VHとなる。これに
より、半導体記憶装置3の消費電力は大きくなるが、半
導体記憶装置3に高速にアクセスできる。
【0044】さらに、節電モードの使用/非使用を各ア
プリケーションプログラム毎に設定できるので、例えば
ワードプロセッサソフトを使用する場合には節電モード
を使用することで半導体記憶装置3の消費電力を低減さ
せ、例えば動画像処理ソフト等を使用する場合にはアク
セス性能優先モードを使用することで動画像等の処理を
高速に行わせることができる。
【0045】また、アクセス性能優先モードが設定され
ている状態であっても、半導体記憶装置3に対してアク
セスがない状態では、半導体記憶装置3に供給する電源
電圧を低電源電圧VLにするので、半導体記憶装置3の
消費電力を低減させることができる。
【0046】なお、本実施の形態では補助記憶装置であ
る半導体記憶装置3の消費電力を低減する例を示した
が、主記憶装置を構成する半導体メモリの電源電圧を切
り替えることで、節電モードにおいて主記憶装置を構成
する半導体メモリの消費電力を低減するようにしてもよ
い。
【0047】
【発明の効果】以上説明したように請求項1に係る半導
体記憶装置の消費電力低減方法は、半導体記憶装置の電
源電圧を節電モード時に低くするので、半導体記憶装置
の消費電力を低減することができる。
【0048】請求項2に係る半導体記憶装置の消費電力
低減方法は、オペレーティングシステム又はアプリケー
ションプログラム等の上位システムが節電モードを設定
することで、半導体記憶装置の半導体メモリに供給する
電源電圧をアクセス優先モードのときの電源電圧よりも
低く設定して、半導体記憶装置の消費電力を低減するこ
とができる。
【0049】請求項3に係る半導体記憶装置の消費電力
低減方法は、半導体記憶装置をアクセス性能優先モード
で使用するか節電モードで使用するかを各アプリケーシ
ョンプログラム毎に設定できるようにしたので、例えば
ワードプロセッサ等のアプリケーションを使用する場合
には半導体記憶装置の半導体メモリに供給する電源電圧
を低下させて半導体記憶装置の消費電力を低減させるこ
とができ、また、動画像データ等を処理するアプリケー
ションを使用する場合にはアクセス優先モードに設定す
ることで動画像データ等を高速にアクセスできる。
【0050】したがって、この発明に係る半導体記憶装
置の消費電力低減方法を用いることで、例えば携帯型コ
ンピュータ等の情報処理装置の消費電力を低減すること
ができ、電池電源で長時間動作させることが可能とな
る。また、情報処理装置を処理能力優先で使用するか電
池寿命優先(長時間動作優先)で使用するかを利用者が
選択して設定することができる。さらに、動作させるア
プリケーションプログラムに応じて処理能力優先とする
か電池寿命優先(長時間動作優先)とするかを設定する
ことができる。
【図面の簡単な説明】
【図1】この発明に係る半導体記憶装置の消費電力低減
方法を適用した情報処理装置のブロック構成図である。
【図2】供給電圧切替回路の他の構成例を示すブロック
構成図である。
【図3】電力管理モード設定画面の一例を示す説明図で
あり、図3(a)は電力管理モード設定画面の初期画面
(第1画面)を、図3(b)はアプリケーション毎に電
力管理モードを設定する画面(第2画面)を示してい
る。
【符号の説明】
1 情報処理装置 2 上位システム 3 半導体記憶装置 4 半導体記憶装置コントローラ 5 供給電圧切替回路 6 安定化電源回路 7 電池電源

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 上位システムから供給される電力管理モ
    ードが節電モードである場合には、半導体記憶装置に供
    給する電源電圧を節電モードでないときの電源電圧より
    も低く設定することを特徴とする半導体記憶装置の消費
    電力低減方法。
  2. 【請求項2】 オペレーティングシステム又はアプリケ
    ーションプログラム等の上位システムに、半導体記憶装
    置に対して高速アクセスを優先するアクセス性能優先モ
    ードと半導体記憶装置の消費電力低減を優先する節電モ
    ードとを選択的に設定する機能を備えるとともに、 前記半導体記憶装置は、前記節電モードが設定された場
    合に、半導体メモリに供給する電源電圧をアクセス優先
    モードのときの電源電圧よりも低く設定することを特徴
    とする半導体記憶装置の消費電力低減方法。
  3. 【請求項3】 オペレーティングシステム等の上位シス
    テムに、各アプリケーションプログラム毎に、半導体記
    憶装置に対して高速アクセスを優先するアクセス性能優
    先モードと半導体記憶装置の消費電力低減を優先する節
    電モードとを選択的に設定する機能を備えるとともに、 前記半導体記憶装置は、前記節電モードが設定された場
    合に、半導体メモリに供給する電源電圧をアクセス優先
    モードのときの電源電圧よりも低く設定することを特徴
    とする半導体記憶装置の消費電力低減方法。
  4. 【請求項4】 前記上位システムはパーソナルコンピュ
    ータである、請求項1,2又は3記載の半導体記憶装置
    の消費電力低減方法。
  5. 【請求項5】 前記半導体記憶装置はフラッシュメモリ
    等によって構成されたシリコンディスク装置である、請
    求項1,2又は3記載の半導体記憶装置の消費電力低減
    方法。
  6. 【請求項6】 前記上位システムはパーソナルコンピュ
    ータであり、前記半導体記憶装置はフラッシュメモリ等
    によって構成されたシリコンディスク装置である、請求
    項1,2又は3記載の半導体記憶装置の消費電力低減方
    法。
JP29963498A 1998-10-21 1998-10-21 半導体記憶装置の消費電力低減方法 Pending JP2000132283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29963498A JP2000132283A (ja) 1998-10-21 1998-10-21 半導体記憶装置の消費電力低減方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29963498A JP2000132283A (ja) 1998-10-21 1998-10-21 半導体記憶装置の消費電力低減方法

Publications (1)

Publication Number Publication Date
JP2000132283A true JP2000132283A (ja) 2000-05-12

Family

ID=17875139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29963498A Pending JP2000132283A (ja) 1998-10-21 1998-10-21 半導体記憶装置の消費電力低減方法

Country Status (1)

Country Link
JP (1) JP2000132283A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006195569A (ja) * 2005-01-11 2006-07-27 Sony Corp 記憶装置
JP2007033611A (ja) * 2005-07-25 2007-02-08 Casio Comput Co Ltd 表示制御回路
JP2009020183A (ja) * 2007-07-10 2009-01-29 Nec Electronics Corp 半導体装置
JP2009540432A (ja) * 2006-06-09 2009-11-19 マイクロン テクノロジー, インク. メモリデバイスの動作管理をするための方法及び装置
JP4815570B2 (ja) * 2004-03-10 2011-11-16 エスティー‐エリクソン、ソシエテ、アノニム メモリアクセスを制御する方法及び集積回路
JP2013117981A (ja) * 1998-11-04 2013-06-13 Kinglight Holdings Inc インテリジェント・パワー・マネジメントを提供するための方法および装置
US8478928B2 (en) 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
EP2680105A2 (en) 2012-06-29 2014-01-01 Fujitsu Limited Control apparatus, control method, and control program
JP2020098493A (ja) * 2018-12-18 2020-06-25 富士ゼロックス株式会社 画像処理装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013117981A (ja) * 1998-11-04 2013-06-13 Kinglight Holdings Inc インテリジェント・パワー・マネジメントを提供するための方法および装置
JP4815570B2 (ja) * 2004-03-10 2011-11-16 エスティー‐エリクソン、ソシエテ、アノニム メモリアクセスを制御する方法及び集積回路
JP2006195569A (ja) * 2005-01-11 2006-07-27 Sony Corp 記憶装置
JP2007033611A (ja) * 2005-07-25 2007-02-08 Casio Comput Co Ltd 表示制御回路
US8432765B2 (en) 2006-06-09 2013-04-30 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US8248881B2 (en) 2006-06-09 2012-08-21 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
JP2009540432A (ja) * 2006-06-09 2009-11-19 マイクロン テクノロジー, インク. メモリデバイスの動作管理をするための方法及び装置
JP2009020183A (ja) * 2007-07-10 2009-01-29 Nec Electronics Corp 半導体装置
US8478928B2 (en) 2009-04-23 2013-07-02 Samsung Electronics Co., Ltd. Data storage device and information processing system incorporating data storage device
EP2680105A2 (en) 2012-06-29 2014-01-01 Fujitsu Limited Control apparatus, control method, and control program
JP2014010655A (ja) * 2012-06-29 2014-01-20 Fujitsu Ltd 制御装置、制御方法、および制御プログラム
JP2020098493A (ja) * 2018-12-18 2020-06-25 富士ゼロックス株式会社 画像処理装置
JP7243172B2 (ja) 2018-12-18 2023-03-22 富士フイルムビジネスイノベーション株式会社 画像処理装置

Similar Documents

Publication Publication Date Title
US7134032B2 (en) Method and apparatus for changing power modes based on monitored I/O packets
US7412613B2 (en) Integrated circuit devices that support dynamic voltage scaling of power supply voltages
EP1763725B1 (en) Controlling standby power of low power devices
KR100692345B1 (ko) 프로세서 전력 상태들을 고려하는 메모리 제어기
US7225347B2 (en) Method and apparatus for enabling a low power mode for a processor
KR101324885B1 (ko) 복수의 회로들에서의 성능 파라미터들 조정
US8164965B2 (en) Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
KR100238928B1 (ko) 반도체 장치
US5295112A (en) Semiconductor memory
JP2000132283A (ja) 半導体記憶装置の消費電力低減方法
KR19980023605A (ko) 컴퓨터 시스템 및 이 컴퓨터 시스템의 제어 방법
US20070150765A1 (en) Information processing apparatus having electronic device whose operating speed is controlled, and method of controlling the operating speed of the electronic device
JP2020144783A (ja) 情報処理装置、その電力供給方法およびプログラム
JPH09222939A (ja) メモリカード
JPH11203163A (ja) 情報処理装置及びその印加電圧制御方法
JPH11273382A (ja) 半導体メモリ
JPH0844622A (ja) 情報処理装置
US20020009010A1 (en) Dynamic random access memory
JP2003308138A (ja) 電子機器および電子機器の駆動制御方法
JP2007013190A (ja) 半導体装置
JPH0660645A (ja) 節電型メモリ装置
JP2002334578A (ja) 半導体装置
JPH05333976A (ja) 情報処理装置
JPH06275076A (ja) 半導体記憶装置
JPH08221147A (ja) 文書作成装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010116