JPH11273382A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPH11273382A JPH11273382A JP7538798A JP7538798A JPH11273382A JP H11273382 A JPH11273382 A JP H11273382A JP 7538798 A JP7538798 A JP 7538798A JP 7538798 A JP7538798 A JP 7538798A JP H11273382 A JPH11273382 A JP H11273382A
- Authority
- JP
- Japan
- Prior art keywords
- command
- sleep mode
- cpu
- memory
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【課題】 スタンバイ状態での消費電流量を低減すると
共に、必要なメモリアレイへの迅速なデータの読み出し
が可能な半導体メモリを提供する。 【解決手段】 本発明の半導体メモリは、１チップ上に
複数のメモリアレイを搭載してなる半導体メモリであっ
て、上記複数のメモリアレイに動作電圧を供給する複数
の定電圧供給回路と、外部より入力される半スリープモ
ードの設定コマンドに応じて、上記複数の定電圧供給回
路の内、所定の定電圧供給回路を停止させると共に、外
部より入力される該半スリープモードの解除コマンドに
応じて、上記停止させた定電圧供給回路を起動させるコ
ントロール回路とを備える。
共に、必要なメモリアレイへの迅速なデータの読み出し
が可能な半導体メモリを提供する。 【解決手段】 本発明の半導体メモリは、１チップ上に
複数のメモリアレイを搭載してなる半導体メモリであっ
て、上記複数のメモリアレイに動作電圧を供給する複数
の定電圧供給回路と、外部より入力される半スリープモ
ードの設定コマンドに応じて、上記複数の定電圧供給回
路の内、所定の定電圧供給回路を停止させると共に、外
部より入力される該半スリープモードの解除コマンドに
応じて、上記停止させた定電圧供給回路を起動させるコ
ントロール回路とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、１チップ上に複数
のメモリアレイを備える半導体メモリに関する。
のメモリアレイを備える半導体メモリに関する。
【０００２】
【従来の技術】半導体メモリの高集積化に伴い、１チッ
プ上に搭載されるメモリアレイを構成するトランジスタ
の低消費電流化が進み、チップ内部の動作電圧は低くな
る傾向にある。このため、半導体メモリには、外部より
供給される電源電圧を降下させてチップ内動作電圧を供
給する定電圧供給源であるバイアス電位発生回路を備え
るものがある。
プ上に搭載されるメモリアレイを構成するトランジスタ
の低消費電流化が進み、チップ内部の動作電圧は低くな
る傾向にある。このため、半導体メモリには、外部より
供給される電源電圧を降下させてチップ内動作電圧を供
給する定電圧供給源であるバイアス電位発生回路を備え
るものがある。
【０００３】上記バイアス電位発生回路には、ノイズに
よる誤動作等を防止する為、ある程度大きな電流を流す
必要がある。スタンバイ状態での当該バイアス電位発生
回路で消費する電流は、半導体メモリの消費電流の低減
を図る際に問題となる。
よる誤動作等を防止する為、ある程度大きな電流を流す
必要がある。スタンバイ状態での当該バイアス電位発生
回路で消費する電流は、半導体メモリの消費電流の低減
を図る際に問題となる。
【０００４】半導体メモリの上記スタンバイ状態での消
費電流量を低減することを主な目的として、低消費電流
型の定電圧発生回路が提案されている（特開平９−１７
１８１号公報、特開平６−２４２８４７号公報、特開平
５−２０６７５２号公報など）。
費電流量を低減することを主な目的として、低消費電流
型の定電圧発生回路が提案されている（特開平９−１７
１８１号公報、特開平６−２４２８４７号公報、特開平
５−２０６７５２号公報など）。
【０００５】
【発明が解決しようとする課題】しかし、上記従来の技
術を採用したとしてもスタンバイ状態が長く続く場合
等、上記バイアス電位発生回路で無駄に電流が消費され
る状態は改善されない。この無駄な電流の消費を低減す
るため、スリープモードを備える半導体メモリが提案さ
れている。当該半導体メモリでは、当該半導体メモリを
制御する中央演算処理装置（以下、ＣＰＵという）から
出力されるスリープモードの設定コマンドに応じて、バ
イアス電位発生回路の動作を停止させる。これにより、
バイアス電位発生回路において無駄な電流が消費される
のを防止する。
術を採用したとしてもスタンバイ状態が長く続く場合
等、上記バイアス電位発生回路で無駄に電流が消費され
る状態は改善されない。この無駄な電流の消費を低減す
るため、スリープモードを備える半導体メモリが提案さ
れている。当該半導体メモリでは、当該半導体メモリを
制御する中央演算処理装置（以下、ＣＰＵという）から
出力されるスリープモードの設定コマンドに応じて、バ
イアス電位発生回路の動作を停止させる。これにより、
バイアス電位発生回路において無駄な電流が消費される
のを防止する。
【０００６】近年、１チップ上にプログラム用のメモリ
及びデータ用のメモリ等のように、２種類以上の異なる
メモリを搭載する半導体メモリがでてきた。図３及び図
４は、１チップ上に２つのメモリアレイを搭載する従来
の半導体メモリ３０及び４０の機能ブロック図である。
及びデータ用のメモリ等のように、２種類以上の異なる
メモリを搭載する半導体メモリがでてきた。図３及び図
４は、１チップ上に２つのメモリアレイを搭載する従来
の半導体メモリ３０及び４０の機能ブロック図である。
【０００７】図３に示す半導体メモリ３０は、２種類の
メモリアレイ３１及び３２を備える。ＣＰＵ３６は、半
導体メモリ３０の使用状況に応じて、所定のタイミング
でスリープモード設定コマンド及び起動コマンドをコン
トロール回路３３に対して発行する。なお、前記のコマ
ンドは、チップイネーブル信号ＣＥ、アウトプットイネ
ーブル信号ＯＥ、ライトイネーブル信号ＷＥ、アドレス
及びデータの所定の組み合わせとして半導体メモリ３０
に入力される。コントロール回路３３はＣＰＵ３６より
送られてくるコマンドを認識する。認識したコマンドが
スリープモード設定コマンドの場合、コントロール回路
３３は、バイアス電位発生回路３４及び３５の両方にデ
ィスイネーブル信号（ＥＮ＝”Ｌ”）を出力し、各回路
の動作を停止させる。これにより、メモリ３０はスリー
プ状態になる。この後、半導体メモリ３０に起動コマン
ドが入力されると、コントロール回路３３は、前記起動
コマンドの入力に対応して、バイアス電位発生回路３４
及び３５の両方に対してイネーブル信号（ＥＮ＝”
Ｈ”）を出力し、これらの回路を起動する。バイアス電
位発生回路３４及び３５は、起動後、所定レベルの電圧
を安定して出力するのに一定の時間を要する。このた
め、メモリアレイ３１及び３２は、ＣＰＵ３６が起動コ
マンドを出力し、更に、所定の時間経過した後にアクセ
ス可能となる。
メモリアレイ３１及び３２を備える。ＣＰＵ３６は、半
導体メモリ３０の使用状況に応じて、所定のタイミング
でスリープモード設定コマンド及び起動コマンドをコン
トロール回路３３に対して発行する。なお、前記のコマ
ンドは、チップイネーブル信号ＣＥ、アウトプットイネ
ーブル信号ＯＥ、ライトイネーブル信号ＷＥ、アドレス
及びデータの所定の組み合わせとして半導体メモリ３０
に入力される。コントロール回路３３はＣＰＵ３６より
送られてくるコマンドを認識する。認識したコマンドが
スリープモード設定コマンドの場合、コントロール回路
３３は、バイアス電位発生回路３４及び３５の両方にデ
ィスイネーブル信号（ＥＮ＝”Ｌ”）を出力し、各回路
の動作を停止させる。これにより、メモリ３０はスリー
プ状態になる。この後、半導体メモリ３０に起動コマン
ドが入力されると、コントロール回路３３は、前記起動
コマンドの入力に対応して、バイアス電位発生回路３４
及び３５の両方に対してイネーブル信号（ＥＮ＝”
Ｈ”）を出力し、これらの回路を起動する。バイアス電
位発生回路３４及び３５は、起動後、所定レベルの電圧
を安定して出力するのに一定の時間を要する。このた
め、メモリアレイ３１及び３２は、ＣＰＵ３６が起動コ
マンドを出力し、更に、所定の時間経過した後にアクセ
ス可能となる。
【０００８】図４に示すメモリ４０は、上記メモリ３０
の変形例であり、同じく１チップ上に２種類のメモリア
レイ４１及び４２を備える。ＣＰＵ４５は、半導体メモ
リ４０の使用状況に応じて、所定のタイミングでスリー
プモード設定コマンド及び起動コマンドをコントロール
回路４３に対して発行する。コントロール回路４３は、
スリープモード設定コマンドの入力に対応して、バイア
ス電位発生回路４４にディスイネーブル信号（ＥＮ＝”
Ｌ”）を出力し、回路の動作を停止させる。これによ
り、メモリ４０はスリープ状態になる。この後、半導体
メモリ４０に起動コマンドが入力されると、コントロー
ル回路４３は、前記起動コマンドの入力に対応して、バ
イアス電位発生回路４４に対してイネーブル信号（ＥＮ
＝”Ｈ”）を出力して起動する。バイアス電位発生回路
４４は、起動後、所定のレベルの電圧を安定して出力す
るのに一定の時間を要する。このため、メモリアレイ４
１及び４２は、ＣＰＵ３５が起動コマンドを出力し、更
に所定の時間経過した後にアクセス可能となる。
の変形例であり、同じく１チップ上に２種類のメモリア
レイ４１及び４２を備える。ＣＰＵ４５は、半導体メモ
リ４０の使用状況に応じて、所定のタイミングでスリー
プモード設定コマンド及び起動コマンドをコントロール
回路４３に対して発行する。コントロール回路４３は、
スリープモード設定コマンドの入力に対応して、バイア
ス電位発生回路４４にディスイネーブル信号（ＥＮ＝”
Ｌ”）を出力し、回路の動作を停止させる。これによ
り、メモリ４０はスリープ状態になる。この後、半導体
メモリ４０に起動コマンドが入力されると、コントロー
ル回路４３は、前記起動コマンドの入力に対応して、バ
イアス電位発生回路４４に対してイネーブル信号（ＥＮ
＝”Ｈ”）を出力して起動する。バイアス電位発生回路
４４は、起動後、所定のレベルの電圧を安定して出力す
るのに一定の時間を要する。このため、メモリアレイ４
１及び４２は、ＣＰＵ３５が起動コマンドを出力し、更
に所定の時間経過した後にアクセス可能となる。
【０００９】なお、メモリ４０は、１つのバイアス電位
発生回路４４より２つのメモリセルアレイ４１、４２の
両方に電流を供給する。これにより、一見するとスタン
バイ状態における電流の消費量は低減されるように思わ
れるが、実際には、メモリアレイ４１、４２の分の負荷
のため回路定数を大きくする必要があり、結果的にはメ
モリ３０と同等の電流を消費することになる。
発生回路４４より２つのメモリセルアレイ４１、４２の
両方に電流を供給する。これにより、一見するとスタン
バイ状態における電流の消費量は低減されるように思わ
れるが、実際には、メモリアレイ４１、４２の分の負荷
のため回路定数を大きくする必要があり、結果的にはメ
モリ３０と同等の電流を消費することになる。
【００１０】図５は、半導体メモリ３０又は４０に入力
されるコマンド、メモリの状態、イネーブル信号ＥＮ、
アクセスの可否及び消費電流の関係を示すタイムチャー
トである。図示するように、スタンバイ状態を解除した
際に直ちにアクセス可能となるが、スタンバイ状態の
間、両方のメモリアレイで無駄な電流Ｉａ＋Ｉｂを消費
する。また、スリープによる待機時には、両方のメモリ
アレイでの無駄な電流の消費はなくなるが、これを解除
した後、一定の時間ｔ１が経過しなければアクセス可能
とならない。
されるコマンド、メモリの状態、イネーブル信号ＥＮ、
アクセスの可否及び消費電流の関係を示すタイムチャー
トである。図示するように、スタンバイ状態を解除した
際に直ちにアクセス可能となるが、スタンバイ状態の
間、両方のメモリアレイで無駄な電流Ｉａ＋Ｉｂを消費
する。また、スリープによる待機時には、両方のメモリ
アレイでの無駄な電流の消費はなくなるが、これを解除
した後、一定の時間ｔ１が経過しなければアクセス可能
とならない。
【００１１】本発明の目的は、上記従来の半導体メモリ
の問題点を解決し、スタンバイ状態での消費電流量を低
減すると共に、必要なメモリアレイへの迅速なデータの
読み出しが可能な半導体メモリを提供することである。
の問題点を解決し、スタンバイ状態での消費電流量を低
減すると共に、必要なメモリアレイへの迅速なデータの
読み出しが可能な半導体メモリを提供することである。
【００１２】
【課題を解決するための手段】本発明の半導体メモリ
は、１チップ上に複数のメモリアレイを搭載してなる半
導体メモリであって、上記複数のメモリアレイに動作電
圧を供給する複数の定電圧供給回路と、外部より入力さ
れる半スリープモードの設定コマンドに応じて、上記複
数の定電圧供給回路の内、所定の定電圧供給回路を停止
させると共に、外部より入力される該半スリープモード
の解除コマンドに応じて、上記停止させた定電圧供給回
路を起動させるコントロール回路とを備える。
は、１チップ上に複数のメモリアレイを搭載してなる半
導体メモリであって、上記複数のメモリアレイに動作電
圧を供給する複数の定電圧供給回路と、外部より入力さ
れる半スリープモードの設定コマンドに応じて、上記複
数の定電圧供給回路の内、所定の定電圧供給回路を停止
させると共に、外部より入力される該半スリープモード
の解除コマンドに応じて、上記停止させた定電圧供給回
路を起動させるコントロール回路とを備える。
【００１３】
【発明の実施の形態】本発明の半導体メモリは、１チッ
プ上に２以上のメモリアレイを備え、外部からのアクセ
スを待機するモードとして、スタンバイモード及びスリ
ープモードの他に、半スリープモードを備えることを特
徴とする。半スリープモードの設定時には、スリープの
解除後に直ちにアクセスする必要のあるメモリアレイへ
の動作電圧の供給を維持すると共に、前記メモリアレイ
以外のメモリアレイに対する動作電圧の供給を停止した
状態で、外部より何らかのアクセスがなされるのを待機
する。このような半スリープモードを備えることで、外
部からのアクセスの待機中に消費する電流を低減すると
共に、スリープ解除後の迅速なデータの読み出し及び書
き込みを可能にする。以下、上記特徴を具備する本発明
の半導体メモリの実施の形態について、添付の図面を用
いて詳細に説明する。
プ上に２以上のメモリアレイを備え、外部からのアクセ
スを待機するモードとして、スタンバイモード及びスリ
ープモードの他に、半スリープモードを備えることを特
徴とする。半スリープモードの設定時には、スリープの
解除後に直ちにアクセスする必要のあるメモリアレイへ
の動作電圧の供給を維持すると共に、前記メモリアレイ
以外のメモリアレイに対する動作電圧の供給を停止した
状態で、外部より何らかのアクセスがなされるのを待機
する。このような半スリープモードを備えることで、外
部からのアクセスの待機中に消費する電流を低減すると
共に、スリープ解除後の迅速なデータの読み出し及び書
き込みを可能にする。以下、上記特徴を具備する本発明
の半導体メモリの実施の形態について、添付の図面を用
いて詳細に説明する。
【００１４】図１は、実施の形態１にかかる半導体メモ
リ１０の機能ブロック図である。半導体メモリ１０は、
１チップ上に２種類のメモリアレイ１１及び１２が搭載
されており、各メモリアレイ１１及び１２は、バイアス
電位発生回路１４及び１５より個別に動作電圧の供給を
受ける。２つのバイアス電位発生回路１４及び１５は、
コントロール回路１３から出力される信号ＥＮ１及びＥ
Ｎ２が”Ｈ”の場合に作動して所定レベルの電圧を出力
すると共に、”Ｌ”の場合に動作を停止する。
リ１０の機能ブロック図である。半導体メモリ１０は、
１チップ上に２種類のメモリアレイ１１及び１２が搭載
されており、各メモリアレイ１１及び１２は、バイアス
電位発生回路１４及び１５より個別に動作電圧の供給を
受ける。２つのバイアス電位発生回路１４及び１５は、
コントロール回路１３から出力される信号ＥＮ１及びＥ
Ｎ２が”Ｈ”の場合に作動して所定レベルの電圧を出力
すると共に、”Ｌ”の場合に動作を停止する。
【００１５】中央演算処理装置（以下、ＣＰＵという）
１６は、該半導体メモリ１０の使用状況に応じてスタン
バイモードの設定コマンド、スリープモードの設定コマ
ンド、半スリープモードの設定コマンド又は待機状態の
解除コマンドを出力する。コントロール回路１３は、上
記ＣＰＵ１６との間で所定のコマンド認識シーケンスを
実行して該ＣＰＵ１６より出力されるコマンドを認識
し、認識したコマンドに応じて所定のイネーブル信号Ｅ
Ｎ１及びＥＮ２を出力する。上記ＣＰＵ１６の出力する
コマンドは、チップイネーブル信号ＣＥ、アウトプット
イネーブル信号ＯＥ、ライトイネーブル信号ＷＥ、アド
レス及びデータ等の所定の組み合わせにより構成され
る。なお、上記コマンド認識のためのシーケンスは、例
えばＤＲＡＭやＳＲＡＭにおいてテストモードを設定す
る際に広く用いられている手法であり、ここでの説明は
省く。
１６は、該半導体メモリ１０の使用状況に応じてスタン
バイモードの設定コマンド、スリープモードの設定コマ
ンド、半スリープモードの設定コマンド又は待機状態の
解除コマンドを出力する。コントロール回路１３は、上
記ＣＰＵ１６との間で所定のコマンド認識シーケンスを
実行して該ＣＰＵ１６より出力されるコマンドを認識
し、認識したコマンドに応じて所定のイネーブル信号Ｅ
Ｎ１及びＥＮ２を出力する。上記ＣＰＵ１６の出力する
コマンドは、チップイネーブル信号ＣＥ、アウトプット
イネーブル信号ＯＥ、ライトイネーブル信号ＷＥ、アド
レス及びデータ等の所定の組み合わせにより構成され
る。なお、上記コマンド認識のためのシーケンスは、例
えばＤＲＡＭやＳＲＡＭにおいてテストモードを設定す
る際に広く用いられている手法であり、ここでの説明は
省く。
【００１６】図２は、ＣＰＵ１６より出力されるコマン
ドに応じて設定される半導体メモリ１０の状態、イネー
ブル信号ＥＮ１及びＥＮ２、アクセスの可否、及び、待
機時に消費される電流量を示す図である。 （ａ）スタンバイモード 例えば、ＣＰＵ１６は待機時間が比較的短い場合にスタ
ンバイモードを設定する。スタンバイモードの設定時、
コントロール回路１３は、共に”Ｈ”の信号ＥＮ１及び
ＥＮ２を出力する。この場合、バイアス電位発生回路１
４及び１５は、メモリアレイ１１及び１２へ所定の動作
電圧を供給した状態を維持する。このスタンバイモード
の設定時には、メモリアレイ１１及びメモリアレイ１２
において電流Ｉａ＋Ｉｂが消費される。
ドに応じて設定される半導体メモリ１０の状態、イネー
ブル信号ＥＮ１及びＥＮ２、アクセスの可否、及び、待
機時に消費される電流量を示す図である。 （ａ）スタンバイモード 例えば、ＣＰＵ１６は待機時間が比較的短い場合にスタ
ンバイモードを設定する。スタンバイモードの設定時、
コントロール回路１３は、共に”Ｈ”の信号ＥＮ１及び
ＥＮ２を出力する。この場合、バイアス電位発生回路１
４及び１５は、メモリアレイ１１及び１２へ所定の動作
電圧を供給した状態を維持する。このスタンバイモード
の設定時には、メモリアレイ１１及びメモリアレイ１２
において電流Ｉａ＋Ｉｂが消費される。
【００１７】スタンバイモードの設定時、メモリアレイ
１１及び１２には定常的に動作電圧が供給されている。
このため、上記ＣＰＵ１６から待機状態の解除コマンド
が出力された場合、メモリアレイ１１及び１２は、直ち
にアクセス可能なアクティブ状態となる。このアクティ
ブ状態では、ＣＰＵ１６のメモリアレイ１１及び１２に
対するアクセス状況に応じたアクティブ電流が消費され
る。
１１及び１２には定常的に動作電圧が供給されている。
このため、上記ＣＰＵ１６から待機状態の解除コマンド
が出力された場合、メモリアレイ１１及び１２は、直ち
にアクセス可能なアクティブ状態となる。このアクティ
ブ状態では、ＣＰＵ１６のメモリアレイ１１及び１２に
対するアクセス状況に応じたアクティブ電流が消費され
る。
【００１８】（ｂ）スリープモード 例えば、ＣＰＵ１６は、待機状態の解除後、直ちにデー
タの読み出し又は書き込みを行う必要のない場合には、
待機時の消費電流を低減するためスリープモードを設定
する。ＣＰＵ１６からスリープモード設定コマンドが入
力されると、コントロール回路１３は共に”Ｌ”の信号
ＥＮ１及びＥＮ２を出力し、バイアス電位発生回路１１
及び１２の動作を停止させる。このスリープモードにお
ける待機状態においては、何等電流を消費しない。
タの読み出し又は書き込みを行う必要のない場合には、
待機時の消費電流を低減するためスリープモードを設定
する。ＣＰＵ１６からスリープモード設定コマンドが入
力されると、コントロール回路１３は共に”Ｌ”の信号
ＥＮ１及びＥＮ２を出力し、バイアス電位発生回路１１
及び１２の動作を停止させる。このスリープモードにお
ける待機状態においては、何等電流を消費しない。
【００１９】ＣＰＵ１６からコントロール回路１３に待
機状態の解除コマンドが出力されると、コントロール回
路１３は、この解除コマンドに応じて信号ＥＮ１及びＥ
Ｎ２を”Ｌ”から”Ｈ”に切り換える。バイアス電位発
生回路１４及び１５は、起動後、所定レベルの電圧を安
定して出力するのに一定の時間ｔ１を要する。このた
め、メモリアレイ１１及び１２は、ＣＰＵ１６が起動コ
マンドを出力し、更に、所定の時間ｔ１が経過した後に
アクセス可能なアクティブ状態となる。このアクティブ
状態では、メモリアレイ１１及び１２において各アレイ
へのアクセス状況に応じて変化するアクティブ電流が消
費される。
機状態の解除コマンドが出力されると、コントロール回
路１３は、この解除コマンドに応じて信号ＥＮ１及びＥ
Ｎ２を”Ｌ”から”Ｈ”に切り換える。バイアス電位発
生回路１４及び１５は、起動後、所定レベルの電圧を安
定して出力するのに一定の時間ｔ１を要する。このた
め、メモリアレイ１１及び１２は、ＣＰＵ１６が起動コ
マンドを出力し、更に、所定の時間ｔ１が経過した後に
アクセス可能なアクティブ状態となる。このアクティブ
状態では、メモリアレイ１１及び１２において各アレイ
へのアクセス状況に応じて変化するアクティブ電流が消
費される。
【００２０】上記するように、スリープモードによる待
機時には、外部から何らかのアクセスがなされるまでの
間、メモリアレイ１１及び１２では全く電流を消費しな
い。しかし、スリープモードの解除後、バイアス電位発
生回路１４及び１５の発生する電圧が所定のレベルに安
定するまでの間，アクセスを行うことができないため、
迅速なデータの読み出し及び書き込みのを行うことはで
きない。
機時には、外部から何らかのアクセスがなされるまでの
間、メモリアレイ１１及び１２では全く電流を消費しな
い。しかし、スリープモードの解除後、バイアス電位発
生回路１４及び１５の発生する電圧が所定のレベルに安
定するまでの間，アクセスを行うことができないため、
迅速なデータの読み出し及び書き込みのを行うことはで
きない。
【００２１】（ｃ）半スリープモード 待機中の消費電流を低減したいが、待機状態の解除後、
直ちに例えばメモリアレイ１１に対してデータの読み出
し又は書き込みを行う必要のある場合、ＣＰＵ１６は半
スリープモードを設定する。ＣＰＵ１６により半スリー
プモード設定コマンドが入力されると、コントロール回
路１３は、信号ＥＮ１を”Ｈ”に維持した状態で、信号
ＥＮ２を”Ｈ”から”Ｌ”に切り換え、バイアス電位発
生回路１５の動作を停止させる。この半スリープモード
による待機状態では、メモリセルアレイ１１のみにおい
て電流Ｉａが消費されるが、スタンバイモードの時（Ｉ
ａ＋Ｉｂ）に比べて少ない電流消費量となる。
直ちに例えばメモリアレイ１１に対してデータの読み出
し又は書き込みを行う必要のある場合、ＣＰＵ１６は半
スリープモードを設定する。ＣＰＵ１６により半スリー
プモード設定コマンドが入力されると、コントロール回
路１３は、信号ＥＮ１を”Ｈ”に維持した状態で、信号
ＥＮ２を”Ｈ”から”Ｌ”に切り換え、バイアス電位発
生回路１５の動作を停止させる。この半スリープモード
による待機状態では、メモリセルアレイ１１のみにおい
て電流Ｉａが消費されるが、スタンバイモードの時（Ｉ
ａ＋Ｉｂ）に比べて少ない電流消費量となる。
【００２２】外部より何らかのアクセスがなされた場
合、ＣＰＵ１６は、コントロール回路１３に待機状態の
解除コマンドを出力する。コントロール回路１３は、こ
の解除コマンドの入力に応じて、信号ＥＮ２を”Ｌ”か
ら”Ｈ”に切り換える。半スリープによる待機時には、
信号ＥＮ１は”Ｈ”であるため、メモリセルアレイ１１
には所定のバイアス電圧が定常的に供給されている。こ
のため、半スリープによる待機状態の解除後は、直ちに
メモリアレイ１１に対するデータの読み出し及び書き込
みを行うことができる。メモリアレイ１２は、メモリア
レイ１１に対してデータの読み出し及び書き込みを行っ
ている間にアクセス準備を行えばよい。
合、ＣＰＵ１６は、コントロール回路１３に待機状態の
解除コマンドを出力する。コントロール回路１３は、こ
の解除コマンドの入力に応じて、信号ＥＮ２を”Ｌ”か
ら”Ｈ”に切り換える。半スリープによる待機時には、
信号ＥＮ１は”Ｈ”であるため、メモリセルアレイ１１
には所定のバイアス電圧が定常的に供給されている。こ
のため、半スリープによる待機状態の解除後は、直ちに
メモリアレイ１１に対するデータの読み出し及び書き込
みを行うことができる。メモリアレイ１２は、メモリア
レイ１１に対してデータの読み出し及び書き込みを行っ
ている間にアクセス準備を行えばよい。
【００２３】以上説明したように、半導体メモリ１０で
は、従来よりあるスタンバイモード及びスリープモード
の他に半スリープモードを備え、該半スリープモードに
より待機時における電流の消費量を低減しつつ、待機状
態の解除後における迅速なデータの読み出し又は書き込
みを可能とする。
は、従来よりあるスタンバイモード及びスリープモード
の他に半スリープモードを備え、該半スリープモードに
より待機時における電流の消費量を低減しつつ、待機状
態の解除後における迅速なデータの読み出し又は書き込
みを可能とする。
【００２４】なお、本実施の形態では、半スリープモー
ドの設定時にはメモリアレイ１１を動作させた状態で、
メモリアレイ１２へのバイアス電圧の供給を停止する
が、場合によってはメモリアレイ１２を動作させた状態
で、メモリアレイ１１へのバイアス電圧の供給を停止す
ることとしても良い。
ドの設定時にはメモリアレイ１１を動作させた状態で、
メモリアレイ１２へのバイアス電圧の供給を停止する
が、場合によってはメモリアレイ１２を動作させた状態
で、メモリアレイ１１へのバイアス電圧の供給を停止す
ることとしても良い。
【００２５】
【発明の効果】本発明の半導体メモリは半スリープモー
ドを備え、該半スリープモードの設定時には、スリープ
の解除後に直ちにアクセスする必要のあるメモリアレイ
に対する動作電圧の供給を行ったままの状態で、その他
のメモリアレイへの動作電圧の供給を停止する。これに
より、外部からのアクセスの待機中にチップ上に搭載さ
れる複数のメモリアレイで消費される電流量を低減する
と共に、スリープ解除後における迅速なデータの読み出
し及び書き込みを可能にする。
ドを備え、該半スリープモードの設定時には、スリープ
の解除後に直ちにアクセスする必要のあるメモリアレイ
に対する動作電圧の供給を行ったままの状態で、その他
のメモリアレイへの動作電圧の供給を停止する。これに
より、外部からのアクセスの待機中にチップ上に搭載さ
れる複数のメモリアレイで消費される電流量を低減する
と共に、スリープ解除後における迅速なデータの読み出
し及び書き込みを可能にする。
【図１】 本発明の実施の形態にかかる半導体メモリの
構成図である。
構成図である。
【図２】 半導体メモリの各待機状態における信号及び
メモリの状態を表す図である。
メモリの状態を表す図である。
【図３】 従来の半導体メモリの構成図である。
【図４】 従来の半導体メモリの構成図である。
【図５】 従来の半導体メモリの各待機状態における信
号及びメモリの状態を表す図である。
号及びメモリの状態を表す図である。
１０，３０，４０ 半導体メモリ、１１，１２，３１，
３２，４１，４２ メモリアレイ、１３，３３，４３
コントロール回路、１４，１５，３４，３５，４４ バ
イアス電位発生回路、１６，３６，４５ ＣＰＵ
３２，４１，４２ メモリアレイ、１３，３３，４３
コントロール回路、１４，１５，３４，３５，４４ バ
イアス電位発生回路、１６，３６，４５ ＣＰＵ
Claims (1)
- 【請求項１】 １チップ上に複数のメモリアレイを搭載
してなる半導体メモリであって、 上記複数のメモリアレイに動作電圧を供給する複数の定
電圧供給回路と、 外部より入力される半スリープモードの設定コマンドに
応じて、上記複数の定電圧供給回路の内、所定の定電圧
供給回路を停止させると共に、外部より入力される該半
スリープモードの解除コマンドに応じて、上記停止させ
た定電圧供給回路を起動させるコントロール回路とを備
えることを特徴とする半導体メモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7538798A JP3741534B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体メモリ |
| US09/262,342 US6031780A (en) | 1998-03-24 | 1999-03-04 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7538798A JP3741534B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273382A true JPH11273382A (ja) | 1999-10-08 |
| JP3741534B2 JP3741534B2 (ja) | 2006-02-01 |
Family
ID=13574743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7538798A Expired - Fee Related JP3741534B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6031780A (ja) |
| JP (1) | JP3741534B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200549A (ja) * | 1999-11-09 | 2007-08-09 | Fujitsu Ltd | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 |
| JP2011086375A (ja) * | 2010-12-24 | 2011-04-28 | Renesas Electronics Corp | 半導体記憶装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW457485B (en) * | 1998-09-08 | 2001-10-01 | Siemens Ag | Integrated semiconductor-memory |
| JP2004062331A (ja) * | 2002-07-25 | 2004-02-26 | Ricoh Co Ltd | 直流電源装置 |
| JP2005071556A (ja) * | 2003-08-28 | 2005-03-17 | Renesas Technology Corp | 半導体記憶装置および半導体集積回路装置 |
| US7307907B2 (en) * | 2003-12-11 | 2007-12-11 | Texas Instruments Incorporated | SRAM device and a method of operating the same to reduce leakage current during a sleep mode |
| US7321516B2 (en) * | 2004-02-19 | 2008-01-22 | Stmicroelectronics, S.R.L. | Biasing structure for accessing semiconductor memory cell storage elements |
| JP2005303664A (ja) * | 2004-04-12 | 2005-10-27 | Ricoh Co Ltd | 差動増幅回路 |
| KR101979732B1 (ko) | 2012-05-04 | 2019-08-28 | 삼성전자 주식회사 | 비휘발성 메모리 컨트롤러 및 비휘발성 메모리 시스템 |
| US9634625B2 (en) * | 2013-05-28 | 2017-04-25 | Mediatek Inc. | Radio frequency transmitter with extended power range and related radio frequency transmission method |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206752A (ja) * | 1992-01-30 | 1993-08-13 | Hitachi Ltd | 半導体集積回路 |
| JP2735435B2 (ja) * | 1992-06-01 | 1998-04-02 | 三菱電機株式会社 | メモリカードのメモリ制御用回路 |
| KR940017214A (ko) * | 1992-12-24 | 1994-07-26 | 가나이 쓰토무 | 기준전압 발생회로 |
| JPH06242847A (ja) * | 1992-12-24 | 1994-09-02 | Hitachi Ltd | 基準電圧発生回路 |
| US5563839A (en) * | 1995-03-30 | 1996-10-08 | Simtek Corporation | Semiconductor memory device having a sleep mode |
| KR0142970B1 (ko) * | 1995-06-24 | 1998-08-17 | 김광호 | 반도체 메모리 장치의 기준전압 발생회로 |
| JPH10326493A (ja) * | 1997-05-23 | 1998-12-08 | Ricoh Co Ltd | 複合化フラッシュメモリ装置 |
-
1998
- 1998-03-24 JP JP7538798A patent/JP3741534B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-04 US US09/262,342 patent/US6031780A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007200549A (ja) * | 1999-11-09 | 2007-08-09 | Fujitsu Ltd | 半導体記憶装置、その動作方法、その制御方法、メモリシステムおよびメモリの制御方法 |
| JP2011086375A (ja) * | 2010-12-24 | 2011-04-28 | Renesas Electronics Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6031780A (en) | 2000-02-29 |
| JP3741534B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7388800B2 (en) | Memory control device having less power consumption for backup | |
| US7412613B2 (en) | Integrated circuit devices that support dynamic voltage scaling of power supply voltages | |
| US5561384A (en) | Input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section | |
| US6067627A (en) | Core section having asynchronous partial reset | |
| KR100357732B1 (ko) | 전력을 적게 소비하는 동기식반도체메모리시스템 | |
| US6845055B1 (en) | Semiconductor memory capable of transitioning from a power-down state in a synchronous mode to a standby state in an asynchronous mode without setting by a control register | |
| US8164965B2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
| US20060271807A1 (en) | Semiconductor integrated circuit device, an electronic apparatus including the device, and a power consumption reduction method | |
| US20050283572A1 (en) | Semiconductor integrated circuit and power-saving control method thereof | |
| WO1997017648A1 (en) | An input/output section of an integrated circuit having separate power down capability | |
| TW201942903A (zh) | 記憶體元件及其電源控制方法 | |
| US5295112A (en) | Semiconductor memory | |
| JPH08161886A (ja) | 記憶装置 | |
| JPH11273382A (ja) | 半導体メモリ | |
| US20030084235A1 (en) | Synchronous DRAM controller and control method for the same | |
| JP2993466B2 (ja) | 情報処理装置 | |
| JP2003030985A (ja) | 半導体記憶装置の電源制御回路 | |
| US7889570B2 (en) | Memory device input buffer, related memory device, controller and system | |
| JPH05334879A (ja) | 半導体記憶装置 | |
| KR100587690B1 (ko) | 어드레스 버퍼 회로 및 어드레스 버퍼 제어방법 | |
| KR100481847B1 (ko) | 전원 관리 기능을 갖는 컴퓨터 시스템 | |
| US20020009010A1 (en) | Dynamic random access memory | |
| CN110739013B (zh) | 动态随机存取存储器 | |
| JP4240863B2 (ja) | 半導体集積回路 | |
| JP4031546B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051108 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |