JP2009020183A

JP2009020183A - 半導体装置

Info

Publication number: JP2009020183A
Application number: JP2007181020A
Authority: JP
Inventors: Yasushi Koyata; 靖古谷田
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-07-10
Filing date: 2007-07-10
Publication date: 2009-01-29
Anticipated expiration: 2027-07-10
Also published as: CN101345042B; CN101345042A; US8117472B2; JP5138296B2; US20090019297A1

Abstract

【課題】表示装置の消費電力を低減する。
【解決手段】表示用メモリ１２は、電源ＲＶＤＤで動作し、ロジック部１１からの各種信号を元に、所定のタイミングで表示データＷＤを記憶する。また、ロジック部１１からの各種信号を元に、記憶してある表示データＷＤを表示データＲＤとしてソースドライバ１５に出力する。バイアス回路１４は、ロジック部１１における表示用メモリ１２へのメモリ書き込み信号ＭＡＷ、メモリ読み出し信号ＭＡＲを検出し、検出結果に基づいてメモリ用電源部１３ａのバイアスを制御する。メモリ用電源部１３ａは、アナログアンプで構成され、電源端子ＶＣＣの電源を降圧して一定に設定し、電源ＲＶＤＤとして表示用メモリ１２に供給する。メモリ用電源部１３ａは、バイアス回路１４の制御によってバイアス電流を切り替えることで駆動能力が可変とされる。
【選択図】図１

Description

本発明は、半導体装置に係り、特に表示用メモリと、この表示用メモリの制御用の論理回路とを含む半導体装置に係る。

携帯電話機などの携帯用電子機器における液晶表示装置では、バッテリーを使用することから、表示装置の低消費電力化が求められる。そこで低消費電力化のための技術が従来からいろいろ知られている（例えば、特許文献１、２、３）。

特許文献１には、列駆動回路から出力される列電圧を分配（デマルチプレクサ）し、画素部の列電極へ出力するためのスイッチ群を具備する液晶表示装置において、スイッチの制御信号が全て“ロー”となるノンオーバラップ期間を設け、この期間内で列電圧が変化する様に、各信号のタイミングを規定するようにした表示装置が記載されている。この表示装置によれば、スイッチ群が全てＯＦＦの状態で、列電圧が変化することになる。これにより、前の列電圧が一旦印加される現象が回避され、不要な電圧変動を防止し、消費電力の増大を回避することができる。

また、特許文献２には、消費電力を低減でき、高速度で描画でき、メモリマッピングをする必要が無い表示メモリ、ドライバ回路、及びそのドライバ回路を用いた液晶ディスプレイが開示されている。この表示メモリ、ドライバ回路、及びそのドライバ回路を用いた液晶ディスプレイによれば、表示メモリの両辺に２系統の読出しポートと１系統の書きこみポートを持たせることにより、通常デュアル・ポートのメモリを使用する場合と比較し大幅にセルサイズを削減でき、配線リソースの削減及び配線分の電力を削減することができる。

さらに、特許文献３には、表示される画像が動画像であるか静止画像であるかを判断し、静止画像である場合には実質的な動作が行われていないメモリや他の関連装置に印加される電源供給を制御し、不要な電力が消費されることを防止する液晶表示装置の駆動装置が開示されている。

特開２００３−２５５９０４号公報特開２００３−１０８０５６号公報特開２００４−２７２２７０号公報

以下の分析は本発明において与えられる。

ところで、従来の表示装置におけるメモリ用の電源装置は、メモリへのアクセス状態にかかわらず、バイアス電流および電源電圧が一定のままである。したがって、表示用メモリに電力を供給するメモリ用電源の消費電力が大きく、表示システム全体として消費電力が大きくなってしまう虞がある。

表示装置のように周期的にメモリアクセスが発生する装置では、メモリアクセスがある時だけ電力供給を行えばメモリ動作に支障をきたさない。メモリアクセスがない期間は、電流供給能力を落としても、メモリは、前の状態を保持するため、メモリアクセスが発生した時にすぐに動作状態に移ることができる。また、同じメモリアクセスでも、メモリ読み出し時には、メモリ書き込み時に比較して小さな電力（電流）で動作することができる。このような表示装置における表示用メモリの特性を考慮し、本発明を創案するに至った。

本発明の１つのアスペクト（側面）に係る半導体装置は、表示用メモリと、該表示用メモリの制御用の論理回路とを含む半導体装置であって、論理回路への電源とは別に表示用メモリへ電源を供給する電源回路を備え、電源回路は、論理回路による表示用メモリへのアクセス状態に応じて、電源の駆動能力を可変とするように構成する。

本発明によれば、表示用メモリへのアクセス状態に応じて、電源の駆動能力を可変とするので、表示用メモリを含む表示システム全体の消費電力を低減することができる。

本発明の実施形態に係る半導体装置は、表示用メモリと、該表示用メモリの制御用の論理回路とを含む。半導体装置は、論理回路への電源とは別に表示用メモリへ電源を供給する電源回路を備える。電源回路は、論理回路による表示用メモリへのアクセス状態に応じて、電源の駆動能力を可変とするように構成する。

電源回路は、表示用メモリがアクセスされる時に比べてアクセスされない時にバイアス電流を下げることが好ましい。

論理回路における表示用メモリへのアクセス信号を検出し、検出結果に基づいて電源回路のバイアスを制御するバイアス回路を備えるようにしてもよい。

さらに、電源回路は、表示用メモリがアクセスされる時に比べてアクセスされない時に表示用メモリへの電源電圧を下げることが好ましい。

論理回路における表示用メモリへのアクセス信号を検出し、検出結果に基づいて電源回路における電源電圧を制御する電圧選択回路を備えるようにしてもよい。

以上のような半導体装置によれば、表示用メモリへのアクセス状態に応じて、電源の駆動能力を可変とする。したがって、表示用メモリを含む表示システム全体の消費電力を低減することができる。

以下、実施例に即し、図面を参照して詳しく説明する。

図１は、本発明の第１の実施例に係る半導体装置の構成を示すブロック図である。図１において、半導体装置は、ロジック部１１、表示用メモリ１２、メモリ用電源部１３ａ、バイアス回路１４、ソースドライバ１５を含む。

ロジック部１１は、電源ＶＣＣで動作し、端子ＣＬＫからクロック信号を入力し、端子ＤＡＴＡから表示用データを入力する。そして、メモリ書き込みクロックＷＣＫ、メモリ読み出しクロックＲＣＫ、表示データＷＤ、メモリ書き込み信号ＭＡＷ、メモリ読み出し信号ＭＡＲを生成して表示用メモリ１２に出力する。また、メモリ書き込み信号ＭＡＷ、メモリ読み出し信号ＭＡＲをバイアス回路１４にも出力する。

表示用メモリ１２は、電源ＲＶＤＤで動作し、ロジック部１１からの各種信号を元に、所定のタイミングで表示データＷＤを記憶する。また、ロジック部１１からの各種信号を元に、記憶してある表示データＷＤを表示データＲＤとしてソースドライバ１５に出力する。

バイアス回路１４は、ロジック部１１における表示用メモリ１２へのメモリ書き込み信号ＭＡＷ、メモリ読み出し信号ＭＡＲを検出し、検出結果に基づいてメモリ用電源部１３ａのバイアスを制御する。

メモリ用電源部１３ａは、アナログアンプで構成され、電源ＶＣＣの電圧を降圧して一定に設定し、電源ＲＶＤＤとして表示用メモリ１２に供給する。メモリ用電源部１３ａは、バイアス回路１４の制御によってバイアス電流を切り替えることで駆動能力が可変とされる。電源ＲＶＤＤには、端子を介して外部に容量素子Ｃ１が接続され、電源ＲＶＤＤの電圧変動の低減およびノイズの除去がなされる。

ソースドライバ１５は、表示データＲＤを元に、図示されない液晶パネル中の画素トランジスタ（ＴＦＴ）のソースを駆動する。

次に、半導体装置の動作について説明する。図２は、本発明の第１の実施例に係る半導体装置の動作を表すタイミングチャートである。また、図３は、各動作状態におけるメモリアクセスおよびバイアス電流を示す表である。

図２、図３に示すように、表示用メモリ１２がスタンバイ時、すなわち、メモリ書き込みクロックＷＣＫおよびメモリ書き込み信号ＭＡＷも、メモリ読み出しクロックＲＣＫおよびメモリ読み出し信号ＭＡＲも入力されない時（図２の期間ＴＡ）には、メモリ用電源部１３ａのバイアス電流を「最小」とする。

また、表示用メモリ１２が静止画表示時、すなわち、メモリ読み出しクロックＲＣＫおよびメモリ読み出し信号ＭＡＲが入力される時（図２の期間ＴＢ）には、メモリ用電源部１３ａのバイアス電流を「小」とする。

さらに、表示用メモリ１２が動画表示時あるいは表示画の切り替わり時（表示中）、すなわち、メモリ書き込みクロックＷＣＫおよびメモリ書き込み信号ＭＡＷも、メモリ読み出しクロックＲＣＫおよびメモリ読み出し信号ＭＡＲも入力される時（図２の期間ＴＣ）には、メモリ用電源部１３ａのバイアス電流を「大」とする。

またさらに、表示用メモリ１２表示画の切り替わり時（非表示中）、すなわち、メモリ書き込みクロックＷＣＫおよびメモリ書き込み信号ＭＡＷが入力される時（図２の期間ＴＤ）には、メモリ用電源部１３ａのバイアス電流を「中」とする。なお、図２の期間ＴＢにおけるバイアス電流が「小」である場合と、図２の期間ＴＤにおけるバイアス電流が「中」である場合とが逆になることもありえる。すなわち、メモリ読み出し時、メモリ書き込み時のそれぞれにおける必要な駆動能力に応じてバイアス電流の大小関係が異なる。

以上のように、本実施例に係る半導体装置は、表示用メモリ１２への書き込み中、読み出し中などメモリへのアクセス状態の信号によって、メモリ用電源部１３ａのバイアス電流を制御する。メモリアクセス時には、バイアス電流を増やすことでメモリ用の電源ＲＶＤＤの駆動能力を上げ、非アクセス時には、バイアス電流を減らすことで駆動能力を下げる。具体的には、表示中の画像切り替わり時や動画表示中など、書き込み・読み出しを同時に行う場合には、バイアス電流を大きくし、スタンバイ中などメモリへのアクセスがない場合には、バイアス電流を最小にする。また、書き込みのみを行う場合、読み出しのみを行う場合には、それぞれの状態に応じてバイアス電流値を調整する。

表示装置では、静止画表示、動画表示、スタンバイ状態などメモリへのアクセスする期間、アクセスしない期間が明確である。そこで、メモリへアクセスする期間では、メモリの書き込み、読み出し可能なレベルまでメモリ電源の駆動能力を上げる必要があり、そのためバイアス電流を高く設定する必要がある。しかし、メモリへアクセスしない期間では、メモリの電源は駆動能力を必要としないため、バイアス電流を低く設定することが可能である。

また、スタンバイ状態では、メモリへのアクセスはなく、また静止画表示状態でもメモリへの書き込み期間は、表示の開始前もしくは表示の最初だけである。特に携帯用電子機器の表示装置では、スタンバイ状態が長くメモリへのアクセス時間が短い。したがって、非アクセス時のバイアス電流を減らすことで消費電力を大幅に抑えることが可能であり、バッテリーの長時間使用が可能になる。

図４は、本発明の第２の実施例に係る半導体装置の構成を示すブロック図である。図４において、図１と同一の符号は同一物を表し、その説明を省略する。図４の半導体装置は、図１のバイアス回路１４の替わりに電圧選択回路１６を備える。電圧選択回路１６は、ロジック部１１における表示用メモリ１２へのメモリ書き込み信号ＭＡＷ、メモリ読み出し信号ＭＡＲを検出し、検出結果に基づいてメモリ用電源部１３ｂが出力する電源ＲＶＤＤの電圧を制御する。

メモリ用電源部１３ｂは、電源ＶＣＣから表示用メモリ１２の電源ＲＶＤＤを生成して出力する回路であり、出力選択回路１６の設定を切り替えることで電源ＲＶＤＤの電圧が可変とされる。

図５は、本発明の第２の実施例に係る半導体装置の動作を表すタイミングチャートである。また、図６は、各動作状態におけるメモリアクセスおよび電源ＲＶＤＤの電圧を示す表である。

図５、図６に示すように、表示用メモリ１２がスタンバイ時、すなわち、メモリ書き込みクロックＷＣＫおよびメモリ書き込み信号ＭＡＷも、メモリ読み出しクロックＲＣＫおよびメモリ読み出し信号ＭＡＲも入力されない時（図５の期間ＴＡ）には、電源ＲＶＤＤの電圧を「最低」とする。

また、表示用メモリ１２が静止画表示時、すなわち、メモリ読み出しクロックＲＣＫおよびメモリ読み出し信号ＭＡＲが入力される時（図５の期間ＴＢ）には、電源ＲＶＤＤの電圧を「低」とする。

さらに、表示用メモリ１２が動画表示時あるいは表示画の切り替わり時（表示中）、すなわち、メモリ書き込みクロックＷＣＫおよびメモリ書き込み信号ＭＡＷも、メモリ読み出しクロックＲＣＫおよびメモリ読み出し信号ＭＡＲも入力される時（図５の期間ＴＣ）には、電源ＲＶＤＤの電圧を「高」とする。

またさらに、表示用メモリ１２表示画の切り替わり時（非表示中）、すなわち、メモリ書き込みクロックＷＣＫおよびメモリ書き込み信号ＭＡＷが入力される時（図５の期間ＴＤ）には、電源ＲＶＤＤの電圧を「中」とする。なお、図５の期間ＴＢにおける電源ＲＶＤＤの電圧が「低」である場合と、図５の期間ＴＤにおける電源ＲＶＤＤの電圧が「中」である場合とが逆になることもありえる。すなわち、メモリ読み出し時、メモリ書き込み時のそれぞれにおける必要な電圧に応じて設定電圧の大小関係が異なる。

以上のように本実施例に係る半導体装置は、表示用メモリ１２への書き込み中、読み出し中などメモリへのアクセス状態の信号によって、メモリ用電源部１３ｂから出力される電源ＲＶＤＤの電圧を制御する。メモリアクセス時には電圧選択回路１６を制御することで表示用メモリ１２への出力電圧を高く設定し、非アクセス時には電圧選択回路１６を制御することで表示用メモリ１２への出力電圧を低く設定する。具体的には、表示中の画像切り替わり時や動画表示中など、書き込み・読み出しを同時に行う場合に出力電圧値を高くし、スタンバイ中などメモリへのアクセスがない場合には出力電圧値を最低にする。また、書き込みのみを行う場合、読み出しのみを行う場合には、それぞれの状態に応じて出力電圧値を調整する。

表示装置では、静止画表示、動画表示、スタンバイ状態などメモリへアクセスする期間、アクセスしない期間が明確である。そこで、メモリへアクセスする期間では、メモリの書き込み、読み出し可能なレベルまで電源ＲＶＤＤの設定電圧を上げる必要があり、そのためメモリの消費電力は大きくなる。しかし、メモリへアクセスしない期間では、メモリの電源は、状態の保持だけができれば良いので、設定電圧を低くすることで、メモリの定常電流を減らすことが可能である。

また、スタンバイ状態では、メモリへのアクセスはなく、また静止画表示状態でもメモリへの書き込み期間は、表示の開始前もしくは表示の最初だけである。特に携帯用電子機器の表示装置では、スタンバイ状態が長くメモリへのアクセス時間が短い。したがって、非アクセス時のメモリ定常電流を減らすことで消費電力を大幅に抑えることが可能であり、バッテリーの長時間使用が可能になる。

実施例１の半導体装置では、メモリ用の電源回路の消費電力削減を行っている。これに対し、実施例２の半導体装置では、実施例１の考えを電源回路の出力電圧値に適用することで、メモリ自体の消費電力削減を可能としている。

なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の第１の実施例に係る半導体装置の構成を示すブロック図である。本発明の第１の実施例に係る半導体装置の動作を表すタイミングチャートである。本発明の第１の実施例に係る半導体装置の各動作状態におけるメモリアクセスおよびバイアス電流を示す表である。本発明の第２の実施例に係る半導体装置の構成を示すブロック図である。本発明の第２の実施例に係る半導体装置の動作を表すタイミングチャートである。本発明の第２の実施例に係る半導体装置の動作状態におけるメモリアクセスおよび電源電圧を示す表である。

符号の説明

１１ロジック部
１２表示用メモリ
１３ａ、１３ｂメモリ用電源部
１４バイアス回路
１５ソースドライバ
１６電圧選択回路
Ｃ１容量素子
ＣＬＫ、ＤＡＴＡ端子
ＭＡＷメモリ書き込み信号
ＭＡＲメモリ読み出し信号
ＲＣＫメモリ読み出しクロック
ＲＤ、ＷＤ表示データ
ＲＶＤＤ、ＶＣＣ電源
ＷＣＫメモリ書き込みクロック

Claims

表示用メモリと、該表示用メモリの制御用の論理回路とを含む半導体装置であって、
前記論理回路への電源とは別に前記表示用メモリへ電源を供給する電源回路を備え、
前記電源回路は、前記論理回路による前記表示用メモリへのアクセス状態に応じて、電源の駆動能力を可変とするように構成したことを特徴とする半導体装置。
前記電源回路は、前記表示用メモリがアクセスされる時に比べてアクセスされない時にバイアス電流を下げることを特徴とする請求項１記載の半導体装置。
前記論理回路における前記表示用メモリへのアクセス信号を検出し、検出結果に基づいて前記電源回路のバイアスを制御するバイアス回路を備えることを特徴とする請求項２記載の半導体装置。
前記電源回路は、前記表示用メモリがアクセスされる時に比べてアクセスされない時に前記表示用メモリへの電源電圧を下げることを特徴とする請求項１記載の半導体装置。
前記論理回路における前記表示用メモリへのアクセス信号を検出し、検出結果に基づいて前記電源回路における前記電源電圧を制御する電圧選択回路を備えることを特徴とする請求項４記載の半導体装置。
請求項１乃至５のいずれか一に記載の半導体装置を含む表示装置。