JPH06139773A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06139773A JPH06139773A JP4290987A JP29098792A JPH06139773A JP H06139773 A JPH06139773 A JP H06139773A JP 4290987 A JP4290987 A JP 4290987A JP 29098792 A JP29098792 A JP 29098792A JP H06139773 A JPH06139773 A JP H06139773A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- substrate potential
- serial
- charge pump
- access section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 ランダム・アクセス部とシリアル・アクセス
部とを備えたビデオＲＡＭにおいて、スタンバイモード
時用の基板電位発生回路と、ランダム・アクセス部動作
時用の基板電位発生回路と、シリアル・アクセス部動作
時用の基板電位発生回路とを設け、動作モードに応じて
有効化する基板電位発生回路の数を変えるようにした。 【効果】 スタンバイモード時と、ランダム・アクセス
部動作時と、シリアル・アクセス部動作時にそれぞれ必
要最小限の供給能力で基板電位を供給することができる
ため、基板電位の安定化を保障しかつ低消費電力化を図
ることができる。
部とを備えたビデオＲＡＭにおいて、スタンバイモード
時用の基板電位発生回路と、ランダム・アクセス部動作
時用の基板電位発生回路と、シリアル・アクセス部動作
時用の基板電位発生回路とを設け、動作モードに応じて
有効化する基板電位発生回路の数を変えるようにした。 【効果】 スタンバイモード時と、ランダム・アクセス
部動作時と、シリアル・アクセス部動作時にそれぞれ必
要最小限の供給能力で基板電位を供給することができる
ため、基板電位の安定化を保障しかつ低消費電力化を図
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路技術さ
らには基板電位の安定化に適用して特に有効な技術に関
し、例えばランダム・アクセス部とシリアル・アクセス
部とを備え画像データの記憶に適したビデオＲＡＭに利
用して有効な技術に関する。
らには基板電位の安定化に適用して特に有効な技術に関
し、例えばランダム・アクセス部とシリアル・アクセス
部とを備え画像データの記憶に適したビデオＲＡＭに利
用して有効な技術に関する。
【０００２】
【従来の技術】従来、ダイナミック型ＲＡＭ（ランダム
・アクセス・メモリ）のような電荷蓄積型のメモリセル
からなるメモリ部を有する半導体集積回路においては、
メモリセルの情報記憶機能（リフレッシュ特性）を保障
するため、安定した基板電位ＶＢＢを発生する基板電位
発生回路（ＶＢＢ発生回路）が内蔵されることがある。
この種の基板電位発生回路として、例えばチャージポン
プ回路を利用して低消費電力化を図るようにしたものが
ある。チャージポンプ回路はダイナミック動作し、定常
電流が流れないため、消費電力が少ない。また、従来の
ＲＡＭ内蔵ＬＳＩの中には、基板電位発生回路を２個内
蔵させ、一方は常時動作させるとともに、他方の基板電
位発生回路はＲＡＭの動作時にのみ動作させることでさ
らに低消費電力化を図ったものが提案されている。
・アクセス・メモリ）のような電荷蓄積型のメモリセル
からなるメモリ部を有する半導体集積回路においては、
メモリセルの情報記憶機能（リフレッシュ特性）を保障
するため、安定した基板電位ＶＢＢを発生する基板電位
発生回路（ＶＢＢ発生回路）が内蔵されることがある。
この種の基板電位発生回路として、例えばチャージポン
プ回路を利用して低消費電力化を図るようにしたものが
ある。チャージポンプ回路はダイナミック動作し、定常
電流が流れないため、消費電力が少ない。また、従来の
ＲＡＭ内蔵ＬＳＩの中には、基板電位発生回路を２個内
蔵させ、一方は常時動作させるとともに、他方の基板電
位発生回路はＲＡＭの動作時にのみ動作させることでさ
らに低消費電力化を図ったものが提案されている。
【０００３】
【発明が解決しようとする課題】本発明者らは、ランダ
ム・アクセス部とシリアル・アクセス部とを備えたビデ
オＲＡＭの開発にあたり、これに適した基板電位発生回
路について検討を行なった。その結果、上記２種類の基
板電位発生回路を持たせる方式では、常時動作する供給
能力の小さな基板電位発生回路でスタンバイモード時と
シリアル・アクセス部の動作時の両方の基板電位を保障
しなければならないため、スタンバイモード時に合わせ
て常時動作する基板電位発生回路の供給能力を決定する
と、シリアル・アクセス部の動作時の基板電位の安定化
が保障できない。また、シリアル・アクセス部の動作時
の基板電位の安定化が保障できるように常時動作する基
板電位発生回路の供給能力を決定すると、スタンバイモ
ード時における消費電力が大きくなって、低消費電力化
が充分に達成できないという問題点があることが明らか
になった。
ム・アクセス部とシリアル・アクセス部とを備えたビデ
オＲＡＭの開発にあたり、これに適した基板電位発生回
路について検討を行なった。その結果、上記２種類の基
板電位発生回路を持たせる方式では、常時動作する供給
能力の小さな基板電位発生回路でスタンバイモード時と
シリアル・アクセス部の動作時の両方の基板電位を保障
しなければならないため、スタンバイモード時に合わせ
て常時動作する基板電位発生回路の供給能力を決定する
と、シリアル・アクセス部の動作時の基板電位の安定化
が保障できない。また、シリアル・アクセス部の動作時
の基板電位の安定化が保障できるように常時動作する基
板電位発生回路の供給能力を決定すると、スタンバイモ
ード時における消費電力が大きくなって、低消費電力化
が充分に達成できないという問題点があることが明らか
になった。
【０００４】この発明の目的は、ランダム・アクセス部
とシリアル・アクセス部とを備えたビデオＲＡＭにおい
て、基板電位の安定化を保障しかつ低消費電力化を達成
できる基板電位発生回路を提供することにある。この発
明の他の目的は、ランダム・アクセス部とシリアル・ア
クセス部とを備えたビデオＲＡＭにおいて、占有面積を
それほど増加させることなく低消費電力化を達成できる
基板電位発生回路を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。
とシリアル・アクセス部とを備えたビデオＲＡＭにおい
て、基板電位の安定化を保障しかつ低消費電力化を達成
できる基板電位発生回路を提供することにある。この発
明の他の目的は、ランダム・アクセス部とシリアル・ア
クセス部とを備えたビデオＲＡＭにおいて、占有面積を
それほど増加させることなく低消費電力化を達成できる
基板電位発生回路を提供することにある。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。
【０００５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、ランダム・アクセス部とシリア
ル・アクセス部とを備えたビデオＲＡＭにおいて、スタ
ンバイモード時用の基板電位発生回路と、ランダム・ア
クセス部動作時用の基板電位発生回路と、シリアル・ア
クセス部動作時用の基板電位発生回路とを設け、動作モ
ードに応じて有効化する基板電位発生回路の数を変える
ようにしたものである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、ランダム・アクセス部とシリア
ル・アクセス部とを備えたビデオＲＡＭにおいて、スタ
ンバイモード時用の基板電位発生回路と、ランダム・ア
クセス部動作時用の基板電位発生回路と、シリアル・ア
クセス部動作時用の基板電位発生回路とを設け、動作モ
ードに応じて有効化する基板電位発生回路の数を変える
ようにしたものである。
【０００６】また、上記スタンバイモード時用の基板電
位発生回路と、ランダム・アクセス部動作時用の基板電
位発生回路はそれぞれ発振回路とチャージポンプ回路と
で構成するとともに、シリアル・アクセス部動作時用の
基板電位発生回路は、チャージポンプ回路のみで構成
し、これを動作させるクロックは外部から供給されるシ
リアル・アクセス部動作用のシリアル・クロックで代用
するようにした。
位発生回路と、ランダム・アクセス部動作時用の基板電
位発生回路はそれぞれ発振回路とチャージポンプ回路と
で構成するとともに、シリアル・アクセス部動作時用の
基板電位発生回路は、チャージポンプ回路のみで構成
し、これを動作させるクロックは外部から供給されるシ
リアル・アクセス部動作用のシリアル・クロックで代用
するようにした。
【０００７】
【作用】上記した手段によれば、スタンバイモード時
と、ランダム・アクセス部動作時と、シリアル・アクセ
ス部動作時にそれぞれ必要最小限の供給能力で基板電位
を供給することができるため、基板電位の安定化を保障
しかつ低消費電力化を図るという上記目的が達成され
る。また、シリアル・アクセス部動作時用の基板電位発
生回路は、チャージポンプ回路のみで構成し、これを動
作させるクロックは外部から供給されるシリアル・アク
セス部動作用のシリアル・クロックを使用すれば、発振
回路が不要であるとともにシリアル・アクセス部動作時
以外はシリアル・クロックが入力されないので基板電位
発生回路のオン、オフのための回路が不要となるため、
占有面積をそれほど増加させることなく低消費電力化を
達成できる。
と、ランダム・アクセス部動作時と、シリアル・アクセ
ス部動作時にそれぞれ必要最小限の供給能力で基板電位
を供給することができるため、基板電位の安定化を保障
しかつ低消費電力化を図るという上記目的が達成され
る。また、シリアル・アクセス部動作時用の基板電位発
生回路は、チャージポンプ回路のみで構成し、これを動
作させるクロックは外部から供給されるシリアル・アク
セス部動作用のシリアル・クロックを使用すれば、発振
回路が不要であるとともにシリアル・アクセス部動作時
以外はシリアル・クロックが入力されないので基板電位
発生回路のオン、オフのための回路が不要となるため、
占有面積をそれほど増加させることなく低消費電力化を
達成できる。
【０００８】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。図１には本発明をビデオＲＡＭに適用した
場合の一実施例が示されている。図１において、１は複
数のメモリセルがマトリックス状に配置されてなるラン
ダム・アクセス部（ＲＡＭ）、２はスタティック型メモ
リセルからなるシリアル・アクセス部（ＳＡＭ）であ
る。上記ランダム・アクセス部１は、メモリアレイとア
ドレス・デコーダを含み、外部から供給されるアドレス
信号Ａ０〜Ａｉに基づいて任意のメモリセルが選択さ
れ、ＲＡＭコントロール回路３によって選択されたメモ
リセルのデータＤｏｕｔ，Ｄｉｎの読出し、書込みがな
される。
て説明する。図１には本発明をビデオＲＡＭに適用した
場合の一実施例が示されている。図１において、１は複
数のメモリセルがマトリックス状に配置されてなるラン
ダム・アクセス部（ＲＡＭ）、２はスタティック型メモ
リセルからなるシリアル・アクセス部（ＳＡＭ）であ
る。上記ランダム・アクセス部１は、メモリアレイとア
ドレス・デコーダを含み、外部から供給されるアドレス
信号Ａ０〜Ａｉに基づいて任意のメモリセルが選択さ
れ、ＲＡＭコントロール回路３によって選択されたメモ
リセルのデータＤｏｕｔ，Ｄｉｎの読出し、書込みがな
される。
【０００９】一方、上記シリアル・アクセス部２は、ア
ドレス・カウンタを内蔵したＳＡＭコントロール回路４
に外部から先頭アドレスを与えてアドレス・カウンタに
設定し、シリアル・クロックＳＣを入力することにより
カウンタをインクリメントして、シリアル・データの読
出し、書込みを実行することができるように構成されて
いる。また、上記ランダム・アクセス部１とシリアル・
アクセス部２との間には転送ゲート５が設けられてお
り、相互間のデータ転送が可能にされている。
ドレス・カウンタを内蔵したＳＡＭコントロール回路４
に外部から先頭アドレスを与えてアドレス・カウンタに
設定し、シリアル・クロックＳＣを入力することにより
カウンタをインクリメントして、シリアル・データの読
出し、書込みを実行することができるように構成されて
いる。また、上記ランダム・アクセス部１とシリアル・
アクセス部２との間には転送ゲート５が設けられてお
り、相互間のデータ転送が可能にされている。
【０００１０】この実施例では、スタンバイモード時用
の基板電位発生回路６ａと、ランダム・アクセス部動作
時用の基板電位発生回路６ｂと、シリアル・アクセス部
動作時用の基板電位発生回路６ｃとが設けられている。
特に制限されないが、このうち、基板電位発生回路６ａ
と６ｂは、それぞれ発振回路ＯＳＣとチャージポンプＣ
Ｐとで構成されているとともに、シリアル・アクセス部
動作時用の基板電位発生回路６ｃはチャージポンプのみ
で構成されている。そして、基板電位発生回路６ｃに
は、外部から入力されるシリアル・クロックＳＣがＳＡ
Ｍコントロール回路４を介して供給されるようになって
いる。従って、基板電位発生回路６ｃはシリアル・クロ
ックＳＣが入力されなくなると、自動的に動作を停止
し、基板電位を発生しなくなる。
の基板電位発生回路６ａと、ランダム・アクセス部動作
時用の基板電位発生回路６ｂと、シリアル・アクセス部
動作時用の基板電位発生回路６ｃとが設けられている。
特に制限されないが、このうち、基板電位発生回路６ａ
と６ｂは、それぞれ発振回路ＯＳＣとチャージポンプＣ
Ｐとで構成されているとともに、シリアル・アクセス部
動作時用の基板電位発生回路６ｃはチャージポンプのみ
で構成されている。そして、基板電位発生回路６ｃに
は、外部から入力されるシリアル・クロックＳＣがＳＡ
Ｍコントロール回路４を介して供給されるようになって
いる。従って、基板電位発生回路６ｃはシリアル・クロ
ックＳＣが入力されなくなると、自動的に動作を停止
し、基板電位を発生しなくなる。
【００１１】また、上記基板電位発生回路６ａ〜６ｃの
うちスタンバイモード時用の基板電位発生回路６ａは常
時動作し、基板電位発生回路６ｂはランダム・アクセス
部動作時と全動作モード時に有効化され、基板電位発生
回路６ｃはシリアル・アクセス部動作時と全動作モード
時に有効化されるように構成されている。なお、ここで
全動作モードとはランダム・アクセス部１とシリアル・
アクセス部２の両方が同時にアクセスされるモードであ
る。
うちスタンバイモード時用の基板電位発生回路６ａは常
時動作し、基板電位発生回路６ｂはランダム・アクセス
部動作時と全動作モード時に有効化され、基板電位発生
回路６ｃはシリアル・アクセス部動作時と全動作モード
時に有効化されるように構成されている。なお、ここで
全動作モードとはランダム・アクセス部１とシリアル・
アクセス部２の両方が同時にアクセスされるモードであ
る。
【００１２】表１にビデオＲＡＭの各モードとその時動
作する基板電位発生回路との関係を示す。同表におい
て、○印は当該回路が動作している状態を、また×印は
当該回路が動作していない状態をそれぞれ示している。
作する基板電位発生回路との関係を示す。同表におい
て、○印は当該回路が動作している状態を、また×印は
当該回路が動作していない状態をそれぞれ示している。
【表１】
【００１３】次に、図２を用いて上記基板電位発生回路
６ｃの具体的構成例を説明する。なお、基板電位発生回
路６ａ，６ｂは図２の基板電位発生回路６ｃの前段に発
振回路が設けられているだけで回路の構成は全く同一で
あるので説明は省略する。この実施例の基板電位発生回
路６ｃは、クロックによって動作されて出力端子から電
荷を徐々に引き抜いて−３Ｖのような負の基板電位ＶＢ
Ｂを発生するチャージポンプ回路１１と、外部から供給
されたシリアル・クロックＳＣを波形整形してチャージ
ポンプ回路１１に入力する波形整形回路１２および入力
インバータ１３と、チャージポンプの能力を調整するチ
ャージポンプ制御回路１４とから構成されている。チャ
ージポンプで基板電荷を急速に引き抜くことによりチャ
ージポンプ回路から少数キャリアが発生するからであ
る。
６ｃの具体的構成例を説明する。なお、基板電位発生回
路６ａ，６ｂは図２の基板電位発生回路６ｃの前段に発
振回路が設けられているだけで回路の構成は全く同一で
あるので説明は省略する。この実施例の基板電位発生回
路６ｃは、クロックによって動作されて出力端子から電
荷を徐々に引き抜いて−３Ｖのような負の基板電位ＶＢ
Ｂを発生するチャージポンプ回路１１と、外部から供給
されたシリアル・クロックＳＣを波形整形してチャージ
ポンプ回路１１に入力する波形整形回路１２および入力
インバータ１３と、チャージポンプの能力を調整するチ
ャージポンプ制御回路１４とから構成されている。チャ
ージポンプで基板電荷を急速に引き抜くことによりチャ
ージポンプ回路から少数キャリアが発生するからであ
る。
【００１４】上記チャージポンプ回路１１は、チャージ
ポンプ制御回路１４を構成するＭＯＳＦＥＴ Ｑ１１を
介して入力インバータ１３の出力端子に接続されたＭＯ
Ｓ容量Ｃ１と、このＭＯＳ容量Ｃ１とチャージポンプの
出力端子ＯＵＴとの間に接続されたＭＯＳダイオードＤ
１およびＭＯＳ容量Ｃ１と回路の接地点との間に接続さ
れたＭＯＳダイオードＤ２とにより構成されている。こ
のチャージポンプ回路１１は、入力インバータ１３によ
ってクロックが入力されノードＮ１がハイレベルになる
と、ＭＯＳ容量Ｃ１を介してノードＮ２がハイレベルに
なり、ＭＯＳダイオードＤ２がオンしてノードＮ２の電
荷が接地点に流れ、ノードＮ２の電位が下がる。次に、
入力クロックがロウレベルに変化すると、ＭＯＳ容量Ｃ
１を介してノードＮ２がロウレベルになり、ＭＯＳダイ
オードＤ１がオンして出力端子ＯＵＴからノードＮ２へ
電荷が引き抜かれる。これを繰り返すことによって出力
端子ＯＵＴの電位が徐々に下がり、基板電位ＶＢＢがし
だいに深くなる。
ポンプ制御回路１４を構成するＭＯＳＦＥＴ Ｑ１１を
介して入力インバータ１３の出力端子に接続されたＭＯ
Ｓ容量Ｃ１と、このＭＯＳ容量Ｃ１とチャージポンプの
出力端子ＯＵＴとの間に接続されたＭＯＳダイオードＤ
１およびＭＯＳ容量Ｃ１と回路の接地点との間に接続さ
れたＭＯＳダイオードＤ２とにより構成されている。こ
のチャージポンプ回路１１は、入力インバータ１３によ
ってクロックが入力されノードＮ１がハイレベルになる
と、ＭＯＳ容量Ｃ１を介してノードＮ２がハイレベルに
なり、ＭＯＳダイオードＤ２がオンしてノードＮ２の電
荷が接地点に流れ、ノードＮ２の電位が下がる。次に、
入力クロックがロウレベルに変化すると、ＭＯＳ容量Ｃ
１を介してノードＮ２がロウレベルになり、ＭＯＳダイ
オードＤ１がオンして出力端子ＯＵＴからノードＮ２へ
電荷が引き抜かれる。これを繰り返すことによって出力
端子ＯＵＴの電位が徐々に下がり、基板電位ＶＢＢがし
だいに深くなる。
【００１５】上記チャージポンプ制御回路１４は、入力
インバータ１３とＭＯＳ容量Ｃ１との間に接続されたＭ
ＯＳＦＥＴＱ１と、このＭＯＳＦＥＴＱ１のゲート端子
に接続された一対の逆向き並列ＭＯＳダイオードＱ２，
Ｑ３とからなり、ＶＢＢ依存性を有する制御電圧ＶＬを
並列ＭＯＳダイオードＱ２，Ｑ３を介して上記ＭＯＳＦ
ＥＴＱ１のゲート端子に印加させることによって、ＭＯ
ＳＦＥＴＱ１のオン抵抗を制御し基板電荷を急速に引き
抜くことのないようにする。つまり、制御電圧ＶＬは基
板電位ＶＢＢが深くなるとレベルが上がり基板電位ＶＢ
Ｂが浅くなるとレベルが下がるようにされており、例え
ば基板電位ＶＢＢが浅くなって制御電圧ＶＬのレベルが
下がると、ＭＯＳＦＥＴＱ１１のオン抵抗が大きくなっ
て、入力インバータ１３の出力波形が、図３（ｂ）のよ
うになまってチャージポンプの能力が落ち、基板電荷を
引き抜く時の少数キャリア発生を抑える。
インバータ１３とＭＯＳ容量Ｃ１との間に接続されたＭ
ＯＳＦＥＴＱ１と、このＭＯＳＦＥＴＱ１のゲート端子
に接続された一対の逆向き並列ＭＯＳダイオードＱ２，
Ｑ３とからなり、ＶＢＢ依存性を有する制御電圧ＶＬを
並列ＭＯＳダイオードＱ２，Ｑ３を介して上記ＭＯＳＦ
ＥＴＱ１のゲート端子に印加させることによって、ＭＯ
ＳＦＥＴＱ１のオン抵抗を制御し基板電荷を急速に引き
抜くことのないようにする。つまり、制御電圧ＶＬは基
板電位ＶＢＢが深くなるとレベルが上がり基板電位ＶＢ
Ｂが浅くなるとレベルが下がるようにされており、例え
ば基板電位ＶＢＢが浅くなって制御電圧ＶＬのレベルが
下がると、ＭＯＳＦＥＴＱ１１のオン抵抗が大きくなっ
て、入力インバータ１３の出力波形が、図３（ｂ）のよ
うになまってチャージポンプの能力が落ち、基板電荷を
引き抜く時の少数キャリア発生を抑える。
【００１６】ちなみに、このような基板電位依存性を有
する電圧ＶＬの発生回路は、基板電位が変化するとＭＯ
ＳＦＥＴの特性が変化する性質（いわゆる基板効果）を
利用して構成することができる。ただし、上記実施例で
はチャージポンプ制御回路１４を設けているが、本発明
の構成上はこれを省略することができ、入力インバータ
１３の出力を直接チャージポンプ１１に供給するように
構成してもよいことはいうまでもない。また、スタンバ
イモード時用の基板電位発生回路６ａと、ランダム・ア
クセス部動作時用の基板電位発生回路６ｂの発振回路は
共通化して設け、基板電位発生回路６ｂへはスイッチを
介してクロックを供給させるように構成して、スタンバ
イ時に基板電位発生回路６ｂへのクロックを遮断するよ
うにしても良い。
する電圧ＶＬの発生回路は、基板電位が変化するとＭＯ
ＳＦＥＴの特性が変化する性質（いわゆる基板効果）を
利用して構成することができる。ただし、上記実施例で
はチャージポンプ制御回路１４を設けているが、本発明
の構成上はこれを省略することができ、入力インバータ
１３の出力を直接チャージポンプ１１に供給するように
構成してもよいことはいうまでもない。また、スタンバ
イモード時用の基板電位発生回路６ａと、ランダム・ア
クセス部動作時用の基板電位発生回路６ｂの発振回路は
共通化して設け、基板電位発生回路６ｂへはスイッチを
介してクロックを供給させるように構成して、スタンバ
イ時に基板電位発生回路６ｂへのクロックを遮断するよ
うにしても良い。
【００１７】以上説明したように、上記実施例は、ラン
ダム・アクセス部とシリアル・アクセス部とを備えたビ
デオＲＡＭにおいて、スタンバイモード時用の基板電位
発生回路と、ランダム・アクセス部動作時用の基板電位
発生回路と、シリアル・アクセス部動作時用の基板電位
発生回路とを設け、動作モードに応じて有効化する基板
電位発生回路の数を変えるようにしたので、スタンバイ
モード時と、ランダム・アクセス部動作時と、シリアル
・アクセス部動作時にそれぞれ必要最小限の供給能力で
基板電位を供給することができるため、基板電位の安定
化を保障しかつ低消費電力化を図ることができるという
効果がある。
ダム・アクセス部とシリアル・アクセス部とを備えたビ
デオＲＡＭにおいて、スタンバイモード時用の基板電位
発生回路と、ランダム・アクセス部動作時用の基板電位
発生回路と、シリアル・アクセス部動作時用の基板電位
発生回路とを設け、動作モードに応じて有効化する基板
電位発生回路の数を変えるようにしたので、スタンバイ
モード時と、ランダム・アクセス部動作時と、シリアル
・アクセス部動作時にそれぞれ必要最小限の供給能力で
基板電位を供給することができるため、基板電位の安定
化を保障しかつ低消費電力化を図ることができるという
効果がある。
【００１８】また、上記実施例では、スタンバイモード
時用の基板電位発生回路と、ランダム・アクセス部動作
時用の基板電位発生回路はそれぞれ発振回路とチャージ
ポンプ回路とで構成するとともに、シリアル・アクセス
部動作時用の基板電位発生回路は、チャージポンプ回路
のみで構成し、これを動作させるクロックは外部から供
給されるシリアル・アクセス部動作用のシリアル・クロ
ックで代用するようにしたので、発振回路が不要になる
とともにシリアル・アクセス部動作時以外はシリアル・
クロックが入力されないので基板電位発生回路のオン、
オフのための回路が不要となるため、占有面積をそれほ
ど増加させることなく低消費電力化を達成できるという
効果がある。
時用の基板電位発生回路と、ランダム・アクセス部動作
時用の基板電位発生回路はそれぞれ発振回路とチャージ
ポンプ回路とで構成するとともに、シリアル・アクセス
部動作時用の基板電位発生回路は、チャージポンプ回路
のみで構成し、これを動作させるクロックは外部から供
給されるシリアル・アクセス部動作用のシリアル・クロ
ックで代用するようにしたので、発振回路が不要になる
とともにシリアル・アクセス部動作時以外はシリアル・
クロックが入力されないので基板電位発生回路のオン、
オフのための回路が不要となるため、占有面積をそれほ
ど増加させることなく低消費電力化を達成できるという
効果がある。
【００１９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えばシリ
アル・アクセス部動作時用の基板電位発生回路も他の基
板電位発生回路と同様に発振回路とチャージポンプとで
構成しても良い。また、チャージポンプを構成する素子
はＭＯＳ容量とＭＯＳダイオードに限定されず、基板表
面の絶縁膜上に形成された容量やｐｎ接合ダイオードを
用いても良い。さらに、基板電位発生回路はチャージポ
ンプに限定されず、他の回路構成であっても良い。以上
の説明では主として本発明者によってなされた発明をそ
の背景となった利用分野であるビデオＲＡＭに適用した
ものについて説明したが、この発明はこれに限定され
ず、ダイナミック型ＲＡＭを内蔵したＬＳＩに広く利用
することができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えばシリ
アル・アクセス部動作時用の基板電位発生回路も他の基
板電位発生回路と同様に発振回路とチャージポンプとで
構成しても良い。また、チャージポンプを構成する素子
はＭＯＳ容量とＭＯＳダイオードに限定されず、基板表
面の絶縁膜上に形成された容量やｐｎ接合ダイオードを
用いても良い。さらに、基板電位発生回路はチャージポ
ンプに限定されず、他の回路構成であっても良い。以上
の説明では主として本発明者によってなされた発明をそ
の背景となった利用分野であるビデオＲＡＭに適用した
ものについて説明したが、この発明はこれに限定され
ず、ダイナミック型ＲＡＭを内蔵したＬＳＩに広く利用
することができる。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ランダム・アクセス・メモ
リとシリアル・アクセス・メモリとを備え、ランダム・
アクセス・メモリがダイナミック型メモリセルにより構
成されている半導体集積回路において、基板電位の安定
化を保障しかつ低消費電力化を達成することができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、ランダム・アクセス・メモ
リとシリアル・アクセス・メモリとを備え、ランダム・
アクセス・メモリがダイナミック型メモリセルにより構
成されている半導体集積回路において、基板電位の安定
化を保障しかつ低消費電力化を達成することができる。
【図１】本発明をビデオＲＡＭに適用した場合の一実施
例を示すブロック図である。
例を示すブロック図である。
【図２】基板電位発生回路の具体的構成例を示す回路図
である。
である。
【図３】チャージポンプ回路に供給されるクロックの波
形を示す波形図である。
形を示す波形図である。
１ ランダム・アクセス部 ２ シリアル・アクセス部 ３ ＲＡＭコントロール回路 ４ ＳＡＭコントロール回路 ５ 転送ゲート ６ａ，６ｂ，６ｃ 基板電位発生回路 １１ チャージポンプ回路 １２ 波形整形回路 １３ 入力インバータ １４ チャージポンプ制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 間仁田 喜一 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (2)
- 【請求項１】 ランダム・アクセス・メモリとシリアル
・アクセス・メモリとを備え、ランダム・アクセス・メ
モリがダイナミック型メモリセルにより構成されている
半導体集積回路において、スタンバイモード時用の基板
電位発生回路と、ランダム・アクセス部動作時用の基板
電位発生回路と、シリアル・アクセス部動作時用の基板
電位発生回路とを設け、動作モードに応じて有効化する
基板電位発生回路の数を変えるようにしたことを特徴と
する半導体集積回路。 - 【請求項２】 上記スタンバイモード時用の基板電位発
生回路と、ランダム・アクセス部動作時用の基板電位発
生回路はそれぞれ発振回路とチャージポンプ回路とで構
成されているとともに、シリアル・アクセス部動作時用
の基板電位発生回路はチャージポンプ回路のみで構成さ
れ該チャージポンプは外部から供給されるシリアル・ク
ロックで動作することを特徴とする請求項１記載の半導
体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290987A JPH06139773A (ja) | 1992-10-29 | 1992-10-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4290987A JPH06139773A (ja) | 1992-10-29 | 1992-10-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139773A true JPH06139773A (ja) | 1994-05-20 |
Family
ID=17763001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4290987A Pending JPH06139773A (ja) | 1992-10-29 | 1992-10-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139773A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020183A (ja) * | 2007-07-10 | 2009-01-29 | Nec Electronics Corp | 半導体装置 |
-
1992
- 1992-10-29 JP JP4290987A patent/JPH06139773A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020183A (ja) * | 2007-07-10 | 2009-01-29 | Nec Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455628A (en) | Substrate bias generating circuit | |
| EP0901127B1 (en) | Temperature independent oscillator | |
| JP3355571B2 (ja) | 基板にバイアスを供給するための回路と方法 | |
| US7280422B2 (en) | BLEQ driving circuit in semiconductor memory device | |
| US7710193B2 (en) | High voltage generator and word line driving high voltage generator of memory device | |
| US6373315B2 (en) | Signal potential conversion circuit | |
| JPH10242839A (ja) | 半導体装置 | |
| US4247921A (en) | Decoder | |
| US7961548B2 (en) | Semiconductor memory device having column decoder | |
| US5179535A (en) | Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal | |
| US20020130699A1 (en) | Pump circuits using flyback effect from integrated inductance | |
| JP2000057772A (ja) | 半導体記憶装置 | |
| JPH05234373A (ja) | 半導体記憶装置 | |
| JPH06139773A (ja) | 半導体集積回路 | |
| KR100230372B1 (ko) | 반도체 메모리 장치의 내부 전압 변환기 | |
| JPH10125060A (ja) | ワードライン駆動回路 | |
| JPH0799621B2 (ja) | ダイナミック型半導体記憶装置 | |
| JPH07141884A (ja) | 半導体記憶装置 | |
| JPH09213073A (ja) | 半導体集積回路 | |
| KR100464400B1 (ko) | 외부 전원 전압 대응 기판 전압 감지회로를 구비하는 기판 전압발생회로 | |
| KR940008719B1 (ko) | 전압승압회로 | |
| JPH0297058A (ja) | 半導体記憶装置 | |
| JP2505163B2 (ja) | 半導体集積回路装置 | |
| TWI285894B (en) | Generation device of the refresh clock varied with the capacitance of memory capacitor and method thereof | |
| US6141285A (en) | Power down scheme for regulated sense amplifier power in dram |