CN1577622B - 存储器电路及包含其的显示装置和电子设备 - Google Patents

存储器电路及包含其的显示装置和电子设备 Download PDF

Info

Publication number
CN1577622B
CN1577622B CN2004100696940A CN200410069694A CN1577622B CN 1577622 B CN1577622 B CN 1577622B CN 2004100696940 A CN2004100696940 A CN 2004100696940A CN 200410069694 A CN200410069694 A CN 200410069694A CN 1577622 B CN1577622 B CN 1577622B
Authority
CN
China
Prior art keywords
storage unit
circuit
switching transistor
word line
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100696940A
Other languages
English (en)
Other versions
CN1577622A (zh
Inventor
小山润
热海知昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1577622A publication Critical patent/CN1577622A/zh
Application granted granted Critical
Publication of CN1577622B publication Critical patent/CN1577622B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Dram (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

使用薄膜晶体管的存储器电路由于晶体管的变化而存在问题，例如，存储器电路产量的下降和响应速度的降低。本发明的存储器电路包括包含电平移动电路的驱动器电路，该电平移动电路用于改变导通所述开关晶体管的信号的电位，从而改变所述开关晶体管的电流能力。因此，不同于存储单元的逻辑幅度的电压被提供给字线。本发明可用于SRAM、DRAM、掩码ROM等。

Description

存储器电路及包含其的显示装置和电子设备
技术领域
本发明涉及存储器电路，更具体的，涉及由薄膜半导体元件构成的存储器电路。本发明还涉及含有存储器电路的显示装置。
背景技术
近年来，随着通信技术的发展移动电话得到了广泛地使用。在将来，预计会有移动图像传输和大量信息的传输。另一方面，通过减轻个人计算机的重量，已经产生了适于移动通信的产品。起源于电子笔记本的称作PDA的信息终端也已经大量生产并广泛使用。另外，由于显示装置的发展，绝大多数这种便携式信息设备包括平板显示器。
特别是，在有源矩阵显示装置中，使用低温多晶硅薄膜晶体管(下文中，薄膜晶体管称作TFT)的显示装置的制造在最近几年得到了促进。通过使用低温多晶硅TFT，信号线驱动器电路可以集成地形成在像素部分以及像素的周围。由此，低温多晶硅TFT允许紧凑性和高分辨率的显示装置，并且预计在将来会有更广泛的使用。
由于使用低温多晶硅TFT，除了像素和信号线驱动器电路之外，控制器电路、CPU和存储器电路也已经产生。(例如，非专利文献1)
[非专利文献1]
Nikkei Electronics第841期，2003年2月17日，第123-130页。
通过使用TFT与像素集成地形成这种逻辑电路有助于在玻璃基板上形成显示系统。
存储器电路是形成系统所需的典型电路。存储器电路包括易失存储器电路，例如，SRAM和DRAM，以及非易失存储器电路，例如，快闪存储器和掩码ROM。
存储器电路包括Y译码器201、Y选择器202、X译码器203和存储单元阵列204，如图2所示。X译码器203根据输入的地址信号选择字线。Y译码器201选择包括在Y选择器202中、并且类似地根据输入的地址信号连接到位线的开关。地址输入到Y译码器201和X译码器203，从而可以指定存储单元阵列204中的一个存储单元，数据可以被写入指定的存储单元或从中读出。
注意，X译码器和Y译码器在某些情况下分别被称作行译码器和列译码器。在本说明书中它们表示为X译码器和Y译码器。另外，包括在存储单元阵列204中的X方向的布线和Y方向的布线分别表示为字线和位线。在图2中，字线由X译码器203驱动。X译码器203、Y译码器201、Y选择器202和存储单元阵列204通常由公共电源驱动，在图2中，其高电位电源表示为VDD，其低电位电源表示为VSS。
对于大的存储容量，存储元件最好具有尽可能小的存储单元。这要求减少构成存储单元的晶体管的数量。掩码ROM和DRAM每一个具有由一个晶体管构成的存储单元，而SRAM具有由六个晶体管构成的存储单元。另外，这种晶体管用来写和读。下面说明SRAM的情况。
图3示出了常规SRAM的存储单元。为了简化，在图3中只显示出了一个存储单元302，但是，存储单元的数量并不限于一个。SRAM的存储单元302包括由TFT 308和TFT 310构成的反相器电路、由TFT 309和TFT 311构成的反相器电路、以及开关晶体管312和313。
下面介绍其写操作。当指定的字线305的电位通过X译码器301变为Hi时，开关晶体管312和313导通，从而数据写入由晶体管308到311构成的一对反相器电路中。当写入完成时，开关晶体管312和313关断，从而保持写入到一对反相器中的数据。
接下来介绍读操作。首先，从存储单元阵列的外部将位线303和304预充电到某个电位。通常，预充电位设置为接近存储单元中的一对反相器的电源的中间。在预充电完成之后，位线303和304从预充电位中断开，从而位线303和304处于浮空状态。接着，当字线305的电位变为Hi，并且开关晶体管312和313导通时，位线303和304每个由一对反相器以相反的方向驱动，由传感放大器(未示出)检测其之间的电压差，从而读出数据。
发明内容
配备有如上所述的薄膜半导体构成的存储器电路具有以下问题。即，使用薄膜半导体，特别是使用多晶硅的晶体管与使用单晶硅的晶体管相比，导致了例如迁移率和阈值的晶体管特性的更大变化。
图4示出了SRAM的存储单元。当写数据时，在要写入存储单元的数据的反相数据的情况下，出现逻辑冲突，即，存储了对应于要写入的H(在下文中的意思为高)的L(在下文中的意思为低)或者对应于要写入的L的H。考虑到此，要求开关晶体管的写入能力强于反相器电路对的保持能力。
这里假设在分别由TFT 404和TFT 406构成的反相器电路以及由TFT 405和TFT 407构成的反相器电路中，TFT 406的漏极保持L，同时TFT 407的漏极保持H。当写入时，H和L分别加到位线402和403，并且TFT 408和TFT 409导通。然后，电流分别流过位线402、TFT 408、TFT 406和低电位电源411，并且流过高电位电源410、TFT405、TFT 409和位线403。
在TFT 408具有比TFT 406更大电流容量的情况下，TFT 406的漏极电位增加，以便能够写入H。此外，在TFT 409具有比TFT 405的更大电流容量的情况下，TFT 407的漏极电位降低，以便能够写入L。当TFT 406具有比TFT 408更大的电流容量时，无法进行写入，在TFT 405具有比TFT 409更大的电流容量的情况下也是如此。
晶体管特性的大的变化引起这种问题。为了解决该问题，使开关晶体管的尺寸足够大以增加其电流容量是有效的，但是，这使得存储单元本身的尺寸变大，并且导致与上述改善存储器电路的集成密度的意图相反的结果。
另外，当读数据时，存储单元的数据实际输出到位线。但是，在开关晶体管具有过大电流容量的情况下，当读出时，预充电位被写入到存储单元中，由此数据发生变化。为了解决该问题，使构成反相器电路对的晶体管的尺寸变大是有效的，但是，这使得存储单元本身的尺寸变大，并且导致与高集成度相反的结果。
由于集成度的降低引起的这种操作失败和存储元件产量的下降增加了成本。特别是在显示装置集成存储器电路的情况下，整个显示装置的成本大大增加。
为了解决上述问题，根据本发明，通过使字线的信号幅度和存储单元的信号幅度之间不同来改变写入或读出晶体管的电流容量。因此，可以减少写入和读出中的操作失败，而不使存储单元的尺寸变大。
本发明的存储器电路包括字线、多个存储单元和驱动字线的字线驱动器电路。字线驱动器电路包括电平移动电路，并且存储单元的输出幅度与电平移动电路的输出幅度彼此不同。
本发明的存储器电路包括字线、多个存储单元和驱动字线的字线驱动器电路。字线驱动器电路包括电平移动电路，并且电平移动电路的输出幅度大于存储单元的输出幅度。
本发明的存储器电路包括字线、多个存储单元和驱动字线的字线驱动器电路。字线驱动器电路包括电平移动电路，并且电平移动电路的输出幅度小于存储单元的输出幅度。
本发明的存储器电路包括字线、多个存储单元和驱动字线的字线驱动器电路。字线驱动器电路包括电平移动电路，并且电平移动电路具有改变输出幅度的装置。
本发明的存储器电路包括字线、多个存储单元和驱动字线的字线驱动器电路。字线驱动器电路包括电平移动电路，并且电平移动电路具有在写入和读出之间改变输出幅度的装置。
在根据上述结构的本发明的存储器电路中，电平移动电路的幅度由CPU控制。
本发明的存储器电路包括字线、多个存储单元和驱动字线的字线驱动器电路。字线驱动器电路包括电平移动电路。对于电平移动电路的输出幅度，写入幅度大于读出幅度。
根据上述结构，本发明的存储器电路为SRAM电路。
根据上述结构，本发明的存储器电路为DRAM电路。
根据上述结构，本发明的存储器电路为掩码ROM。
根据上述结构，本发明的存储器电路由薄膜晶体管构成。
本发明的显示装置提供有上述存储器电路。
在根据上述结构的本发明的显示装置中，显示部分用薄膜晶体管构成，并且存储器电路与显示部分的薄膜晶体管整体地形成。
本发明的显示装置为具有上述结构的液晶显示装置。
本发明的显示装置为具有上述结构的EL显示装置。
根据上述结构，本发明的显示装置为具有通过使用子帧进行灰度级显示的装置的EL显示装置。
本发明的电子设备提供有采用上述结构的显示装置。
如上所述，根据本发明的存储器电路，字线的驱动幅度不同于X译码器和存储单元的信号幅度，从而可以减少存储单元的写入失败和读出失败，而不使其尺寸变大。此外，在写入和读出之间，字线的驱动幅度改变，从而可以降低功耗。
在含有本发明的存储器电路的集成的显示装置中，可以提高显示装置的产量，同时降低其成本。
附图说明
图1示出了本发明的存储器电路的实施方式的电路图。
图2示出了常规存储器电路的电路图。
图3示出了常规SRAM的电路图。
图4示出了SRAM的存储单元的电路图。
图5示出了本发明的存储器电路的实施例的电路图。
图6示出了本发明的存储器电路的实施例的电路图。
图7示出了本发明的存储器电路的实施方式的电路图。
图8示出了本发明的存储器电路的实施方式的电路图。
图9示出了采用本发明的掩码ROM的实施例的电路图。
图10示出了采用本发明的DRAM的实施例的电路图。
图11A和11B示出了其中整体形成本发明的存储器电路的显示装置的视图。
图12A到12G示出了使用本发明的电子设备的视图。
图13示出了掩码ROM的存储单元的平面图。
图14示出了其中整体形成本发明的存储器电路的EL显示装置的电路图。
图15示出了其中整体形成本发明的存储器电路的PDA的电路图。
图16示出了本发明的存储器电路的实施例的电路图。
图17示出了本发明的存储器电路的实施例的电路图。
具体实施方式
[实施方式1]
图1示出了本发明的实施方式的电路图。如图1所示，本发明的实施方式包括Y译码器101、Y选择器102、X译码器103、存储单元阵列104和电平移动电路105。X译码器103和电平移动电路105构成了字线驱动器电路。输出的输出幅度与存储单元阵列104和X译码器103的输出幅度不同的电平移动电路105被额外提供给常规存储器电路。X译码器103的输出信号在通过电平移动电路105改变幅度之后，输入到存储单元阵列104。对于X译码器103、Y译码器101、Y选择器102和存储单元阵列104，与常规电路一样，电源从高电位电源VDD和低电位电源VSS中提供。另一个电源系统，即，高电位电源VDDH和低电位电源VSSL提供给电平移动电路105，从而电平移动电路105具有与X译码器103、Y译码器101、Y选择器102和存储单元阵列104不同的输出幅度。由此，在存储单元阵列104中的字线可以通过电位高于存储单元的高电位电源的信号、或者电位低于存储单元的低电位电源的信号驱动。另外，字线可以通过电位低于存储单元的高电位电源的信号、或者电位高于存储单元的低电位电源的信号驱动。换句话说，通过用比存储单元的信号幅度更大的幅度驱动字线可以减少存储单元的写入失败，而通过用比存储单元的信号幅度更小的幅度驱动字线可以减少存储单元的读出失败。
通过用电位高于存储单元的高电位电源的信号驱动字线，可以在高电位下驱动存储单元中的开关晶体管的栅极。在存储单元中的N型开关晶体管的情况下，可以增加开关晶体管的电流容量，而不增加其栅极宽度。因此，可以消除写入中的操作失败。
通过用电位低于存储单元的高电位电源的信号驱动字线，可以在低电位下驱动存储单元中的开关晶体管的栅极。在存储单元中的N型开关晶体管的情况下，可以降低开关晶体管的电流容量。因此，可以消除读出中的操作失败。
通过用电位低于存储单元的低电位电源的信号驱动字线，可以在低电位下驱动存储单元中的开关晶体管的栅极。在存储单元中的P型开关晶体管的情况下，可以增加开关晶体管的电流容量而不增加其栅极宽度。因此，可以消除写入中的操作失败。
通过用电位高于存储单元的低电位电源的信号驱动字线，可以在高电位下驱动存储单元中的开关晶体管的栅极。在存储单元中的P型开关晶体管的情况下，可以降低开关晶体管的电流容量。因此，可以消除读出中的操作失败。
以上所示的针对写入失败和读出失败的对策可以同时或单独实施。在只实施针对写入失败的对策的情况下，存储单元的信号幅度和电平移动电路的信号幅度在读出时可以彼此相等。在只实施针对读出失败的对策的情况下，存储单元的信号幅度和电平移动电路的信号幅度在写入时可以彼此相等。
[实施方式2]
图7示出了本发明的第二实施方式。在图7中，本实施方式的存储器电路包括Y译码器701、Y选择器702、X译码器703、存储单元阵列704和可变电平移动电路705。变换信号从变换信号输入端706输入到可变电平移动电路705。可变电平移动电路705具有用来输出具有对应于变换信号的幅度的输出信号的装置。该装置允许输出幅度根据需要来优化。输出幅度可以在写入和读出之间改变。
即，当写入时，用大于存储单元的输出幅度的幅度驱动字线，当读出时，用小于存储单元的输出幅度的幅度驱动字线，从而可以减少成为问题的写入失败和读出失败。此外，根据各自的条件用必要的幅度驱动字线，从而防止由于用过大的幅度驱动字线引起的功耗增加。
在图8中，图7中所示的可变电平移动电路由CPU 806控制。Y译码器801、Y选择器802、X译码器803、存储单元阵列804和可变电平移动电路805分别对应于Y译码器701、Y选择器702、X译码器703、存储单元阵列704和可变电平移动电路705。存储器的方式由CPU 806和软件控制，从而存储单元的响应速度可以根据需要变化。
[实施例1]
图5示出了本发明的第一实施例。在本实施例中，使用两个电平移动器，高电平移动电路514和低电平移动电路515来放大X译码器501的输出的信号幅度，从而驱动SRAM存储单元502的字线505。高电位电源VDD和低电位电源VSS施加到X译码器501，高电位电源VDDH和低电位电源VSS施加到高电平移动电路514，高电位电源VDDH和低电位电源VSSL施加到低电平移动电路515。高电位电源VDD和低电位电源VSS施加到存储单元502。这里满足VDD≤VDDH和VSS≥VSSL。
施加到开关晶体管512和513的栅电极的是大于由TFT 508到511构成的反相器对的高电位电源506和低电位电源507的信号电压。因此，可使开关晶体管512和513的电流容量大于反相器对的电流容量。这样，根据本实施例，可以增加开关晶体管512和513的电流容量而不增大其尺寸。这可以作为针对由于TFT变化引起的存储电路的写入失败的对策。
根据本实施例，电平移动电路由高电平移动电路和低电平移动电路构成，但是，本发明并不限于此。另外，在N型开关晶体管的情况下不需要提供低电平移动电路，在P型开关晶体管的情况下不需要提供高电平移动电路。
[实施例2]
图17示出了本发明的第二实施例。在本实施例中，如图17所示，使用两个电平移动器，高电平移动电路1714和低电平移动电路1715来减小X译码器1701的输出的信号幅度，从而驱动SRAM存储单元1702的字线1705。高电位电源VDD和低电位电源VSS施加到X译码器1701，高电位电源VDDL和低电位电源VSS施加到高电平移动电路1714，高电位电源VDDL和低电位电源VSSH施加到低电平移动电路1715。高电位电源VDD和低电位电源VSS施加到存储单元1702。这里满足VDD≥VDDH和VSS≤VSSL。
施加到开关晶体管1712和1713的栅电极的是小于由TFT 1708到1711构成的反相器对的高电位电源1706和低电位电源1707的信号电压。因此，可使开关晶体管1712和1713的电流容量小于反相器对的电流容量。这样，根据本实施例，可以减小开关晶体管1712和1713的电流容量而不增大其尺寸。这可以作为针对由于TFT变化引起的存储电路的读出失败的对策。
根据本实施例，电平移动电路由高电平移动电路和低电平移动电路构成，但是，本发明并不限于此。另外，在N型开关晶体管的情况下不需要提供低电平移动电路，在P型开关晶体管的情况下不需要提供高电平移动电路。
[实施例3]
图6示出了电平移动电路的实施例。在本实施例中，详细示出了在实施例1中介绍的高电平移动电路和低电平移动电路。X译码器601的输出输入到由TFT 608到613构成的高电平移动电路602。首先，X译码器601的输出通过由TFT 608和609构成的反相器反相。该反相器的高电位电源604和低电位电源605与X译码器601的相同，因此，该反相器的信号幅度等于X译码器601的输出幅度。然后，X译码器601的输出和反相器的输出分别输入到TFT 613和612的栅极。
TFT 613的漏极分别连接到TFT 610的栅极和TFT 611的漏极。TFT 612的漏极连接到TFT 611的栅极和TFT 610的漏极。输入到TFT 613和612的栅极的信号相位彼此相反。由此，当TFT 613导通时，TFT 610导通，TFT 611关断。此时TFT 612关断。因此，TFT 611的漏极电位变为等于低电位电源605，TFT 610的漏极电位变为等于高电位电源606。通过设置高电位电源606高于高电位电源604，可以进行高电平移动。
TFT 610和TFT 611的漏极分别连接到TFT 615和614的栅极。TFT 615的漏极连接到TFT 616的栅极和TFT 617的漏极。TFT 614的漏极连接到TFT 617的栅极和TFT 616的漏极。输入到TFT 615和614的栅极的信号相位彼此相反。由此，当TFT 615导通时，TFT616导通，TFT 617关断。此时TFT 614关断。因此，TFT 615的漏极电位变为等于高电位电源606，TFT 614的漏极电位变为等于低电位电源607。通过设置低电位电源607低于低电位电源605，可以进行低电平移动。TFT 615的漏极连接到存储单元的字线，以驱动存储单元。
本发明的电平移动电路并不限于在本实施例中所示的结构，也可以采用其它结构的电平移动电路。
[实施例4]
图9示出了使用本发明的掩码ROM的实施例。图9的掩码ROM包括分别由开关TFT 912和913、高电位布线908和909、低电位布线910和911以及位线906和907构成的存储单元903和904。X译码器901是已知的一种，电平移动电路902是实施例2中所描述的一种或者是已知的一种。X译码器901的高电位电源和低电位电源分别表示为VDD和VSS，电平移动电路902的高电位电源和低电位电源分别表示为VDDH和VSSL。高电位布线908和909连接到VDD，低电位布线910和911连接到VSS。在N型开关TFT 912和913的情况下，低电平移动电路915不是必要地提供的，在P型开关TFT 912和913的情况下高电平移动电路914不是必要地提供的。
下面解释具有N型开关TFT的其操作。当X译码器901的输出变高时，低电平移动电路915的输出随之变高，并且字线905被驱动。开关TFT 912的源极或漏极连接到位线906，另一端连接到高电位布线908。当开关TFT 912导通时，位线906的电位上升到高电位布线908的电位，即，VDD。另一方面，开关TFT 913的源极或漏极连接到位线907，另一端连接到低电位布线911。当开关TFT 913导通时，位线907的电位下降到低电位布线911的电位，即，VSS。
在没有提供电平移动电路902的情况下，字线905的电位至多上升到VDD。因此，在开关TFT连接到高电位布线的存储单元中，类似存储单元903，位线电位至多上升到比VDD低开关TFT的阈值的电位。在这种情况下，位线与低电位布线之间的电位差很小，因此，不能精确地取得存储值，并且完成位线的电位增加需要更长的时间。根据本发明，通过额外地提供电平移动电路，可以设置字线的电位高于高电位布线的电位，从而位线的电位可以上升到高电位布线的电位。而且，可以缩短完成位线电位增加所需的时间。
[实施例5]
图10示出了使用本发明的DRAM的实施例。图10的DRAM包括分别由开关TFT 1010和1011、存储电容器1012和1013、低电位布线1008和1009以及位线1006和1007构成的存储单元1003和1004。X译码器1001是已知的一种，电平移动电路1002是实施例2中所描述的一种或者是已知的一种。X译码器1001的高电位电源和低电位电源分别表示为VDD和VSS，电平移动电路1002的高电位电源和低电位电源分别表示为VDDH和VSSL。
下面解释具有N型开关TFT的其操作。在写操作中，当X译码器1001的输出变高时，电平移动电路1002的输出随之变高，并且字线1005被驱动。每个开关TFT 1010和1011的源极或漏极分别连接到位线1006和1007，另一端分别连接到存储电容器1012和1013。当开关TFT 1010和1011导通时，位线1006和1007的数据分别写入到存储电容器1012和1013中。随后，当字线1005的电位变低时，开关TFT 1010和1011关断，累积在存储电容器1012和1013中的电荷被保持。在读操作中，位线1006和1007连接到某一电位，并且被预充电。然后，释放该连接，从而位线1006和1007处于浮空状态。当字线1005的电位变高时，开关TFT 1010和1011导通，存储电容器1012和1013放电，从而改变位线1006和1007的电位。该变化由用于数据读出的传感放大器(未示出)检测。
在没有提供电平移动电路1002的情况下，字线1005的电位至多上升到VDD。因此，在开关TFT连接到高电位布线的存储单元中，类似存储单元903，位线电位至多上升到比VDD低开关TFT的阈值的电位。在这种情况下，位线与低电位布线之间的电位差很小，因此，不能正确地取得存储值，并且完成位线的电位增加需要更长的时间。根据本发明，通过额外地提供电平移动电路，可以设置字线的电位高于高电位布线的电位，从而位线的电位可以上升到高电位布线的电位。而且，可以缩短完成位线的电位增加所需的时间。
[实施例6]
图11A和11B示出了使用本发明的存储器电路的显示装置1101的实施例。在图11A中，在绝缘基板1107上形成TFT，通过使用TFT，构成了信号线驱动器电路1102和1103、像素部分1104以及逻辑电路部分1105。逻辑电路部分1105包括本发明的存储器电路1109、CPU 1110、控制器1111以及图像处理电路1112。通过FPC 1106提供外部信号，例如，时钟、电源等。反向基板1108附着在绝缘基板1107上，并且用密封件1113密封其外围，如图11B所示。
液晶材料、EL(电致发光)材料和电泳材料可以用作显示材料。在绝缘基板1107和反向基板1108之间注入或形成显示材料，从而形成显示装置。显示装置可以用绝缘基板，例如，玻璃、塑料、石英等形成。
另外，上述存储器电路1109并不限于SRAM、DRAM和掩码ROM，并且可以采用其它存储元件。或者，可以采用SRAM、DRAM和掩码ROM中的两种或多种形成存储器电路1109。CPU 1110处理存储在存储器电路1109中的数据或程序，并且控制控制器1111和图像处理电路1112。控制器1111形成信号线驱动器电路1102和1103所需的时钟、同步信号、控制脉冲等。图像处理电路1112根据来自CPU 1110的指令形成图像数据。
本实施例可以与实施方式1和2或者实施例1到4组合使用。
[实施例7]
图14示出了使用本发明的EL显示装置的例子。已经提出了时间灰度级方法作为在EL显示装置中进行灰度级显示的方法。在时间灰度级方法中，如在日本专利特许公开No.2001-343933中所公开的，一个帧周期分为多个不同的子帧周期，并且设置发光周期在像素中不同，从而进行灰度级显示。
在使用时间灰度级方法的显示装置中，要求将视频信号转换为对应于子帧的信号。参考图14说明了其特定方法。图14的EL显示装置包含包括多个EL像素的像素部分1401、用来驱动像素部分1401中的多个信号线的信号线驱动器电路1402和1403、存储器电路1404和1405、用来产生与外部时钟同步的基础时钟的PLL电路1406、根据基础时钟为信号线驱动器电路1402和1403及存储器电路1404和1405提供时钟等的时钟发生器1407以及控制时钟发生器1407的控制逻辑电路1408。
下面说明其操作。首先，一帧数字视频信号存储在存储器电路1404中。例如，在4位视频信号的情况下，4位视频信号优选逐位地存储。下一帧数字视频信号存储在存储器电路1405中。当数字视频信号存储在存储器电路1405中时，存储在存储器电路1404中的数字视频信号输出到信号线驱动器电路1403。此时，视频信号逐位地输出。即，第一位视频信号完全输出，然后第二位视频信号完全输出。根据图像信号逐位的输出，可以进行子帧转换。
本发明可以应用在用TFT整体形成上述装置的EL显示装置中。采用SRAM或DRAM作为存储器电路1404和1405的每一个。根据本发明，防止了与像素部分1401整体形成的存储器电路1404和1405的操作失败，由此可以提高产量。要注意，显示装置可以整体地形成在玻璃基板、塑料基板等上。
本实施例可以与实施方式1和2或者实施例1到4组合使用。
[实施例8]
图15示出了使用本发明的集成PDA的例子。图15的集成PDA在同一个基板上包括像素部分1501、CPU 1502、图像处理电路1503、模拟放大器1504、快闪存储器1505、DRAM 1506、VRAM 1507以及掩码ROM 1508。另外，触摸传感器1509和存储卡接口1510外部地连接到基板上。注意，可以采用SRAM代替DRAM 1506。
像素部分1501通过使用显示材料，例如，液晶、EL(电致发光)和电泳元素显示图像。CPU 1502根据每个存储器电路的数据、指令、触摸传感器1509的信号处理数据。图像处理电路1503在CPU 1502的控制下形成特定的图像数据。当电源关闭时，快闪存储器1505存档数据，VRAM 1507和DRAM 1506存档临时数据。掩码ROM 1508存档不需要改变的程序，例如，OS。触摸传感器1509提供用于由用户用笔等来输入数据，并且数据的信号通过模拟放大器1504和A/D转换器电路1511传送到另一个模块。当连接外部信号或使用存储卡时，存储卡接口1510用于接口。
本发明可以应用于其上构造有这种集成PDA的TFT基板上。特别是，当本发明应用于快闪存储器1505、DRAM 1506、VRAM 1507和掩码ROM 1508时，防止了与像素部分1501整体形成的存储器电路的操作失败，由此提高了产量。要注意，显示装置可以整体地形成在玻璃基板、塑料基板等上。
本实施例可以与实施方式1和2或者实施例1到4组合使用。
[实施例9]
图16示出了可变电平移动电路的实施例。图16的可变电平移动电路包括X译码器1601、电平移动电路1602、1603和1607、开关1604和1605、变换信号输入端1606以及反相器1608和1609。X译码器1601的输出信号输入到电平移动电路1602和1603，并且以彼此不同的幅度输出。另一方面，输入到变换信号输入端1606的变换信号在电平移动电路1607中移动。注意，在开关信号具有足够大的幅度的情况下，电平移动电路1607不是必需的。电平移动电路1607的输出被输入到反相器1608，其输出被输入到反相器1609以及开关1604和1605的每个控制端。反相器1609的输出被输入到开关1604和1605的其他控制端。
当电平移动电路1607的输出变高时，开关1605导通，而开关1604关断。因此，电平移动电路1603的输出连接到字线。当电平移动电路1607的输出变低时，开关1605关断，而开关1604导通。因此，电平移动电路1602的输出连接到字线。
可以采用已知的电路作为这里的电平移动电路。另外，可变电平移动电路的结构并不限于在本实施例中所示出的，可以采用另一种电路代替。
[实施例10]
根据上述实施例的显示装置可以用作各种电子设备的显示部分。下面介绍结合根据本发明的显示设备作为显示媒介的电子设备。
电子设备的例子包括视频摄像机、数码照相机、头戴显示器(目镜型显示器)、游戏机、汽车导航系统、个人计算机、便携信息终端(移动计算机、移动电话、电子书等)。在图12A到12G中示出了电子设备的特定例子。
图12A是数码照相机，其包括机体3101、显示部分3102、图像接收部分3103、操作键3104、外部连接端口3105、快门3106等。通过在显示部分3102中使用本发明的显示装置可以得到紧凑且重量轻的数码照相机。
图12B是笔记本个人计算机，其包括机体3201、壳体3202、显示部分3203、键盘3204、外部连接端口3205、指向鼠标3206等。通过在显示部分3203中使用本发明的显示装置可以得到紧凑且重量轻的笔记本个人计算机。
图12C是便携信息终端，其包括机体3301、显示部分3302、开关3303、操作键3304、红外端口3305等。通过在显示部分3302中使用本发明的显示装置可以得到紧凑且重量轻的便携信息终端。
图12D是提供有记录介质(具体地，DVD再现装置)的图像再现装置，其包括机体3401、壳体3402、记录介质(例如，CD、LD和DVD)读入部分3405、操作键3406、显示部分A 3403、显示部分B 3404等。显示部分A 3403主要显示图像数据，而显示部分B 3404主要显示字符数据，本发明的显示装置可以用在显示部分A 3403和显示部分B 3404中。注意，通过在提供有记录介质，例如CD再现装置和游戏机的图像再现装置中使用本发明，可以得到紧凑且重量轻的图像再现装置。
图12E是折叠便携显示装置。通过在安装在机体3501上的显示部分3502中使用本发明，可以得到紧凑且重量轻的折叠便携显示装置。
图12F是手表型通信装置，其包括显示部分3602、表带3601、操作开关3603等。通过在显示部分3602中使用本发明的显示装置可以得到紧凑且重量轻的手表型通信装置。
图12G是移动电话，其包括机体3701、壳体3702、显示部分3703、音频输入部分3704、天线3705、操作键3706、外部连接端口3707等。通过在显示部分3703中使用本发明的显示装置可以得到紧凑且重量轻的移动电话。
如上所述，本发明的应用范围如此广泛，以至于本发明可以应用于各个领域的电子设备中。通过使用实施方式1和2以及实施例1的任意组合组合可以得到在本实施例中的电子设备。
本申请基于2003年7月18日在日本专利局提交的序列号为no.2003-277068的日本专利申请，其内容在这里引入作为参考。
虽然以实施方式的形式并且参考附图全面的介绍了本发明，但是应当理解，各种变化和修改对于本领域的技术人员是显然的。因此，除非这种变化和修改脱离在下文中定义的本发明的范围，否则它们由这里所包含的内容构成。

Claims (13)

1.一种SRAM电路，包括：
字线、多个存储单元和用于驱动所述字线的驱动器电路，
其中所述多个存储单元中的每个存储单元包括开关晶体管，所述开关晶体管具有电连接到所述字线的栅极，
其中用于驱动所述字线的所述驱动器电路包括电平移动电路，所述电平移动电路用于改变导通所述开关晶体管的信号的电位，从而改变所述开关晶体管的电流能力，并且
其中所述存储单元的输出幅度与所述电平移动电路的输出幅度彼此不同。
2.一种SRAM电路，包括：
字线、多个存储单元和连接到所述字线的驱动器电路，
其中所述多个存储单元中的每个存储单元包括开关晶体管，所述开关晶体管具有电连接到所述字线的栅极，
其中所述驱动器电路包括电平移动电路，所述电平移动电路用于改变导通所述开关晶体管的信号的电位，从而改变所述开关晶体管的电流能力，并且
其中所述电平移动电路的输出幅度大于所述存储单元的输出幅度。
3.一种SRAM电路，包括：
字线、多个存储单元和连接到所述字线的驱动器电路，
其中所述多个存储单元中的每个存储单元包括开关晶体管，所述开关晶体管具有电连接到所述字线的栅极，
其中所述驱动器电路包括电平移动电路，所述电平移动电路用于改变导通所述开关晶体管的信号的电位，从而改变所述开关晶体管的电流能力，并且
其中所述电平移动电路的输出幅度小于所述存储单元的输出幅度。
4.一种SRAM电路，包括：
字线、多个存储单元和连接到所述字线的驱动器电路，
其中所述多个存储单元中的每个存储单元包括开关晶体管，所述开关晶体管具有电连接到所述字线的栅极，
其中所述驱动器电路包括电平移动电路，所述电平移动电路用于改变导通所述开关晶体管的信号的电位，从而改变所述开关晶体管的电流能力，并且
其中所述电平移动电路具有用于改变输出幅度的装置。
5.一种SRAM电路，包括：
字线、多个存储单元和连接到所述字线的驱动器电路，
其中所述多个存储单元中的每个存储单元包括开关晶体管，所述开关晶体管具有电连接到所述字线的栅极，
其中所述驱动器电路包括电平移动电路，所述电平移动电路用于改变导通所述开关晶体管的信号的电位，从而改变所述开关晶体管的电流能力，并且
其中所述电平移动电路具有用于在写入和读出时改变输出幅度的装置。
6.如权利要求4和5中任一项所述的SRAM电路，其中所述电平移动电路的输出幅度由CPU控制。
7.一种SRAM电路，包括：
字线、多个存储单元和连接到所述字线的驱动器电路，
其中所述多个存储单元中的每个存储单元包括开关晶体管，所述开关晶体管具有电连接到所述字线的栅极，
其中所述驱动器电路包括电平移动电路，所述电平移动电路用于改变导通所述开关晶体管的信号的电位，从而改变所述开关晶体管的电流能力，并且
其中所述电平移动电路在写入时的输出幅度大于读出时的输出幅度。
8.如权利要求1到5和7中任一项所述的SRAM电路，其中所述SRAM电路被结合在显示装置中。
9.如权利要求8所述的SRAM电路，其中所述显示装置的显示部分包括薄膜晶体管，并且所述SRAM电路与所述显示部分整体地形成。
10.如权利要求8所述的SRAM电路，其中所述显示装置为液晶显示装置。
11.如权利要求8所述的SRAM电路，其中所述显示装置为EL显示装置。
12.如权利要求8所述的SRAM电路，其中所述显示装置为具有通过使用子帧来显示灰度级的装置的EL显示装置。
13.如权利要求8所述的SRAM电路，其中所述显示装置被结合到从由数码照相机、个人计算机、便携信息终端、图像再现装置、折叠便携显示装置、手表型通信装置和移动电话所组成的组中选出的至少一个中。
CN2004100696940A 2003-07-18 2004-07-19 存储器电路及包含其的显示装置和电子设备 Expired - Fee Related CN1577622B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP277068/03 2003-07-18
JP2003277068A JP4373154B2 (ja) 2003-07-18 2003-07-18 メモリ回路およびそのメモリ回路を有する表示装置、電子機器
JP277068/2003 2003-07-18

Publications (2)

Publication Number Publication Date
CN1577622A CN1577622A (zh) 2005-02-09
CN1577622B true CN1577622B (zh) 2010-06-16

Family

ID=33487672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100696940A Expired - Fee Related CN1577622B (zh) 2003-07-18 2004-07-19 存储器电路及包含其的显示装置和电子设备

Country Status (7)

Country Link
US (1) US7675512B2 (zh)
EP (1) EP1501097B1 (zh)
JP (1) JP4373154B2 (zh)
KR (1) KR101088639B1 (zh)
CN (1) CN1577622B (zh)
DE (1) DE602004018432D1 (zh)
TW (1) TWI354285B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897225B2 (ja) * 2005-02-17 2012-03-14 株式会社 日立ディスプレイズ 画像表示装置
JP4595700B2 (ja) * 2005-06-21 2010-12-08 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP4954626B2 (ja) * 2005-07-29 2012-06-20 株式会社半導体エネルギー研究所 半導体装置
JP5100035B2 (ja) 2005-08-02 2012-12-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2007172813A (ja) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd 半導体記憶装置及び半導体記憶装置の動作方法
JP5158624B2 (ja) 2006-08-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5068088B2 (ja) * 2007-02-26 2012-11-07 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2008269751A (ja) * 2007-04-25 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体記憶装置及び当該半導体記憶装置を具備する電子機器
JP4434253B2 (ja) * 2007-10-16 2010-03-17 ソニー株式会社 クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
US7710796B2 (en) * 2007-11-06 2010-05-04 International Business Machines Corporation Level shifter for boosting wordline voltage and memory cell performance
JP2009141569A (ja) 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
JP2009141570A (ja) * 2007-12-05 2009-06-25 Sony Corp クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
US8437213B2 (en) * 2008-01-03 2013-05-07 Texas Instruments Incorporated Characterization of bits in a functional memory
JP4569656B2 (ja) 2008-03-28 2010-10-27 ソニー株式会社 遅延同期ループ回路および表示装置
US8139426B2 (en) * 2008-08-15 2012-03-20 Qualcomm Incorporated Dual power scheme in memory circuit
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US8416361B2 (en) 2011-01-12 2013-04-09 Lg Electronics Inc. Display apparatus
TWI539283B (zh) * 2011-06-28 2016-06-21 聯詠科技股份有限公司 串列介面的控制系統
US8570791B2 (en) * 2011-10-05 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit and method of word line suppression
KR20130099108A (ko) * 2011-10-18 2013-09-05 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 반도체 장치
JP5468687B2 (ja) * 2012-01-11 2014-04-09 シャープ株式会社 静的ランダムアクセスセル、マトリクスアクティブマトリクスデバイス、アレイ素子回路
JP2014089790A (ja) * 2012-10-31 2014-05-15 Renesas Electronics Corp 半導体装置
CN105989352B (zh) * 2015-03-06 2019-08-20 华为技术有限公司 图像识别加速器、终端设备及图像识别方法
KR102137639B1 (ko) * 2020-01-23 2020-07-27 주식회사 사피엔반도체 소형화된 픽셀회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774411A (en) * 1996-09-12 1998-06-30 International Business Machines Corporation Methods to enhance SOI SRAM cell stability
US6580658B1 (en) * 2002-11-07 2003-06-17 Ememory Technology Inc. Method using a word line driver for driving a word line

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810556B2 (ja) 1986-04-17 1996-01-31 株式会社日立製作所 半導体メモリ回路
US4942555A (en) 1986-04-17 1990-07-17 Hitachi, Ltd. Bi-MOS semiconductor memory having high soft error immunity
US4879690A (en) * 1987-09-07 1989-11-07 Mitsubishi Denki Kabushiki Kaisha Static random access memory with reduced soft error rate
JPH023171A (ja) 1988-06-01 1990-01-08 Sony Corp スタティックｒａｍ
US5046052A (en) 1988-06-01 1991-09-03 Sony Corporation Internal low voltage transformation circuit of static random access memory
JPH0789265B2 (ja) * 1989-03-07 1995-09-27 シャープ株式会社 表示装置の駆動方法
JP2893708B2 (ja) 1989-04-06 1999-05-24 ソニー株式会社 半導体メモリ装置
US5070482A (en) 1989-04-06 1991-12-03 Sony Corporation Static random access memory
US5202855A (en) * 1991-01-14 1993-04-13 Motorola, Inc. DRAM with a controlled boosted voltage level shifting driver
JPH04345992A (ja) 1991-05-24 1992-12-01 Fujitsu Ltd スタティックｒａｍ
JP2996168B2 (ja) 1996-02-23 1999-12-27 日本電気株式会社 半導体メモリ集積回路装置
US6044020A (en) * 1998-07-28 2000-03-28 Samsung Electronics Co., Ltd. Nonvolatile semiconductor memory device with a row decoder circuit
TW525122B (en) 1999-11-29 2003-03-21 Semiconductor Energy Lab Electronic device
TW525138B (en) * 2000-02-18 2003-03-21 Semiconductor Energy Lab Image display device, method of driving thereof, and electronic equipment
JP4057756B2 (ja) * 2000-03-01 2008-03-05 松下電器産業株式会社 半導体集積回路
JP2001312893A (ja) 2000-04-28 2001-11-09 Toshiba Corp 半導体装置
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774411A (en) * 1996-09-12 1998-06-30 International Business Machines Corporation Methods to enhance SOI SRAM cell stability
US6580658B1 (en) * 2002-11-07 2003-06-17 Ememory Technology Inc. Method using a word line driver for driving a word line

Also Published As

Publication number Publication date
EP1501097A2 (en) 2005-01-26
EP1501097A3 (en) 2006-05-24
US20050013180A1 (en) 2005-01-20
DE602004018432D1 (de) 2009-01-29
KR20050009692A (ko) 2005-01-25
US7675512B2 (en) 2010-03-09
JP4373154B2 (ja) 2009-11-25
TWI354285B (en) 2011-12-11
CN1577622A (zh) 2005-02-09
KR101088639B1 (ko) 2011-12-02
JP2005038557A (ja) 2005-02-10
TW200516590A (en) 2005-05-16
EP1501097B1 (en) 2008-12-17

Similar Documents

Publication Publication Date Title
CN1577622B (zh) 存储器电路及包含其的显示装置和电子设备
US10424390B2 (en) Pulse output circuit, shift register and display device
EP3051531B1 (en) Display device, and device and method for driving the same
US7158439B2 (en) Memory and driving method of the same
TW575850B (en) Display device
JP5332232B2 (ja) 画素回路、デジタル駆動方式の電気光学装置および電子機器
US20120056558A1 (en) Display device and electronic device using the same
KR101861350B1 (ko) 게이트 구동회로 및 이를 포함하는 표시 장치
JP5325969B2 (ja) 半導体装置
KR101798260B1 (ko) 표시 장치
CN100568334C (zh) 显示装置
US8223104B2 (en) Display device and electronic device having the same
JP2002372957A (ja) ライン駆動回路、電気光学装置及び表示装置
JP5122748B2 (ja) 液晶表示装置
KR100481108B1 (ko) 표시 장치 및 그 구동 방법
CN114613341B (zh) 阵列栅极驱动单元、电路及其驱动方法、显示装置
JP2003347904A (ja) 電気回路、ラッチ回路、電気回路装置、表示装置及び電子機器
JP2009259395A (ja) 表示装置及び電子機器
JP2004045839A (ja) 表示装置用駆動回路
JP2002311907A (ja) アクティブマトリクス型表示装置
JP2002311906A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20210719