JP5468687B2 - 静的ランダムアクセスセル、マトリクスアクティブマトリクスデバイス、アレイ素子回路 - Google Patents

Description

本発明は、アクティブマトリクスアレイおよび素子に関連するものである。特定の態様において、本発明はデジタルマイクロ流体に関連し、より具体的には、ＡＭ−ＥＷＯＤに関連するものである。誘電体膜上のエレクトロウェッティング（Electrowetting-On-Dielectric；ＥＷＯＤ）は、アレイ上の液滴（droplets of fluid）を操作する技術として公知である。アクティブマトリクスＥＷＯＤ（ＡＭ−ＥＷＯＤ）とは、例えば薄膜トランジスタ（ＴＦＴ）を利用することによって、アクティブマトリクスアレイにおいてＥＷＯＤを実施することを意味する。

図１は、固体面２に接触した状態で、静的な均衡にある液滴（liquid droplet）４を示す。図１に示されるように接触角θ６は定義され、固体ガス（γ_ＳＧ１２）、液体ガス（γ_ＬＧ）、固体液体（γ_ＳＬ８）の間で構成される表面張力の均衡によって、次のように与えられる。

すなわち、接触角θは、当該表面の疎水性の尺度である。θ＜９０°であれば当該表面は親水性とみなされ、θ＞９０°であれば当該表面は疎水性とみなされる。すなわち、当該接触角と９０°との差異に応じて、程度の差はあるが、疎水性／親水性が決まる。図２は、親水性１４の材料表面および疎水性１６の材料表面に対して、それぞれ接触角θ６をとって静的な均衡にある液滴４を示す。

図３は、異なる疎水性（例えば、疎水性の表面１６および親水性の表面１４）を有する２つの領域に、液滴がまたがる場合を示す。この場合、当該状態は非均衡であり、位置エネルギーを最小化するために、液滴はより親水性の高い領域に向かって横に移動する。当該移動の方向は１８として示されている。

上記液滴がイオン性の物質からなる場合、電界を与えることによって、面の疎水性を変更できることは公知である。この現象は、エレクトロウェッティング（electrowetting）と称される。これを実現する１つの手段は、図４に示すように、誘電体膜上のエレクトロウェッティング（electrowetting on dielectric；ＥＷＯＤ）の手法を用いることである。

導電性の電極２２は下層基板２５の上に積層され、その最上部に絶縁体層２０が積層されている。絶縁体層２０は、液滴４が載せられた疎水性表面１６から導電性の電極２２を分離する。また、導電性の電極２２に電圧Ｖを加えることによって、接触角θ６を調節できる。絶縁体層２０の電気容量を充電し、放電することに伴う消費電力を低く抑えることができることが、ＥＷＯＤを用いて接触角θ６を操作することの利点である。

図５は、改善された別の構成を示す。同様に、最上部基板（反対側の基板）３６が備えられ、疎水性層２６で覆われた電極２８が含まれる。電圧Ｖ２が電極２８に付加されると、液滴４および疎水性層２６の境界と基板１６とにおける電界は、Ｖ２とＶとの間の電位差の関数となる。スペーサー３２は、液滴４を捉えるチャンネル層の高さを固定するために用いられる。いくつかの実施例において、液滴４の周囲に含まれるチャンネルの容積は、非イオン性液体（例えば、オイル３４）で充填されることがある。図５の構成は、図１の構成と比べて、以下の２つの点に利点がある。第１に、液滴が疎水性層に接触する表面において、より大きく、より良く制御された電界を生成できることである。第２に、液滴が装置に封入されるため、気化等による損失を防ぐことができることである。

上記背景技術は全て公知であり、例えば「マイクロ流体工学入門」（Patrick Tabeling著、Oxford University Press、ISBN 0-19-856864-9、２.８節）などの基本的な教科書で、さらに詳細な説明を得ることができる。

米国特許第６５６５７２７号明細書（Shenderov、２００３年５月２０日）ではアレイを通して液滴を動かすためのパッシブマトリクスＥＷＯＤ装置が開示されている。図６に示されるように、当該装置は構成されている。下層基板２５の導電性の電極はパターン化されており、これによって複数個の電極３８（例えば、３８Ａと３８Ｂ）が実現されている。これらは、ＥＷ駆動素子と称される。ＥＷ駆動素子の用語は、特定のアレイ素子に関連する電極３８と、当該電極３８に直接接続された電気回路のノードとの両方を意味する。異なる電圧（ＥＷ駆動電圧（例えばＶやＶ３など）と称される）を異なる電極（例えば駆動素子３８Ａと３８Ｂ）に対して付加することによって、表面の疎水性を調節でき、液滴の動きを制御することを可能にする。

米国特許第６９１１１３２号明細書（Pamula et al、２００５年６月２８日）では、図７に示される構成が開示されている。ここで、下層基板２５に積層された誘電体層２２は、２次元アレイ４２を形成するようにパターン化される。時間に依存する電圧パルスを、異なる駆動素子のうちのいくつか又は全てに印加することによって、電圧パルスの系列によって決定される経路４４におけるアレイを通して、液滴４を移動させることができる。米国特許第６５６５７２７号明細書は、液滴を操作するための他の方法をさらに開示している。上記方法は、液滴を分離および統合し、異なる物質の液滴を共に混合することを含む。液滴の典型的操作を実行することが要請される場合、電圧は比較的高くなることが一般的である。２０〜６０Ｖの範囲にある値が、先行文献で紹介されている（例えば、米国特許第７３２９５４５号明細書（Pamula et al.、２００８年２月１２日）、Lab on a Chip、２００２年、Ｖｏｌ.２、９６−１０１頁）。必要となる電圧値は、絶縁体と疎水性層とを生成するために用いられる技術に、主に依存する。

米国特許第７２５５７８０号明細書（Shenderov、２００７年８月１４日）では、異なる化学成分の液滴を結合することによって、化学反応または生化学反応を起こすために用いられるパッシブマトリクスＥＷＯＤ装置が、同様に開示されている。

一般的に好ましくはないが、水溶性のイオン媒質に浸されたオイルの液滴を搬送するＥＷＯＤシステムも実現可能であることに注意する。導電性の電極が低電位を維持する領域に、オイルの液滴が付加される点を除いて、動作原理はすでに説明したものと非常に類似している。

液滴の操作を実行するとき、液滴の位置、サイズ、成分を検知するいくつかの方法が非常に有用となる場合が多い。これは、いくつかの方法により実行できる。例えば、光学的な方法で検知する場合、顕微鏡を用いて液滴の位置を観測することで実現できる。Lab Chip、２００４、４、３１０−３１５頁では、ＥＷＯＤ基板に取り付けられたＬＥＤと写真センサとを用いる光学的な検知方法が記載されている。

検知方法でとりわけ有用な方法は、下層の（パターン化された）導電性の電極２２と、上層の基板にある電極２８との間で、電気インピーダンスを計測することである。図８は、液滴４が存在する場合におけるインピーダンスの近似的な回路表現５２を示す。任意の絶縁層（疎水性層を含む）の静電気容量Ｃ_ｉを表すコンデンサ４６は、電気容量Ｃ_ｄｒｏｐを有するコンデンサ４８と並列した抵抗Ｒ_ｄｒｏｐのレジスタ５０としてモデル化された液滴４のインピーダンスと連続している。図９は、液滴が存在しない場合に対応する回路表現５６を示す。この場合、インピーダンスはセルギャップの電気容量Ｃ_ｇａｐを表すコンデンサ５４と直列にある絶縁層のコンデンサ４６のものである。この構成全体のインピーダンスは、実際の（例えば、抵抗の）コンポーネントを備えていないため、インピーダンスの合計は、周波数に依存する電気容量値Ｃ_Ｌとして表される。

図１０は、液滴４が存在する場合（破線５２で描写されている）と、液滴４が存在しない場合（実線５６で描写されている）との周波数に対するＣ_Ｌの依存性を概略的に示す。インピーダンスを計測することによって、所定のノードに液滴４が存在するか否かを判定できることが、容易に理解できる。さらに、パラメータＣ_ｄｒｏｐとＲ_ｄｒｏｐとの値は、液滴４のサイズと液滴４の伝導性との関数である。そのため、電気容量の計測値を用いることによって、液滴のサイズおよび液滴の成分に関する情報を判定できる。Sensors and Actuators B、Ｖｏｌ．９８（２００４）の３１９−３２７頁には、ＥＷＯＤアレイの中で電極に外部のＰＣＢエレクトロニクスを接続することによって、液滴のインピーダンスを計測する方法が記載されている。しかし、当該方法には、当該デバイスに供給される接続数によって、インピーダンスを検知可能なアレイ素子の数が限定されるという欠点がある。また、当該方法は、必要とされる外部のセンサエレクトロニクスを伴う統合された解決法ではない。上記文献は、液滴のサイズを測るために、計測されたインピーダンスをどのように用いるか、および、ＥＷＯＤデバイスを用いて起こる化学的または生物学的な反応の試薬量を正確に制御するために、液滴の計測値をどのように用いるかということにも言及している。

１つ又は複数の位置においてインピーダンスを計測することによって、以下を実現できる。
（１）アレイに含まれる液滴の位置を監視する。
（２）以前に実行した任意の液滴動作が正しく実行されたか否かを検証する手段として、アレイに含まれる液滴の位置を判定する。
（３）液滴のインピーダンスを計測し、液滴の性質（例えば、導電性）に関する情報を判定する。
（４）化学反応または生化学反応を検出または計量するために、液滴のインピーダンスの特性を計測する。

ラボオンチップ（Lab-on-a-chip；ＬｏａＣ）技術として、ＥＷＯＤデバイスは将来性のあるプラットフォームと認められている。数々の化学的または生化学的な実験的機能を、単一のマイクロスコピックデバイスに統合することを試みるデバイスに、ＬｏａＣ技術は関係している。ヘルスケアや、エネルギーや、物質合成などの分野において、当該技術には幅広い応用可能性がある。例えば、ポイントオブケア（point-of-care）診断法のための体液分析、薬の合成、プロテオミクスなどがある。例えば、ＥＷＯＤデバイスによって、他の装置（例えば、１つ又は複数の機能を実行するように設計された中央演算処理装置（ＣＰＵ））に、完全なＬｏａＣ技術を構成することができる。当該機能は、例えば、
（１）ＡＭ−ＥＷＯＤに電圧およびタイミング信号を供給する。
（２）ＡＭ−ＥＷＯＤから送り返されたセンサデータを解析する。
（３）プログラムされたデータ、および／または、センサデータをメモリに保存する。
（４）必要に応じてセンサのキャリブレーションを行い、メモリにキャリブレーションに関する情報を保存する。
（５）ＡＭ−ＥＷＯＤから受信したセンサデータを処理する。これには、保存されたキャリブレーションのデータに基づいて、調整を行うことが含まれる。
（６）電圧レベルおよびセンサ制御信号のタイミングを調整し、制御する。
（７）液滴動作を実行するために、デジタルデータまたはアナログデータをＡＭ−ＥＷＯＤに送信する。
（８）計測されたセンサ出力データに成分が依存する液滴に対して動作を実行するために、デジタルデータまたはアナログデータをＡＭ−ＥＷＯＤに送信する。
（９）計測されたセンサ出力データに応じて、ＥＷ駆動電極に書き込まれた信号の電圧レベルを調整する、などがある。

薄膜トランジスタ（ＴＦＴ）に基づく薄膜エレクトロニクスは、例えば液晶（ＬＣ）ディスプレイを制御するために利用可能な技術として公知である。図１１に示された標準的なディスプレイピクセル回路を用いて、ノードの電圧を切り替える又は保持するために、ＴＦＴは使われる。上記ピクセル回路は、スイッチトランジスタ６８およびストレージコンデンサ５７から構成される。ソースアドレッシング線６２およびゲートアドレッシング線６４に電圧パルスを付加することによって、書き込みノード６６に電圧Ｖ_{ｗｒｉｔｅ}が書き込まれ、ピクセルに保存される。反対基板ＣＰ７０の電極に異なる電圧を印加することによって、当該ピクセルに含まれる液晶の電気容量６０にわたって電圧が保持される。

近年のディスプレイは、ほとんどがアクティブマトリクス（Active Matrix；ＡＭ）の構成を用いているため、ディスプレイのそれぞれのピクセルは、スイッチトランジスタを含んでいる。行および列ラインに電圧パルスを供給するために（そして、アレイに含まれるピクセルにプログラム電圧を供給するために）、上記ディスプレイは、たいてい統合ドライバ回路（integrated driver circuits）を含んでいる。これらは薄膜エレクトロニクスの中で実現され、ＴＦＴ基板に統合されている。統合ディスプレイドライバ回路（integrated display driver circuits）のための回路設計は公知である。ＴＦＴ、ディスプレイドライバ回路、およびＬＣディスプレイに関するさらなる詳細は、標準的な教科書に記載されており、例えば、「フラットパネルディスプレイ入門」（Wiley Series in Display Technology、WileyBlackwell、ISBN 0470516933）があげられる。

ＡＭディスプレイ技術で利用されている技術と非常に類似する回路構成を用いて、ＥＷＯＤアレイへの電圧パルスのアドレッシングを制御するために、ＴＦＴベースのエレクトロニクスがどのように利用されるかが、米国特許第７１６３６１２号明細書（Sterling et al.、２００７年１月１６日）で述べられている。図１２は、採用されたアプローチを示す。図６に示されたＥＷＯＤ装置とは対照的に、下層基板２５が、上部に薄膜エレクトロニクス７４を備えたＴＦＴ基板７２によって置き換えられている。エレクトロウェッティングを制御するために使われるパターン化された導電層２２に対して、選択的に電圧をプログラムするために、薄膜エレクトロニクス７４は利用される。数々の公知の処理技術（例えば、シリコン・オン・インシュレータ（silicon-on-insulator；ＳＯＩ）、ガラス上のアモルファスシリコン、またはガラス上の低温多結晶シリコン（low temperature polycrystalline silicon；ＬＴＰＳ））によって、薄膜エレクトロニクス７４が実現されることは明らかである。

上記アプローチは、「誘電体アクティブマトリクスエレクトロウェッティング」（ＡＭ−ＥＷＯＤ）と称される。ＥＷＯＤアレイを制御するために、ＴＦＴベースのエレクトロニクスを用いることには、以下のようないくつかの利点がある。
（１）ドライバ回路をＡＭ−ＥＷＯＤ基板に統合できる。図１３は、構成の一例を示す。ＥＷＯＤアレイ４２の制御は、統合行ドライバ回路７６および統合列ドライバ回路７８を用いて実現される。シリアルインターフェース８０は、シリアル入力データストリームを処理するために備えられ、必要となる電圧をアレイ４２に書き込む。アレイの大きさのわりには、ＴＦＴ基板（図１２）と外部駆動エレクトロニクスや電源などとの間にある数々の接続ワイヤ８２を、比較的少なくすることができる。
（２）ＴＦＴベースのエレクトロニクスは、ＡＭ−ＥＷＯＤへの応用に適している。比較的大きな基板エリアを比較的安価なコストで生産できるため、それらは安価に製造できる。
（３）ＴＦＴベースの検知を、アクティブマトリクスの制御アレイに組み込むことができる。例えば、米国特許第２００８００８５５５９号明細書（Hartzell et al.、２００８年４月１０日）では、カンチレバーベースのアレイを用いるＴＦＴベースのアクティブマトリクスバイオセンサが開示されている。

一般的に、標準的なＣＭＯＳ処理に組み込まれたトランジスタよりも遙かに高い電圧で動作するように、ＴＦＴを設計できることが、ＡＭ−ＥＷＯＤアレイを制御するＴＦＴベースのエレクトロニクスを用いる利点である。しかし、ＡＭ−ＥＷＯＤのプログラム電圧（２０−６０Ｖ）は、標準的なディスプレイの製造工程において組立てられたＴＦＴの定格電圧の最大値を超えてしまうほど大きい場合がある。例えば、デバイスの長さを伸長したり、および／または、ゲートオーバラップドレイン（Gate-Overlap-Drain；ＧＯＬＤ）構造またはライトリードープトドレイン（Lightly Doped Drain；ＬＤＤ）構造を追加したりすることによって、より高電圧における動作が可能となるように、ある程度、ＴＦＴの設計を変更することができる。メタルオンセミコンダクタ（Metal-On-Semiconductor；ＭＯＳ）デバイスの信頼性を改善するための標準的な技術があり、例えば「ＭＯＳ装置でのホットキャリア効果」（Takeda、Academic Press Inc.、ISBN 0-12-682240-9、４０−４２頁）に記載されている。デバイスの設計に上記変更を行うことによって、ＴＦＴの性能を悪化させるおそれがある。例えば、信頼性を改善するために構造を変更することによって、デバイス自体の電気抵抗と埋め込み端子の電気容量とを増加させることができる。高速で動作する、またはアナログ回路の機能を発揮させるために必要となるデバイスにとって、この効果は特に有害である。したがって、高電圧デバイスに対する変更を、高電圧を必要とするそれらの機能のみに限定し、最高電圧において動作する必要のあるデバイスをできるだけ少なくなるように、ドライバ回路を設計することが好ましい。

エレクトロウェッティングを用いた液滴の操作も、ディスプレイを実現するための公知技術である。ＥＷ駆動電極のアレイに電圧を書き込むために、従来の液晶ディスプレイ（Liquid Crystal Display；ＬＣＤ）において用いられている回路と類似または同一の電子回路が使われてよい。液滴は、ＥＷ駆動電極に着色されて配置され、プログラムされたＥＷ駆動電圧にしたがって移動する。続いて、上記移動は、全体の構造がディスプレイとして機能するように、当該構造を介した光の透過に影響する。エレクトロウェッティングディスプレイに関する技術の概要は、「招待論文：エレクトロウェッティングベースの情報ディスプレイ」（Robert A. Hayes、ＳＩＤ０８要約６５１−６５４頁）にある。

近年、センサ機能に基づくアレイを備えたＡＭディスプレイを実現することに、大きな関心がよせられている。そうしたデバイスは、例えばユーザ入力デバイスとして（例えば、タッチスクリーンへの応用に）用いられる。ユーザインタラクションのための１つの方法が、米国特許第２００６００１７７１０号明細書（Lee et al.、２００６年１月２６日）に記載されており、これが図１４に示されている。例えば、指先やスタイラス９０によってデバイスの表面がタッチされると、当該タッチされた周辺の液晶層９２が押し込まれる。ＴＦＴ基板７２に載置された統合薄膜エレクトロニクス７４は、ＬＣ層のコンデンサ６０において変化を計測し、タッチの存在８４または不在８６を検知するために使われる。薄膜エレクトロニクス７４に十分な感度があれば、表面をタッチする強さを計測することも可能である。

上記の米国特許第７１６３６１２号明細書は、液滴の位置を決定するなどのＴＦＴベースのセンサ回路が、（例えば、液滴の位置を判定するために）ＡＷ−ＥＷＯＤにおいてどのように利用されるかを説明している。そこで述べられている構成においては、ＥＷＯＤ電圧を制御するために使われる下層基板と、センサ機能を実現するために使われる上層基板と、２つのＴＦＴ基板とがある。

ディスプレイピクセルに電圧を書き込み、当該ピクセルにおける電気容量を計測するためのＴＦＴベースの回路技術は、多数公知である。米国特許第２００６００１７７１０号明細書は、そうした構成の１つを開示している。図１５に示されるように、この回路は、電気的に直接接続されていない２つの部分に配置されている。ピクセル回路の電圧書き込み部１０１における動作は、図１１に関して前述されたように、標準的なディスプレイピクセル回路のものと同一である。当該ピクセル回路のセンサ部１０３における動作を、以下で説明する。センサアレイの行を検知するために、センサ行選択線ＲＷＳ１０４に電圧パルスが供給される。ＬＣ電気容量Ｃ_ＬＣ２の相対値と、固定の基準コンデンサＣ_Ｓ９８（そしてトランジスタ９４に関連したこれらを含む寄生容量も）とに依存する総量によって、検知ノードＶ_{ｓｅｎｓｅ}１０２の電位が増加する。検知ノード１０２の電位は、以下のように計測される。負荷デバイス（図示せず）と組み合わせたトランジスタ９４は、例えば、「ＣＭＯＳアナログ回路設計」（Allen and Holberg、ISBN-10:0195116441、５．３章）などに公知のように、標準ソースフォロワー構成（standard source follower arrangement）として動作する。コンデンサＣ_ｓ９８の値が得られるため、センサ出力線ＣＯＬ１０６における列出力電圧の計測値は、ＬＣ電気容量の値である。全体の構成において注目すべき点は、書き込みノード６６と感知ノード１０２とは、電気的に接続されていない点である。計測されるピクセル全体のＬＣ電気容量は、タッチ方向によって要求されないため、直接接続は必要でなく、または好ましくない。ただし、そのサンプル部分の電気容量のみとなる。

検知ノード１０２にいかなるＤＣ電流経路も供給しないことが、上述回路の不利な点である。その結果、製造工程で生成される当該ノードにおける固定電荷は、ピクセル間で変化し得るため、当該ノードの電位は、ピクセル間のばらつきの大きさによる影響を受ける。図１６は、当該回路に対する改善を示す。ここで、追加のダイオード１１０は、検知ノード１０２に接続されている。ダイオード１１０が逆方向バイアスを加えられるように、ダイオードＲＳＴ１０８の陽極電位は維持される。電圧パルスがセンサ行選択線ＲＷＳ１０４に印加される前に、ダイオード１１０に順方向バイアスを加えるため、短い間だけ、当該電位は高い値をとる。リセット線ＲＳＴ１０８に印加される電圧パルスの効果は、適切に制御された初期値に、検知ノード１０２の電位をリセットすることである。したがって、上記回路構成は、計測された出力電圧において、ピクセル間のばらつきを減少させるという利点を有する。

一般に、上記応用例において、ＬＣ電気容量の値と、タッチに関連する電気容量における変化とは、非常に小さい（数ｆＦのオーダーである）ことに注意する。したがって、基準コンデンサＣ_ｓ９８も非常に小さくなる（通常、数ｆＦ）と結論づけられる。ＬＣ電気容量が小さいことによって、その変化を検知することが困難となる。英国特許出願第ＧＢ０９１９２６０．０号明細書（Brown、２０１１年５月１１日）と英国特許出願第ＧＢ０９１９２６１．８号明細書（Brown、２０１１年５月１１日）では、検知された小さな信号をピクセル内部で増幅する手段が説明されている。しかし、ＥＷＯＤデバイスにおいては、液滴によって示される電気容量は非常に大きく、増幅は求められないことが通常である。

ＴＦＴ基板上にセンサピクセル回路を実現することと同様に、センサのドライバ回路と、同一のＴＦＴ基板上にセンサデータを読み出す出力増幅器とを統合することも公知であり、「光学入力機能を備えた連続粒子シリコンシステムＬＣＤ」（Brown et al.、IEEE Journal of Solid State Circuits、Vol.42、２００７年１２月１２日公開、２９０４−２９０１２頁）に、撮像ディスプレイの一例として述べられている。同文献は、センサ出力から固定パターンノイズを除去するために、どのようにキャリブレーションするかについても言及している。

ディスプレイを製造するための一例として使われるように、薄膜の製造過程において、コンデンサ回路素子を形成するために使われるいくつかの方法が存在する。例えば、ソースメタル層およびゲートメタル層をプレートとして用いることによって、コンデンサを形成することができ、上記２つの層は層間絶縁膜によって分離されている。「ＶＬＳＩのための半導体装置モデリング」（Lee et al.、Prentice-Hall、ISBN 0-13-805656-0、１９１−１９３頁）などの標準的な教科書に記載されているように、コンデンサの物理レイアウトの面積を確保することが重要な状況において、金属酸化膜半導体（metal-oxide-semiconductor；ＭＯＳ）コンデンサを用いることが好都合である場合が多い。チャンネル半導体物質が集積するように電位が配置されない場合、電気容量が終端バイアスの関数になる点が、ＭＯＳコンデンサの不利な点である。図１７は、半導体物質１２２がｎ型にドープされたＭＯＳコンデンサ１２０の典型的な特徴を、１２４で示している。ＭＯＳコンデンサのプレートＡは、導電性の物質（例えば、ゲート物質）で形成され、プレートＢは、ｎ型にドープされた半導体物質１２２である。２つのプレートＡおよびＢの電圧差（バイアス電圧Ｖ_ＡＢ）の関数として、電気容量は破線１２６で示される。ｎ型にドープされた半導体物質１２２のしきい値電圧におおよそ対応する特定のバイアス電圧Ｖ_ｔｈを超えて、半導体物質１２２は集積され、電気容量は大きくなり、電圧に依存しない。Ｖ_ＡＢがＶ_ｔｈより小さい場合、電気容量は小さくなり、電荷担体が枯渇したもののように、ｎ型の半導体物質１２２は電圧に依存するようになる。

図１８は、ＭＯＳコンデンサ１２０のプレートＢを形成する半導体物質が、ｐ型にドープされた場合に対応する状況を示す。Ｖ_ＡＢが閾値電圧Ｖ_ｔｈを下回り、チャンネル半導体物質１２８が集積された場合、最大の電気容量が取得される。

図１９に示されるように、薄膜処理において実現される公知の側面デバイスのタイプは、ゲートＰ−Ｉ−Ｎダイオード１４４である。ゲートＰ−Ｉ−Ｎダイオードは、ｐ＋型にドープされた領域１３２、ｎ型またはｐ型のいずれかに軽度にドープされた領域１３４、およびｎ＋型の領域１３６を含む半導体物質の層から形成される。デバイス１４４の陽極端子１３７および陰極端子１３８をそれぞれ形成するために、ｐ＋型およびｎ＋型の領域（１３２および１３６）に（例えば金属との）電気接続が生成される。電気的な絶縁層１４２は、軽度にドープされた領域１３４のうちのいくつか又は全部の上に載置され、導電層は、ゲート端子と称されるデバイス１４４の第３のゲート端子１４０を形成する。さらなる説明および当該デバイスの動作の説明は、「高性能なラテラルポリシリコンゲートＰＩＮダイオード」（Stewart and Hatalis、Solid State Electronics、Vol.44、Issue 9、１６１３−１６１９頁）にある。図２０は、ゲートＰ−Ｉ−Ｎダイオード１４４と、陽極、陰極、ゲートをそれぞれあらわす３つの接続端子１３７、１３８、および１４０とを示すために用いられる回路記号を示す。

コンデンサの一方の端子を形成するために陽極端子と陰極端子とを共に接続し、他方の端子を形成するためにゲート端子１４０を使用することで、ＭＯＳコンデンサの型として、ゲートＰ−Ｉ−Ｎダイオード１４４を設計できる。

上記のようにゲートＰＩＮダイオード１４４を接続することによって、すでに説明したＭＯＳコンデンサと類似の方法において、当該ゲートＰＩＮダイオード１４４は機能する。ここで、端子間の電圧にほとんどかかわらず、チャンネル領域の大部分においてキャリア蓄積が残る点は、重要な差異である。図２１は、上記方法によって接続されるゲートＰ−Ｉ−Ｎダイオード１４４の動作を示す。１５８において示されるように、ゲート端子１４０に供給される電位ＶＡ１５７が、陽極端子１３７および陰極端子１３８（および、チャンネル物質しきい値電圧）に印加される電位ＶＢ１５５を超過した場合、ゲートＰ−Ｉ−Ｎダイオード１４４の陰極端子１３８から供給された陰性に蓄電されたキャリア（電子）とともに、チャンネル１６０の大部分（図１９において軽度にドープされた領域１３４）が蓄積される。したがって、ゲート端子１４０と（共に接続された）陽極端子１３７と陰極端子１３８との間の電気容量は、蓄積されたＭＯＳコンデンサの電気容量に近づく。同様に、１６２において示されるように、ＶＡ＜ＶＢとなる場合、ゲートＰ−Ｉ−Ｎダイオード１４４の陽極端子１３７から供給される陽電荷担体（ホール）とともに、チャンネル１６０の大部分が集積される。ゲート端子１４０と陽極端子１３７／陰極端子１３８との間の電気容量は、この場合も蓄積されたＭＯＳコンデンサの電気容量に近づく。陰極端子１３８に対して、デバイスの陽極端子１３７にバイアス電圧を接続することによって、ゲートＰ−Ｉ−Ｎダイオード１４４から電圧依存のコンデンサを形成することもできる。印加されたバイアス−ＶＸは、ゲートＰ−Ｉ−Ｎダイオード１４４が逆方向バイアスを残すように選択されるべきである。

図２２の破線１６４、１６６、および１６８は、図２１で示されるように接続された場合、ゲートＰ−Ｉ−Ｎダイオード１４４の電圧の動きに対する電気容量を、概要的に示すものである。陽性の１６４と陰性の１６６との両方によるバイアス電圧Ｖ_ＡＢ（Ｖ_ＡＢ＝ＶＡ−ＶＢ）において、ゲートＰ−Ｉ−Ｎダイオード１４４は、集積においてＭＯＳコンデンサのように振る舞うことが分かる。チャンネル１６０（図１９における領域１３４）に含まれる物質のしきい値電圧の周辺に示されるように、電気容量１６８における小さな窪みが現れる。点線１７６によって表される場合、陰極端子１３８に対するバイアス電圧−ＶＸが、陽極端子１３７に印加される。示されているように、陽極端子と陰極端子の間の電圧差の関数として電気容量が変化する態様は、バイアス電圧−ＶＸを印加することによって変更できる。

ＡＭ−ＥＷＯＤとＡＭディスプレイの両方において、ピクセル内部でプログラムされた書き込み電圧を保持するための代替的構成は、様々に可能である。図２３で示されるように、例えば静的ランダムアクセスメモリ（static random-access memory；ＳＲＡＭ）セルは、プログラムされた電圧を蓄えるために用いられる。ＳＲＡＭセルは、ＣＫおよびＣＫＢクロック入力と、データ入力ＩＮおよびデータ出力のＯＵＴとを備える。ＣＫおよびＣＫＢは、論理補数である信号に接続される。ＣＫの入力が高くＣＫＢの入力が低い場合、ＩＮ入力およびトランジスタ２９０を介して、データはセルに読み込まれる。すなわち、データは２つのインバータ２９４および２９６を通過し、ＯＵＴ出力において提示される。一方で、ＣＫが低くＣＫＢが高く設定される場合、２つのインバータ２９４および２９６がデータを保持するように、トランジスタ２９２は双安定のループを閉じる。

液滴マイクロ流体工学を実現するための代替技術として、誘電泳動（dielectrophoresis）がある。誘電泳動は、変化する電場に誘電体粒子を作用させることによって、当該誘電体粒子に対して力が発揮される現象をいう。手引きは「マイクロ流体工学入門」（Patrick Tabeling、Oxford University Press、２００６年１月）、ISBN 0-19-856864-9、２１１−２１４頁にある。「プログラム制御によって、誘電泳動を伴うセルおよび液滴を補足して移動させる統合回路／マイクロ流体工学チップ」（Thomas P Hunt et al.、Lab Chip、２００８、８、８１−８７）では、デジタルマイクロ流体工学のための誘電泳動アレイを駆動するケイ素統合回路（ＩＣ）バックプレーンを説明している。当該文献は、アレイ素子に対する駆動波形を供給するために、アレイベースの統合回路にも言及している。

本発明は、イオン液滴の位置、サイズ、および成分を検知するために、アレイベースの統合インピーダンスセンサを備えたＡＭ−ＥＷＯＤデバイスに関するものである。ピクセル回路の構造は、ＥＷ駆動素子（EW drive element）にＥＷ駆動電圧（EW drive voltage）を書き込むために、ＡＣ結合された構成を利用し、当該ＥＷ駆動素子におけるインピーダンスを検知することが好ましい。

ＡＭ−ＥＷＯＤデバイスがインピーダンスセンサの機能を含む利点は、以下のとおりである。すなわち、
（１）ＡＭ−ＥＷＯＤアレイにおけるそれぞれのアレイ素子でインピーダンスを計測することによって、当該アレイに含まれる液滴の位置を判定できる。
（２）所定の液滴のインピーダンスを計測することによって、当該液滴のサイズを判定することができる。したがって、化学反応および／または生化学反応において用いられる液滴の量を計量するために、インピーダンスセンサの機能を使うことができる。
（３）それぞれのアレイ素子においてインピーダンスを計測することによって、液滴に対する操作（例えば、液滴を移動させる、液滴を分離させる、容器から液滴を作動させる）が正しく実行されたか否かを検証することができる。
（４）回路ベースの技術を利用することによって、液滴の成分に関する情報（例えば、抵抗率）を判定できる。

インピーダンスセンサの機能をＡＭ−ＥＷＯＤ駆動エレクトロニクスに統合させる利点は、以下のとおりである。すなわち、
（１）アクティブマトリクスセンサの構成を利用することによって、ほとんど同時に、アレイにおける多数のポイントにおいてインピーダンスが計測される。
（２）センサ駆動回路（sensor drive circuitry）と出力増幅器（output amplifiers）とをＡＭ−ＥＷＯＤ駆動エレクトロニクス（AM-EWOD drive electronics）に統合することによって、ＡＭ−ＥＷＯＤデバイスと外部の駆動エレクトロニクスとの間で必要となる接続は、ごく少数のままで、アレイにおける多数のポイントにおいて、インピーダンスが計測される。これによって、当該アレイにおけるそれぞれの位置におけるインピーダンスは、個別に接続される必要のある従来技術のようなパッシブマトリクスセンサの構成と比較して、製造可能性を改善し、コストを最小化することができる。
（３）標準的なＡＭ−ＥＷＯＤデバイスと比較して、統合インピーダンスセンサ（integrated impedance sensor）の機能は、追加的な処理ステップ又は組立てコストをほとんど必要としない。

ＥＷ駆動素子にＥＷ駆動電圧を書き込み、当該ＥＷ駆動素子におけるインピーダンスを検知するための、好ましい実施の形態において開示されるＡＣ結合された構成は、以下のような利点を有する。すなわち、
（１）わずかに低い性能を発揮する重要回路のコンポーネントは、ＥＷ駆動電圧に要求されるような高電圧に抵抗することを要請される。これにより、レイアウト面積を減らし、信頼性を改善し、回路の性能を改善することができる。
（２）検知動作を実行することがＥＷ駆動素子に書き込まれたＥＷ駆動電圧を破壊しないように、センサ回路が構成される。これによって、当該検知動作の間の限られた時間のみそれが阻害される。
（３）アレイ素子回路に追加されたセンサコンポーネントを介したＤＣ漏電経路によって、ＥＷ駆動素子に書き込まれるＥＷ駆動電圧が低下しないように、センサ回路が構成される。

本発明の一態様によれば、静的ランダムアクセスメモリ（ＳＲＡＭ）セルが提供される。当該静的ランダムアクセスメモリは、サンプリングスイッチおよびフィードバックスイッチと、第１のインバータの出力が第２のインバータの入力に接続されるように、直列に接続された第１のインバータおよび第２のインバータとを含む。ここで、前記第１のインバータの入力は、前記サンプリングスイッチを介して、前記静的ランダムアクセスメモリセルのデータ入力と、前記フィードバックスイッチから独立して前記静的ランダムアクセスメモリセルのデータ出力とに接続され、前記第２のインバータの出力は、前記フィードバックスイッチを介して前記第１のインバータの入力に接続され、前記静的ランダムアクセスメモリセルの第１のクロック入力および第２のクロック入力が、前記サンプリングスイッチおよび前記フィードバックスイッチをそれぞれ制御するように設計されている。

他の態様によれば、上記ＳＲＡＭセルは、所定の動作の間、前記サンプリングスイッチと前記フィードバックスイッチとのそれぞれに対して、互いに異なる時間に切り替えるように設計されたタイミング回路をさらに含む。

本発明の他の態様によれば、アクティブマトリクスデバイスが提供される。当該アクティブマトリクスデバイスは、行および列に配置された複数のアレイ素子回路と、対応する同一の列において、前記アレイ素子回路の間で共有された複数のソースアドレッシング線と、対応する同一の行において、前記アレイ素子回路の間で共有された複数のゲートアドレッシング線と、対応する同一の行において、前記アレイ素子回路の間で共有された複数のセンサ行選択線とを含む。ここで、前記複数のアレイ素子回路のそれぞれは、駆動素子により駆動電圧が印加されることによって制御されるアレイ素子と、前記駆動素子に前記駆動電圧を書き込む書き込み回路と、当該書き込み回路は、前記複数のソースアドレッシング線および前記複数のゲートアドレッシング線のうち、対応するソースアドレッシング線とゲートアドレッシング線とに接続されており、前記駆動素子に書き込まれる駆動電圧を保持するために、静的ランダムアクセスメモリ（ＳＲＡＭ）セルを含み、前記駆動素子において示されたインピーダンスを検知する検知回路とを含み、当該検知回路は対応するセンサ行選択線に接続されている。

他の態様によれば、前記ＳＲＡＭセルは、サンプリングスイッチおよびフィードバックスイッチと、第１のインバータの出力が第２のインバータの入力に接続されるように、直列に接続された第１のインバータおよび第２のインバータとを含み、前記第１のインバータの入力は、前記サンプリングスイッチを介して、前記静的ランダムアクセスメモリセルのデータ入力と、前記フィードバックスイッチから独立して前記静的ランダムアクセスメモリセルのデータ出力とに接続され、前記第２のインバータの出力は、前記フィードバックスイッチを介して前記第１のインバータの入力に接続され、前記静的ランダムアクセスメモリセルの第１のクロック入力および第２のクロック入力が、前記サンプリングスイッチおよび前記フィードバックスイッチをそれぞれ制御するように設計されている。

他の態様によれば、前記静的ランダムアクセスメモリセルの前記データ入力は、前記対応するソースアドレッシング線に接続されており、前記静的ランダムアクセスメモリセルの前記データ出力は、対応する前記駆動素子に接続されている。

さらに他の態様によれば、所定の動作の間、前記静的ランダムアクセスメモリセルの所定の１つに含まれた前記サンプリングスイッチおよび前記フィードバックスイッチのそれぞれに対して、互いに異なる時間に切り替えるように設計されたタイミング回路を含む。

他の態様によれば、対応する前記静的ランダムアクセスメモリセルを介して、駆動素子に前記駆動電圧を書き込む書き込み動作の一部として、前記タイミング回路は、（ａ）前記データ入力におけるデータを前記駆動素子に接続するために、前記サンプリングスイッチをオンにし、（ｂ）前記駆動素子においてデータを保持する閉ループを生じさせるために、前記フィードバックスイッチをオンにし、（ｃ）前記（ａ）および（ｂ）の後、前記第１のインバータの入力を前記データ入力から切断するために、前記サンプリングスイッチをオフにするように設計されている。

さらに他の態様によれば、前記所定の動作は、前記書き込み動作に続く検知動作であり、当該検知動作の一部として、前記タイミング回路は、（ｄ）前記（ｃ）の後で前記サンプリングスイッチがオフのままである場合、開ループを生じさせた後、前記検知回路が前記駆動素子において示されるインピーダンスを検知するために、前記フィードバックスイッチをオフにするように設計されている。

さらに他の態様によれば、前記検知動作の一部として、前記タイミング回路は、（ｅ）前記（ｄ）の後、前記（ｃ）の後で前記サンプリングスイッチがオフのままである場合、前記駆動素子において前記データを保持する前記閉ループを生じさせるために、前記フィードバックスイッチをオンにするように設計されている。

さらに他の態様によれば、それぞれの静的ランダムアクセスメモリセルの前記サンプリングスイッチは、前記対応するゲートアドレッシング線におけるクロック信号によって制御される。

他の態様によれば、それぞれの静的ランダムアクセスメモリセルの前記フィードバックスイッチは、対応するセンサエネーブル線におけるクロック信号によって制御される。

他の態様において、前記対応するセンサエネーブル線は、対応する同一の行において、すべての前記アレイ素子回路の間で共有されている。

さらに他の態様によれば、前記対応するセンサエネーブル線は、すべての前記複数のアレイ素子回路の間で共有されている。

さらに他の態様によれば、静的ランダムアクセスメモリセルのそれぞれは、スイッチとしては前記サンプリングスイッチおよび前記フィードバックスイッチのみを含み、前記サンプリングスイッチおよび前記フィードバックスイッチに供給されるクロック信号は、相補的でない。

さらに他の態様によれば、前記アレイ素子は、対応する前記駆動素子により前記駆動電圧が印加されることによって、疎水性が制御される表面を備えた疎水性セルであり、対応する前記検知回路は、前記疎水性セルによって、前記駆動素子において示されたインピーダンスを検知する。

他の態様によれば、前記複数のアレイ素子回路のそれぞれにおいて、前記書き込み回路は、前記駆動素子に書き込まれた前記駆動電圧に摂動を与えるように設計されており、前記検知回路は、前記駆動素子に書き込まれた前記駆動電圧の摂動の結果を検知するように設計されており、前記摂動の結果は、前記駆動素子において示されたインピーダンスに依存するものであり、前記検知回路は、出力信号を生成するための出力を含み、その値は前記駆動素子において示されたインピーダンスを表す。

さらに他の態様によれば、前記アクティブマトリクスデバイスは、対応する同一の列において、前記アレイ素子回路の間で共有される複数のセンサ出力線を含み、前記複数のアレイ素子回路の出力は、対応するセンサ出力線に接続されている。

本発明のさらに他の態様によれば、統合インピーダンスセンサを有するアレイ素子回路を備えたデバイスが提供される。当該デバイスは、駆動素子により駆動電圧が印加されることによって制御されるアレイ素子と、前記駆動素子に前記駆動電圧を書き込む書き込み回路とを含み、前記書き込み回路は、静的ランダムアクセスメモリ（ＳＲＡＭ）セルと前記駆動素子において示されたインピーダンスを検知する検知回路とを備えている。

他の態様によれば、前記ＳＲＡＭセルは、サンプリングスイッチおよびフィードバックスイッチと、第１のインバータの出力が第２のインバータの入力に接続されるように、直列に接続された第１のインバータおよび第２のインバータとを含む。ここで、前記第１のインバータの入力は、前記サンプリングスイッチを介して、前記静的ランダムアクセスメモリセルのデータ入力と、前記フィードバックスイッチから独立して前記静的ランダムアクセスメモリセルのデータ出力とに接続され、前記第２のインバータの出力は、前記フィードバックスイッチを介して前記第１のインバータの入力に接続され、前記静的ランダムアクセスメモリセルの第１のクロック入力および第２のクロック入力が、前記サンプリングスイッチおよび前記フィードバックスイッチをそれぞれ制御するように設計されている。

他の態様によれば、前記静的ランダムアクセスメモリセルの前記データ入力は、前記対応するソースアドレッシング線に接続されており、前記静的ランダムアクセスメモリセルの前記データ出力は、前記対応する駆動素子に接続されている。

さらに他の態様によれば、前記アレイ素子は、対応する前記駆動素子により前記駆動電圧が印加されることによって、疎水性が制御される表面を備えた疎水性セルであり、前記検知回路は、前記疎水性セルによって、前記駆動素子において示されたインピーダンスを検知する。

さらに他の態様によれば、前記書き込み回路は、前記駆動素子に書き込まれた前記駆動電圧に摂動を与えるように設計されており、前記検知回路は、前記駆動素子に書き込まれた前記駆動電圧の摂動の結果を検知するように設計されており、前記摂動の結果は、前記駆動素子において示されたインピーダンスに依存するものであり、前記検知回路は、出力信号を生成するための出力を含み、その値は前記駆動素子において示されたインピーダンスを表す。

前述した目的および関連する目的を達成するために、以下で詳細に説明され、特に請求項において注目される特徴を、本発明は備える。詳細に特定の実例を示す本発明の実施の形態において、以下の説明および添付された図面が明らかになる。ただし、当該実施の形態は示唆するものであって、本発明の思想が採用された多様な方法のうちのいくつかに過ぎない。添付の図面とあわせて考慮されることにより、以下に記載された本発明の詳細な説明から、本発明の他の目的、利点、および新規な特徴は明らかになるだろう。

本発明は、ＡＭ−ＥＷＯＤ駆動エレクトロニクスに、センサ駆動回路および出力増幅器を統合する。これによって、ＡＭ−ＥＷＯＤデバイスおよび外部の駆動エレクトロニクスの間で必要となる接続は、ごく少数のままで、アレイにおける多数のポイントにおいて、インピーダンスが計測可能になる。

以下の添付の図面において、類似の参照符号は、類似の部分または特徴を示す。

従来の技術において、表面張力を示し、接触角を定義するように、表面に液滴が配置された様子を示す図である。 従来の技術において、疎水性の表面および親水性の表面に液滴が配置された様子を示す図である。 従来の技術において、部分的に疎水性であり、部分的に親水性である表面において、液滴が動く様子を示す図である。 従来の技術において、誘電体膜上のエレクトロウェッティング（electrowetting-on-dielectric；ＥＷＯＤ）の構成を示す図である。 従来の技術において、上層基板および下層基板を用いて、誘電体膜上のエレクトロウェッティングを実現するための改良された構成を示す図である。 従来の技術において、パッシブマトリクスＥＷＯＤデバイスを示す図である。 従来の技術において、ＥＷＯＤデバイスを介して、液滴が側方に移動する様子を示す図である。 従来の技術において、液滴が存在する場合、ＥＷＯＤデバイスと上層基板の導電層との間で示されるインピーダンスのモデルを示す図である。 従来の技術において、液滴が存在しない場合、ＥＷＯＤデバイスと上層基板の導電層との間で示されるインピーダンスのモデルを示す図である。 従来の技術において、液滴が存在する場合と存在しない場合とにおける周波数の関数として、インピーダンスの虚数成分のグラフである。 従来の技術において、標準的なディスプレイのピクセル回路を示す図である。 従来の技術において、アクティブマトリクスＥＷＯＤデバイスを示す図である。 従来の技術において、ＡＭ−ＥＷＯＤドライバ回路の構成の一例を示す図である。 従来の技術において、ＬＣ電気容量を検知することによって、タッチを検知し、タッチ入力可能なＬＣディスプレイデバイスを示す図である。 従来の技術において、電気容量センサを備え、タッチ入力可能なＬＣディスプレイのピクセル回路を示す図である。 従来の技術において、電気容量センサを備え、タッチ入力可能な他のＬＣディスプレイのピクセル回路を示す図である。 従来の技術において、半導体物質がｎ型にドープされたＭＯＳコンデンサデバイスの構造および動作を示す図である。 従来の技術において、半導体物質がｐ型にドープされたＭＯＳコンデンサデバイスの構造および動作を示す図である。 従来の技術において、側方のゲートＰ−Ｉ−Ｎダイオードを示す図である。 従来の技術において、側方のゲートＰ−Ｉ−Ｎダイオードの回路記号を示す図である。 従来の技術において、本発明の第２の実施形態において用いられるように、陽極および陰極の電位が共通となるように接続されたゲートダイオードの動作を示す図である。 従来の技術において、電位差−ＶＸが陽極端子および陰極端子の間に印加される場合、陽極および陰極の電位が共通となるように接続されたゲートダイオードの電圧特性に対する電気容量を示す図である。 従来の技術において、標準的なＳＲＡＭセルを示す図である。 本発明の第１の実施の形態を示す図である。 本発明の第１の実施の形態を示す図である。 第１の実施の形態に係るデバイスの断面図である。 本発明の第１の実施の形態に係るアレイ素子回路の回路概略図である。 電極４２の２次元アレイの一部分例を示す図である。 検知出力イメージの一部を示す図である。 本発明の第２の実施の形態に係るアレイ素子回路を示す図である。 本発明の第３の実施の形態に係るアレイ素子回路を示す図である。 本発明の第４の実施の形態に係るアレイ素子回路を示す図である。 本発明の第５の実施の形態に係るアレイ素子回路を示す図である。 本発明の第６の実施の形態に係るアレイ素子回路を示す図である。 本発明の第７の実施の形態に係るアレイ素子回路を示す図である。 本発明の第８の実施の形態に係る動作にしたがって、ピクセル回路の行選択の接続を適用した場合のタイミングシーケンスである。 本発明の第９の実施の形態に係るアレイ素子回路を示す図である。 本発明の第１０の実施の形態に係るアレイ素子回路を示す図である。 本発明の第１１の実施の形態に係るアレイ素子回路を示す図である。 本発明の第１１の実施の形態に係る修正ＳＲＡＭセルを示す図である。 本発明の第１２の実施の形態を示す図である。 本発明の第１２の実施の形態に係る一実施例を示す図である。 本発明の第１３の実施の形態を示す図である。 本発明の第１３の実施の形態に係る一実施例を示す図である。 本発明の第１４の実施の形態に係るキャリブレーション方法に関する基本的な思想を示す図である。 本発明の第１４の実施の形態に係る検知画像およびキャリブレーション画像を生成するタイミング概略図である。

図２４を参照すると、本発明の一実施の形態に係る液滴マイクロ流体デバイス（droplet microfluidic device）が示されている。当該液滴マイクロ流体デバイスは、ＥＷＯＤによって流体を制御可能であるとともに、それぞれのアレイ素子において液滴のインピーダンスを検知可能なアクティブマトリクスデバイス（active matrix device）である。

上記液滴マイクロ流体デバイスは下層に位置する基板７２を備え、当該基板７２の上に薄膜エレクトロニクス（thin film electronics）７４が配列されている。当該薄膜エレクトロニクス７４は、アレイ素子電極（array element electrodes、例えば、符号３８）を駆動するために配置されている。複数のアレイ素子電極３８が電極アレイ（electrode array）４２に配置されており、Ｍ×Ｎ（ＭおよびＮは任意の整数）個の素子を含んでいる。液滴４は、上記基板７２と上層に位置する基板３６との間に含まれている。なお、本発明の技術的範囲から離れることなく、複数の液滴４が存在し得るものと評価される。

図２５は、断面によって一組のアレイ素子を示す。当該デバイスは、薄膜エレクトロニクス７４を備えた下層基板（lower substrate）７２を含む。複数の電極３８（例えば、図２５において３８Ａおよび３８Ｂ）が実現されるように、下層基板７２の最上部層（一組の薄膜エレクトロニクス７４とみなされてよい）が形成されており、これらをＥＷ駆動素子（EW drive elements）と称する。特定のアレイ素子と関連する電極３８と、当該電極３８に直接接続された電子回路のノードとを両方指すものとして、「ＥＷ駆動素子」の用語を用いることがある。液滴４はイオン性物質を含み、下層基板７２と上層基板（top substrate）３６との間の平面に束縛されている。当該２つの基板の間隙はスペーサー３２を用いて適宜実現され、その容積が液滴４によって満たされないように、非イオン性液体３４（例えば、オイル）が容積を満たすよう使われる。上記下層基板７２の上に配置された絶縁層（insulator layer）２０は、θで表される接触角６をなすように、液滴４が位置する疎水性表面１６から電導電極３８Ａおよび３８Ｂを分離する。上層基板３６は、液滴４が接触するようになる他の疎水性層２６である。上層基板の電極２８は、上層基板３６と疎水性層２６との間に挟まれている。薄膜エレクトロニクス７４を適切に設計して処理を行うことによって、ＥＷ駆動電圧（EW drive voltages、例えばＶ_Ｔ、Ｖ_０、およびＶ_００）と称される異なる電圧が、異なる電極（例えば、それぞれ駆動素子電極２８、３８Ａ、および３８Ｂ）に付加されてよい。これにより、疎水性表面１６の疎水性が制御され、上記２つの基板７２および３６の間の側部平面において、液滴の動きが促進される。

図２６は、基板７２の上における薄膜エレクトロニクス７４の配置を示す。当該配置は、従来技術を示す図１３の配置と、以下の点において異なる。
（１）当該アレイ素子において示されるインピーダンスを計測するための機能を、アレイ素子回路（array element circuit）８５がさらに含んでいる。
（２）インピーダンスを計測する機能の動作（operation of the impedance sensor function、インピーダンス計測機能）を制御するために、上記アレイ素子回路８５に電圧信号を供給するように、統合行ドライバ回路（integrated row driver circuits）７６および統合列ドライバ回路（integrated column driver circuits）７８が設計されている。
（３）上記アレイ素子回路８５のインピーダンス計測機能から出力電圧を計測するために、列出力回路（column output circuit）７９が備えられている。

シリアルインターフェース８０は、上記インピーダンス計測機能の動作を制御するための追加の制御信号を含み、計測されたインピーダンスのセンサデータを出力するために、追加の出力ラインも含む。

図２７は、本発明の第１の実施の形態に係るＡＭ−ＥＷＯＤデバイスのためのアレイ素子回路８５を示し、これは統合インピーダンスセンサを含む。ここで説明された発明の各実施の形態においては、図１３と類似の対応するドライバ回路を有する行および列のアレイにおいて、説明された複数のアレイ素子がＡＭディスプレイに含まれる。すなわち、当該ディスプレイの従来部分に関するさらなる詳細は、簡潔性のために省略される。

図２７を再度参照すると、アレイ素子回路８５は以下の要素を含む。
（１）スイッチトランジスタ６８
（２）ストレージコンデンサＣ_ｓ５８
（３）連結コンデンサＣ_ｃ１４６
（４）ダイオード１４８
（５）ダイオード２０２
（６）トランジスタ９４
アレイ素子回路８５に供給される接続は、以下のとおりである。
（１）同一の列にあるアレイ素子回路８５で共有されるソースアドレッシング線（source addressing line）６２
（２）同一の行にあるアレイ素子回路８５で共有されるゲートアドレッシング線（gate addressing line）６４
（３）同一の行にあるアレイ素子回路８５で共有されるセンサ行選択線（sensor row select line）ＲＷＳ１０４
（４）同一の行にあるアレイ素子回路８５で共有されるリセット線（reset line）ＲＳＴ１０８
（５）同一の行にあるアレイ素子回路８５で共有される第２のリセット線ＲＳＴＢ２００
（６）同一のアレイにあるすべてのアレイ素子回路８５に共通の電力供給線ＶＤＤ１５０
（７）同一の列にあるアレイ素子回路８５で共有されるセンサ出力線ＣＯＬ１０６
それぞれのアレイ素子は、電圧Ｖ_{ＷＲＩＴＥ}があらかじめ調整されたＥＷ駆動電極１５２を含む。コンデンサＣ_Ｌ１５４によって表される負荷素子も示されており、当該コンデンサＣ_Ｌ１５４は、ＥＷ駆動電極１５２とその反対側の基板３６との間のインピーダンスを特に表すため、当該アレイ素子に含まれる疎水性表面を備えた疎水性セルによって与えられるインピーダンスを表す。コンデンサＣ_Ｌ１５４の値は、当該アレイにおける特定のアレイ素子に含まれる疎水性セルの任意の液滴の存在、サイズ、および成分に依存する。

上記回路は、以下のように接続される。

ソースアドレッシング線６２はトランジスタ６８のドレインと接続されており、ゲートアドレッシング線６４はトランジスタ６８のゲートと接続されている。トランジスタ６８のソースは、ＥＷ駆動電極１５２と接続されている。以下でさらに説明されるように、ソースアドレッシング線６２、トランジスタ６８、ゲートアドレッシング線６４、およびストレージコンデンサＣ_ｓ５８は、ＥＷ駆動電極１５２に駆動電圧を書き込むための書き込み電気回路を構成する。ＥＷ駆動電極１５２およびセンサ行選択線ＲＷＳ１０４の間に、ストレージコンデンサＣ_ｓ５８が接続されている。ＥＷ駆動電極１５２およびトランジスタ９４のゲートの間に、連結コンデンサＣ_ｃ１４６が接続されている。ダイオード１４８の陽極はリセット線１０８に接続されており、ダイオード１４８の陰極はトランジスタ９４のゲートおよびダイオード２０２の陽極に接続されている。ダイオード２０２の陰極は、リセット線ＲＳＴＢ２００に接続されている。また、トランジスタ９４のドレインは、ＶＤＤ電力供給線１５０に接続されている。トランジスタ９４のソースは、同一の列にあるアレイ素子回路８５で共有されるセンサ出力線ＣＯＬ１０６に接続されている。

上記回路の動作は、以下のとおりである。

上記動作によって、上記回路は２つの基本的な機能を発揮する。すなわち、（ｉ）当該アレイ素子に含まれる疎水性セルの疎水性を制御できるように、ＥＷ駆動電極１５２を構成する駆動素子に電圧を書き込む（writing a voltage）機能、および（ｉｉ）ＥＷ駆動電極１５２を含む駆動素子における疎水性セルによって与えられるインピーダンスを検知する機能である。

電圧を書き込むために、列ドライバ（例えば、図２６において符号７８）を介して、ソースアドレッシング線６２に対し、必要となる書き込み電圧Ｖ_{ＷＲＩＴＥ}が調整される。前述のように、例えば液滴の制御のために、書き込まれる電圧パターンまたは試験やキャリブレーションなどのための他の電圧に、書き込み電圧Ｖ_{ＷＲＩＴＥ}は基づくことができる。したがって、トランジスタ６８がオンとなるように、行ドライバ（例えば、図２６において符号７６）を介して、ゲートアドレッシング線６４は高い電圧をとる。電圧Ｖ_{ＷＲＩＴＥ}がＥＷ駆動電極１５２に書き込まれ、そのノードにある静電容量、特にストレージコンデンサＣ_ｓ５８（その静電容量値は連結コンデンサＣ_ｃ１４６よりも十分大きいことが通常である）に蓄電される。そして、書き込み動作を完了させるために、トランジスタ６８の動作を止め、上記行ドライバを介してゲートアドレッシング線６４は低いレベルをとる。実際には動的ランダムアクセスメモリ（Dynamic Random Access Memory；ＤＲＡＭ）のセルとして、ストレージコンデンサＣ_ｓ５８の機能と組み合わせたスイッチトランジスタ６８は、公知であることに注意する。すなわち、上記ＥＷ駆動電極１５２に書き込まれる電圧Ｖ_{ＷＲＩＴＥ}は、ストレージコンデンサＣ_ｓ５８に蓄電される。スイッチトランジスタ６８の動作が止められた場合、そのソースおよびドレイン端子の間で寄生リーク電流が発生するという点において、少なくともある程度は、スイッチトランジスタ６８は理想的ではない。これにより、時間とともに変化する電圧がＥＷ駆動電極１５２に書き込まれることになる。したがって、スイッチトランジスタ６８およびコンデンサ５８のサイズに依存する寄生リーク電流の量に応じて更新が必要とされる周期にしたがって、ＥＷ駆動電極１５２の電圧を周期的に上書きする必要がある場合がある。

電圧Ｖ_{ＷＲＩＴＥ}の書き込みに続いて、ＥＷ駆動電極１５２に与えられるインピーダンスを検知するために、検知ノード（sense node）１０２が最初にリセットされる。

具体的には、制御回路に含まれる検知回路（sense circuitry）は、リセット動作を行うリセット回路を含む。当該リセット回路は、例えば検知ノード１０２と直列に接続されたダイオード１４８および２０２を含む。上述したように、ダイオード１４８および２０２の反対端は、それぞれリセット線ＲＳＴ１０８およびＲＳＴＢ２００に接続されている。上記リセット動作が実行されると、上記リセット線ＲＳＴ１０８の論理レベルが高くなり、上記リセット線ＲＳＴＢ２００の論理レベルが低くなることによって、当該リセット動作が起こる。リセット線ＲＳＴＢ２００の低くなった論理レベルと、リセット線ＲＳＴ１０８の高くなった論理レベルとが、ＶＲＳＴ値で同一となるように、リセット線ＲＳＴ１０８およびＲＳＴＢ２００の電圧レベルが調整される。トランジスタ９４がその電圧で動作を停止することを保証する十分な値が、上記ＶＲＳＴ値として選ばれる。リセット動作が効果を発揮した場合、ダイオード１４８または２０２のうちの一方に順方向バイアスが加わり、電圧レベルＶＲＳＴになるように、検知ノード１０２が蓄電／放電される。上記リセット動作が完了した後、上記リセット線ＲＳＴ１０８の論理レベルが低くなり、リセット線ＲＳＴＢ２００の論理レベルが高くなる。上記検知動作の残差のための逆方向バイアスを、ダイオード１４８および２０２の両方で維持するのに十分となるように、論理レベルが低くなったリセット線ＲＳＴ１０８と論理レベルが高くなったリセット線ＲＳＴＢ２００との電圧レベルが、それぞれ調整される。

図２７のアレイ素子回路８５における検知回路は、センサ行選択線ＲＷＳ１０４、連結コンデンサＣ_ｃ、トランジスタ９４、およびセンサ出力線ＣＯＬ１０６を含む。アレイ素子における疎水性セルによって駆動素子に与えられるインピーダンスを検知するために、振幅の電圧パルス△ＶＲＷＳは、上記センサ行選択線ＲＷＳ１０４に印加される。当該パルスは、ストレージコンデンサＣ_ｓを介して上記ＥＷ駆動電極１５２と連動する。トランジスタ６８の動作が停止するため、△ＶＲＷＳに比例する量（△Ｖ_{ＷＲＩＴＥ}）によってＥＷ駆動電極１５２の電圧Ｖ_{ＷＲＩＴＥ}が摂動（perturbed）を与えられ、センサ行選択線ＲＷＳ１０４における電圧パルスの大きさ、およびコンデンサＣ_ｃ、Ｃ_ｓ、およびＣ_Ｌの相対値（また、トランジスタ９４および６８、および、ダイオード１４８および２０２の寄生容量）にも依存する。寄生コンポーネントが小さいという仮定のもとで、新しい値Ｖ_{ＷＲＩＴＥ}’によって与えられるように、駆動電圧Ｖ_{ＷＲＩＴＥ}が摂動される。

ここで、摂動△Ｖ_{ＷＲＩＴＥ}は以下で与えられる。

なお、

である。

液滴が存在する場合、コンデンサＣ_Ｌによって表される負荷インピーダンスに対する値において、ストレージコンデンサＣ_ｓが同等の大きさとなるように、そして、ストレージコンデンサＣ_ｓが連結コンデンサＣ_ｃよりも大きい値となる１０倍〜１００倍の大きさとなるように、容量コンポーネントの大きさが決められることが通常である。センサ行選択線ＲＷＳ１０４におけるパルス△ＶＲＷＳに起因するＥＷ駆動電極１５２の電圧における上記摂動△Ｖ_{ＷＲＩＴＥ}によって、連結コンデンサＣ_ｃを原因とする検知ノード１０２における電位の摂動△Ｖ_{ＳＥＮＳＥ}を招く。検知ノード１０２における電位の摂動△Ｖ_{ＳＥＮＳＥ}は、以下により近似的に与えられる。

ここで、Ｃ_{ＤＩＯＤＥ}はダイオード１４８によって与えられる電気容量を表し、Ｃ_Ｔはトランジスタ９４の寄生容量を表す。寄生容量Ｃ_{ＤＩＯＤＥ}およびＣ_Ｔよりも、連結コンデンサＣ_ｃが大きくなるように、上記回路が設計されることが通常である。これにより、上記検知ノード１０２における電圧の摂動△Ｖ_{ＳＥＮＳＥ}は、ＥＷ駆動電極１５２における書き込みノードの電圧の摂動△Ｖ_{ＷＲＩＴＥ}と類似する（ただし、これは場合によっては必ずしも要求されない）。コンデンサＣ_ｓは二重機能を有する。すなわち、アレイ素子にエレクトロウェッティング（electrowetting）電圧を蓄電することが書き込まれるという蓄電コンデンサとして機能するとともに、インピーダンスを検知した場合は、基準コンデンサとして機能する。すなわち、液滴の静電容量Ｃ_ｄｒｏｐとＣ_ｓとを比較することによって、当該インピーダンスが本質的に計測される。

ＲＷＳパルスが持続する間、センサ行選択線ＲＷＳ１０４が摂動することによって、コンデンサＣ_Ｌ（特定のアレイ素子における任意の液滴の存在、サイズ、および成分に依存する）によって表されるインピーダンスに依存する量△Ｖ_{ＳＥＮＳＥ}だけ、検知ノード１０２における電位が摂動する。これにより、センサ行選択線ＲＷＳ１０４にＲＷＳパルスが印加されるＲＷＳの動作の間に、ある程度、トランジスタ９４がオン状態になってもよい。列出力回路７０（例えば、レジスタまたはトランジスタ、不図示）の一部を構成する適切なバイアス要素によって、センサ出力線ＣＯＬ１０６は負荷を与えられ、同一の列におけるそれぞれのアレイ素子に共通となる。したがって、ソースフォロワー（source follower）としてトランジスタ９４は動作し、行選択動作の間にセンサ出力線ＣＯＬ１０６において現れる出力電圧は、コンデンサＣ_Ｌによって表されるインピーダンスを示す機能を有する。列出力回路７０に含まれる第２のステージ増幅器によって、この電圧がサンプルされ、読み取られる。例えば、背景技術の項で先行文献として説明した撮像ディスプレイなど、こうした回路は公知の技術を用いて実現されてよい。したがって、図２７のアレイ素子回路８５はＣ_Ｌの値を検知し、計測するように動作する。リセット線ＲＳＴ１０８およびＲＳＴＢ２００、センサ行選択線ＲＷＳ１０４、およびセンサ出力線ＣＯＬ１０６における出力のサンプリングの選択的なアドレッシングによって、コンデンサＣ_Ｌによって表されるインピーダンスは、アレイに含まれるそれぞれの素子において計測される。続いて、上記計測されたインピーダンスは、当該アレイに含まれる特定の素子に位置する任意の液滴の存在、サイズ、および成分を表すことになる。

上記検知動作の後、センサ行選択線ＲＷＳ１０４がその本来の値に回帰する場合、ＥＷ駆動電極１５２の電位は、当該検知動作に先行する値と略同一の値に回帰することに注意する。この点において、上記検知動作は破壊的なものではない。すなわち、実際、センサ行選択線ＲＷＳ１０４におけるＲＷＳパルスが持続する間（例えば、わずか数マイクロ秒であることが通常である）、ＥＷ駆動電極１５２に書き込まれる任意の電圧が阻害されるだけである。この設計において、ＥＷ駆動電極１５２に導入される追加的なＤＣ漏電は存在しないことにも注意する。

すべての検知動作の開始時において、リセット線ＲＳＴ１０８およびＲＳＴＢ２００を用いて、すべての場合にリセット動作を実行する必要があるわけではないことにも注意する。場合によっては、不定期に検知ノード１０２をリセットすることが適切および／または好ましい。例えば、一連のセンサの計測値が得られた場合、第１の計測を行う前に１回のリセット動作が実行されるが、計測の間はリセット動作は実行されなくてもよい。リセット動作の不完全性により、それぞれの計測の直前において、検知ノード１０２の電位は変動しない。リセットレベルにおける変動は、計測の過程において変動する周囲照明や温度などの影響を受ける。

本実施の形態における動作によれば、ＥＷ駆動電極１５２のアレイに書き込まれた電圧パターンおよび当該パターンの時間変化にしたがって、上記疎水性表面において液滴を操作するために、上記ＡＭ−ＥＷＯＤデバイスが使われてよい。例えば、公知のＥＷＯＤ技術および背景技術において説明したように、１つまたは複数の液滴４を操作したり、例えば液滴を移動させる、液滴を混合させる、液滴を分離させるなどの動作を実行したりするためのアレイに、データを書き込むときの連続したフレームが書き込まれてよい。上記検知機能の動作によって当該アレイにおけるそれぞれの位置において与えられる、任意の液滴によって示されたインピーダンスを検知するために、上記ＡＭ−ＥＷＯＤデバイスが使われてもよい。所定の時間内における任意の瞬間における上記検知機能の動作によって、当該アレイに含まれるそれぞれの素子において示されたインピーダンスが計測され、計測されたインピーダンスデータおよび当該アレイにおけるインピーダンスの空間的なばらつきによって、提示される出力イメージが与えられる。

計測されたインピーダンスの検知データによって出力されたイメージは、複数の異なる方法により利用される。例えば、
（１）インピーダンスデータによって示されるイメージは、当該アレイに含まれる液滴４の空間的な位置を判定するために使われる。
（２）インピーダンスデータによって示されるイメージは、当該アレイに含まれる液滴４のサイズ（または容積）を判定するために使われる。

上記（１）によれば、（例えば、液滴の動きが）書き込まれた当該液滴の動作が実際に正しく行われているか、および、当該アレイにおける意図した位置に当該液滴が実際に位置しているかを検証する手段として、液滴の空間的な位置を検知し、判定できることに利点がある。液滴の位置を検証する機能をチェックすることによって、意図した応用についての動作の信頼性を改善できるという利点を得られる。すなわち、液滴が移動する動作に伴うエラー（例えば、隣接するアレイ素子の間を移動することが意図されている場合に、当該液滴が失敗したとき）は、上記検知機能によって検出され、液滴４の位置が意図されたものでないと判定できる。したがって、上記エラーを修正し、当該液滴の位置を意図した位置に戻すために、（例えば、動作を制御するコンピュータプログラムによって）適切な電圧パターンが計算され、上記エラーを修正できるように実行される。

上記（２）によれば、液滴のサイズ／容積を判定するために、上記検知機能が使われてよい。所定のアレイ素子において計測されたインピーダンスは、液滴に覆われた当該アレイ素子の割合の関数となる。液滴に近接する複数のアレイ素子においてインピーダンスを計測し、それぞれのアレイ素子において計測されたインピーダンスの寄与を総合する（summing up）ことによって、当該液滴のサイズを計測できる。

例えば、液滴がいくつかのアレイ素子を同時に覆う場合など、動作の特定のモードにおいては、液滴の標準的な直径が当該アレイ素子のサイズよりも有意に大きいことが、有利となる場合がある。図２８は、液滴４が複数のアレイ素子を同時に覆っている場合の、電極４２の２次元アレイの一部例を示す。また、図２９は、検知イメージの対応する部分を示し、検知出力イメージ３０２のそれぞれのピクセルは計測されたインピーダンスにしたがって着色され、計測されたインピーダンスが大きいほど暗い色を表す。液滴がそれぞれのアレイ素子を覆う割合が、どのように検知イメージから判定されるかを、図２９におけるイメージの一部から読み取ることができる。また、当該液滴に近接する全てのアレイ素子による寄与を総合することにより、液滴のサイズを判定できることは明らかであろう。

液滴のサイズを判定する機能は、さまざまな応用において利点がある。例えば、化学反応を起こすためにＡＭ−ＥＷＯＤデバイスが使われる場合、上記液滴のサイズを判定する機能は、関係する試薬の量を計測するために使われる。

電圧書き込み機能（voltage write function）およびインピーダンス検知機能と関連する制御のタイミングは柔軟であり、さまざまな方法のうちの任意の１つの組み合わせにおいて、上記２つの機能が利用されるように実現される。例えば、
（Ａ）書き込みデータのフレームが書き込まれた後、検知データのイメージが計測され、書き込みデータのフレームがさらに書き込まれ、検知データのイメージがさらに計測されるなどのように、デバイスが制御される。
（Ｂ）書き込みデータの複数のフレームが書き込まれた後、検知データの単一のイメージが計測され、書き込みデータの複数のフレームがさらに書き込まれ、検知データのイメージがさらに計測されるなどのように、デバイスが制御される。
（Ｃ）書き込みデータが書き込まれると同時に検知データが計測されるように、デバイスが制御される。これにより、当該アレイの所定のＮ行に対して書き込み動作が実現される一方で、当該アレイの異なるＭ行に対して検知動作が同時に実現される。行を書き込み、行を検知するために必要となる時間が同じになるように、行ドライバ７６の回路および列ドライバ７８の回路は設計されてよい。これにより、当該アレイのすべての行は引き続き１回で書き込まれ、任意の行に対する書き込みおよび検知の動作が決して同時に起こらないように、異なる時間に検知される。

上述した動作（Ａ、Ｂ、またはＣ）の好ましいモードは、実行されている特定の液滴動作に依存してよい。例えば、動作のために、液滴混合モード（droplet mixing mode）Ｂなどが好ましい。電圧書き込みパターンは急激に更新され、この場合はデータの書き込まれたすべてのフレームに対して、検知出力を監視する必要がないからである。第２の例において、液滴移動の動作のためには、モードＣが利点を有することが分かる。検知動作および書き込み動作が同時に実行されることによって、素早い移動が実現される一方、検知機能を用いてエラーを検知する機能を得られるからである。

特定の状況において、リセット動作を実行する一方、ソースアドレッシング線６２を介して、ＡＭ−ＥＷＯＤ書き込み電圧Ｖ_{ＷＲＩＴＥ}がＥＷ駆動電極１５２に書き込まれることも利点を有することに注意する。

この場合に、例えば上述したモードＣで動作すると、当該アレイの１つの行に含まれるアレイ素子において検知動作を実行すると同時に、異なる行におけるアレイ素子のＥＷ駆動電極１５２に電圧を書き込むことが望まれるかもしれない。書き込み動作の間、ＥＷ駆動電極１５２において電圧がステップすると、連結コンデンサＣ_ｃ１４６を介して、当該電圧の割合は検知ノード１０２に連結されるからである。これにより、書き込み電圧Ｖ_{ＷＲＩＴＥ}が書き込まれた行において、ある程度トランジスタ９４がオン状態になるという効果が奏される。続いて、上記オン状態は、センサ出力線ＣＯＬ１０６の電位に対して影響を及ぼし、検知された行の検知機能に影響を与える。行が書き込まれるリセット動作を実行することにより、上記の困難性は回避できるため、当該行の素子に対する検知ノード１０２の電位をピン止めし（pinning the potential）、トランジスタ９４に通電するのを防ぐことができる。本実施の形態の利点は、以下のとおりである。
（１）ＥＷ駆動電極１５２にプログラムされた電圧Ｖ_{ＷＲＩＴＥ}は、検知動作を実行することによっては破壊されず、センサ行選択線ＲＷＳ１０４において、センサ行の選択パルスを印加する間に、短い時間だけ阻害されるに過ぎない。
（２）検知機能を追加しても、ＥＷ駆動電極１５２に至る追加的なＤＣ漏電は発生しない。すなわち、ＥＷ駆動電極１５２に書き込まれた蓄電の漏電経路は、標準的なＡＭ−ＥＷＯＤの場合としては、トランジスタ６８に限られる。
（３）高い電圧がＥＷ駆動電極１５２に書き込まれる必要がある場合、高い電圧に耐えられることが特に必要とされる動的デバイスは、スイッチトランジスタ６８のみである。特に、デバイス９４、１４８、および２０２は、高い電圧に耐えられることは必要とされない。これは、トランジスタ９４にとって特に重要である。すなわち、トランジスタ９４はアナログな機能を有し、頑健性を改善するためのデバイスエンジニアリング（例えば、ＬＤＤ、ＧＯＬＤ、長さを増すなど）が必要となる場合、正常に機能しない。９４、１４８、および２０２が標準的な低電圧デバイスとなる回路の配置も、そうしたデバイスはレイアウト面積を小さくできるという点で利点がある。これにより、アレイ素子のサイズの物理的な寸法をより小さくすることができ、および／または、当該アレイ素子の中に含まれる他の回路にスペースを空けることができる。
（４）回路コンポーネントの低電圧動作は、製品の頑健性を生み出し、改善するように回路を改良する。

（例えば、連結コンデンサＣ_ｃ１４６をショート（short circuit）と置き換えることによって）、検知ノード１０２がＥＷ駆動電極１５２に連結されているＤＣである場合、上記利点のすべては実現されないことに注意する。この場合、ＥＷ駆動電極１５２にさらなる漏洩経路が追加され（逆方向バイアスダイオード１４８を介した漏洩）、検知動作を実行することによってＥＷ駆動電圧Ｖ_{ＷＲＩＴＥ}は破壊され、トランジスタ９４およびダイオード１４８の終端部を横切って高電圧が現れる。

典型的な設計において、連結コンデンサＣ_ｃ１４６の値は比較的大きい（例えば、数百フェムトファラド（ｆＦ））。したがって、レイアウト領域を最小化するために、当該デバイスをＭＯＳコンデンサとして実装することが好ましい。

図３０は、本発明に係る第２の実施の形態におけるアレイ素子回路８５ａを示す。本実施の形態は、図２１を参照して前述したように、コンデンサＣ_ｓ５８がゲートＰ−Ｉ−Ｎダイオード１４４で置き換えられている点を除いて、第１の実施の形態と同様である。ゲートダイオードは、陽極および陰極が互いに接続されているとともに、センサ行選択線ＲＷＳ１０４に接続されており、ゲート端子はＥＷ駆動電極１５２に接続されている。

第２の実施の形態における動作は、第１の実施の形態における動作と同じである。すなわち、ゲートＰ−Ｉ−Ｎダイオード１４４が、第１の実施の形態におけるコンデンサＣ_ｓの機能を実現する。ＲＷＳ電圧が高いレベルであっても低いレベルであっても、ゲートＰ−Ｉ−Ｎダイオード１４４が最大のレベルで維持されるように、センサ行選択線ＲＷＳ１０４に供給されるパルスの電圧レベルが調整される。

コンデンサの機能を発揮させるために、ゲートＰ−Ｉ−Ｎダイオード１４４を使うことによって、（コンデンサを維持するために）デバイスに加わる電圧が所定のしきい値レベルを常に上回るように調整することを、ＲＷＳパルスに割り当てられる電圧レベルが要求されないことが、本実施の形態の利点である。これは、例えば、ＲＷＳパルスが高いレベルおよび低いレベルとなる場合の電圧レベルは、ＥＷ駆動電圧のプログラムされた幅に完全に含まれて存在することを意味する。したがって、コンデンサＣ_ｓ５８を実装するためにＭＯＳコンデンサが使われる第１の実施の形態のそれと比べると、アレイ素子回路８５ａによって要求される電圧の全体幅が、全体として減少する。

ゲートダイオードのレイアウトの設置面積を、ＭＯＳコンデンサのそれと比較して小さく維持することができるという利点が実現される。レイアウトの設置面積を小さくすることによって、前述した理由により、アレイの回路素子の物理的なサイズを最小化することができる。逆に接続されたゲートＰ−Ｉ−Ｎダイオード１４４を用いて、本実施の形態が実施されてよいことは、当業者には明らかである。すなわち、陽極端子および陰極端子がＥＷ駆動電極１５２に接続され、ゲート端子がセンサ行選択線ＲＷＳ１０４に接続されていてもよい。

第１の実施の形態および第２の実施の形態における回路にさまざまな変形が行えることは、当業者には明らかである。例えば、ソースフォロワートランジスタ（source follower transistor）９４およびスイッチトランジスタ６８は、ｎＴＦＴデバイスに代えて、ｐＴＦＴデバイスによって実現できる。

上記変形は、上述した回路の基本的な動作に対して有意な影響を与えないため、簡潔性を担保するため、さらなる詳細は省略される。

図３１は、本発明の第３の実施の形態に係るアレイ素子回路８５ｂを示す。本実施の形態は、ダイオード１４８および２０２が取り除かれ、リセット線ＲＳＴＢ２００が取り除かれ、以下のアレイ素子が追加されている点を除いて、第１の実施の形態と同じである。
（１）ｎ型のトランジスタ２０６
（２）当該アレイの全ての素子に共通する電力供給線ＶＲＳＴ２０８
本実施の形態におけるリセット線ＲＳＴ１０８は、トランジスタ２０６のゲートに接続されている。トランジスタ２０６のソースおよびドレインは、それぞれ検知ノード１０２および電力供給線ＶＲＳＴ２０８に接続されている。

本実施の形態における動作は、リセット動作の実行を除いて、第１の実施の形態において説明した動作と同じである。本実施の形態においては、リセット線ＲＳＴ１０８の論理レベルを高くとることによって、リセットが実行される。これにより、電力供給線ＶＲＳＴ２０８において、検知ノード１０２の電位をリセット電位まで充電する／放電するように、トランジスタ２０６をオンにするという効果を奏する。リセット動作が実行されない場合、スイッチトランジスタ２０６をオフにするように、リセット線ＲＳＴ１０８は論理を低くして切り替えられる。

第１の実施の形態に対する本実施の形態の利点は、いかなるダイオード素子も必要とせずに実現できることである（製造過程に含まれる標準ライブラリのコンポーネントとして、ダイオードは利用可能でない）。本実施の形態のさらなる利点は、アレイ素子回路８５ｂはｎ型ＴＦＴコンポーネントのみを必要とするため、（ｎ型デバイスしか利用可能とならない）単一チャンネルが製造過程に含まれるように実施するにあたっては適していることである。

図３２は、第４の実施の形態に係るアレイ素子回路８５ｃを示す。

本実施の形態は、ダイオード１４８および２０２が取り除かれ、以下のアレイ素子が追加されている点を除いて、図２７に示される第１の実施の形態と同じである。
（１）ｐ型トランジスタ２０５
（２）ｎ型トランジスタ２０６
（３）当該アレイのすべての素子において共通する電力供給線ＶＲＳＴ２０８
リセット線ＲＳＴ１０８は、トランジスタ２０６のゲートと接続されている。リセット線ＲＳＴＢ２００は、トランジスタ２０５のゲートと接続されている。トランジスタ２０５および２０６のソースは、１つにまとめられて検知ノード１０２に接続されている。トランジスタ２０５および２０６のドレインは、１つにまとめられて電力供給線ＶＲＳＴ２０８に接続されている。

当該回路の動作は、リセット動作の実行を除いて、図２７に示される第１の実施の形態として説明された動作と同じである。本実施の形態においては、リセット線ＲＳＴ１０８の論理レベルを高くとり、リセット線ＲＳＴＢ２００の論理レベルを低くとることによって、リセットが実行される。これにより、電力供給線ＶＲＳＴ２０８において、検知ノード１０２の電位をリセット電位まで充電する／放電するように、トランジスタ２０６をオンにするという効果を奏する。リセット動作が実行されない場合、トランジスタ２０５および２０６をオフにするように、リセット線ＲＳＴ１０８は論理レベルを低くし、ＲＳＴＢ２００は論理レベルを高くする。

本実施の形態の利点は、以下のとおりである。
（１）リセット動作が実行された場合、図２７、３０、および３１に示されるように、ダイオードや単一のスイッチトランジスタによってリセットが実行される場合よりも、電力供給線ＶＲＳＴ２０８において、迅速にリセット電位に検知ノード１０２が放電される。
（２）リセット線ＲＳＴ１０８およびＲＳＴＢ２００に印加される論理信号の電圧レベルが同一となる。これにより、第１の実施の形態と比較して、ドライバ回路の設計を単純にすることができる。
（３）アレイ素子回路８５を実施するために、ダイオードは必要ない。これは、薄膜ダイオードが標準的な回路素子ではない過程において有用である。

図３３は、本発明の第５の実施の形態に係るアレイ素子回路８５ｄを示す。行選択線ＲＷＳおよびリセット線ＲＳＴが、二重目的線ＲＳＴ／ＲＷＳ１７０としてまとめられて接続されている点を除いて、本実施の形態は第１の実施の形態と同じである。

アレイ素子回路８５ｄの動作は、第１の実施の形態と類似する。順方向バイアスのダイオード１４８に十分な電圧レベルＶ_１に、線ＲＳＴ／ＲＷＳ１７０を切り替えることにより、最初に検知ノード１０２がリセットされ、順方向バイアスのダイオード１４８に十分な電圧に、リセット線ＲＳＴＢ２００を接続する。したがって、ダイオード１４８が逆方向バイアスとなるように、線ＲＳＴ／ＲＷＳ１７０が低い電圧レベルＶ_２に切り替えられ、ダイオード２０２が逆方向バイアスとなるように、リセット線ＲＳＴＢ２００は高い電圧値をとる。行選択動作の間、線ＲＳＴ／ＲＷＳ１７０は、第３の電圧レベルＶ_３に切り替えられる。これは、ＥＷ駆動電極１５２および検知ノード１０２における電圧に摂動を与える大きさＶ_３−Ｖ_２の電圧ステップをうみ、これによって、インピーダンスＣＬを計測可能にできる。回路を適切に動作させるための要件は、電圧Ｖ_２およびＶ_３はＶ_１よりも小さいことによって、行選択動作の間、順方向バイアスのダイオード１４８でないことである。

本実施の形態の利点は、リセット動作を実行する能力を維持しながら、アレイ素子に必要とされる電圧線の数が、第１の実施の形態および第２の実施の形態と比較して、１つ少ないことである。

図３４は、第６の実施の形態に係るアレイ素子回路８５ｅを示す。ＲＳＴＢ線およびＲＷＳ線が、ＲＷＳ／ＲＳＴＢ線２０４として共通の接続を構成して共に接続されている点を除いて、本実施の形態は、第５の実施の形態と同じである。動作は、第１の実施の形態と類似する。リセット動作を実行するために、リセット線ＲＳＴ１０８は、順方向バイアスのダイオード１４８に十分なリセット電圧ＶＲＳＴに設定され、同じリセット電圧ＶＲＳＴが、ＲＷＳ／ＲＳＴＢ線２０４に印加される。したがって、検知ノード１０２はリセット電圧ＶＲＳＴにリセットされる。行選択動作を実行するために、ダイオード１４８はリセット線ＲＳＴ１０８に印加される適切な電位を伴って、逆方向にバイアスを与えられ、電圧レベルＶ_５はＶＲＳＴを超えて、ＲＷＳ／ＲＳＴＢ線２０４に印加される。ダイオード２０２は逆方向にバイアスされ、オフにされる一方で、それと同時に検知ノード１０２の電位は、電位差Ｖ_５−ＶＲＳＴおよび第１の実施の形態で述べたような様々な回路のコンデンサに依存する量によって摂動する。

第１の実施の形態と比較した場合、第６の実施の形態の利点は、アレイ素子に必要となる電圧線の数が１つ減少することである。第５の実施形態と比較した場合、第６の実施の形態の利点は、動作の間、線ＲＷＳ／ＲＳＴＢ２０４に印加される必要があるのは、２つの異なる電圧レベルのみであることである。これは、接続を駆動する必要のある回路を制御することを単純にするという利点を有する。

ｐ型トランジスタおよび行選択動作は、ＲＷＳ／ＲＳＴ線に印加される立ち下がりパルスによって実施される場合、ソースフォロワートランジスタとして、第５の実施の形態および第６の実施の形態は実施可能であることは、当業者には明らかである。

図３５は、本発明の第７の実施の形態に係るアレイ素子回路８５ｆを示す。本実施の形態は、ゲートＰ−Ｉ−Ｎダイオード１４４の陽極端子をセンサ行選択線ＲＷＳ１０４に接続する代わりに、バイアス供給ＶＢＲ１７２に接続する点を除いて、第２の実施の形態と同じである。同じ行にあるそれぞれのアレイ素子から独立して、当該接続は駆動される。ゲートＰ−Ｉ−Ｎダイオード１４４が常に逆方向バイアスとなるように、上記バイアス供給ＶＢＲは、センサ行選択線ＲＷＳ１０４の電圧に対して、常にマイナスとなる電圧に設定される。

上記回路の動作中、センサ行選択線ＲＷＳ１０４のバイアス電圧を下回るバイアスＶＸにバイアス供給ＶＢＲ１７２が維持される点を除いて、上記回路の動作は、第２の実施の形態における動作と本質的に類似する。これにより、背景技術において説明したように、ＶＸの機能であるバイアス依存性を有する電圧依存コンデンサのように、ゲートＰ−Ｉ−Ｎダイオード１４４を機能させることができるという効果を奏する。

ＲＷＳパルスのレベルを高くしたり低くしたりする動作の範囲と、ＶＸの適切な値とを選択することによって、ＶＸの選択に依存する値を有する可変コンデンサとして、ゲートＰ−Ｉ−Ｎダイオード１４４を機能させることができる。回路全体の機能は、第２の実施の形態において述べたものと同じである。ただし、ゲートＰ−Ｉ−Ｎダイオード１４４は、静電容量が変化するコンデンサである。したがって、コンデンサが高い値に調整されているか、低い値に調整されているかに応じて、当該回路は異なる範囲において効果的に動作する。

コンデンサが一定の値をとるように設計されている場合よりも、液滴インピーダンスの範囲は高く検知されることが、本実施の形態に係る回路の利点である。追加の回路を用いず、バイアス線を１つ追加するだけで、可変コンデンサを設計することができるという点にも利点がある。

本実施の形態は、特に実益のある可変コンデンサの設計を説明しているが、可変コンデンサまたは電圧依存コンデンサを設計するための他の方法が複数あることは、当業者にとって明らかである。例えば、スイッチとして機能するＴＦＴが追加されてもよいし、回路に追加されたコンデンサ要素を切り替えるために設計されてもよい。これらは、コンデンサＣ_ｓに対して直列に、または、並行に配置されてもよい。

本発明の第８の実施の形態は、前述した任意の実施の形態と同じである。ただし、センサ行選択線ＲＷＳ１０４に印加される電圧パルスは、Ｎ個の複数パルスを含んで構成される。図３６は、Ｎ＝４（Ｎはパルスの数）となる場合において、センサ行選択線ＲＷＳ１０４に印加される行選択パルス１８０を示す。同図には、比較のために、前述した実施の形態のセンサ行選択線ＲＷＳ１０４に印加される行選択パルス１８２も示されている。

したがって、上記回路のその他の動作は、第１の実施の形態において説明したものと同一である。しかし、変形ＲＷＳパルス１８０に対するアレイ素子回路８５の応答は、液滴インピーダンスの成分コンポーネントに応じて異なる。これは、図８に関連すると評価できる。複合液滴インピーダンスを超えて電圧パルスが印加された場合、中間ノード４７の反応は、時間に依存する。すなわち、コンポーネント値Ｒ_ｄｒｏｐおよびＣ_ｄｒｏｐに応じて蓄電／放電するために、当該ノードは所定の時間を要する。これらのコンポーネントの値は、液滴の成分に依存する。したがって、回路の反応は、センサ行選択線ＲＷＳ１０４に印加されるＲＷＳパルスの数および持続時間の機能である。

本実施の形態によれば、複数のインピーダンスについて一連の計測値を得られる。行選択パルスを構成するコンポーネントパルスの数Ｎは、それぞれの計測値において異なる。Ｎのうち２つ以上の異なる値をとるセンサ出力を判定することによって、液滴コンデンサＣ_Ｌの頻度依存性を計測することができる。絶縁体コンデンサＣ_ｊは通常公知であるため、インピーダンスコンポーネントＣ_ｄｒｏｐおよびＲ_ｄｒｏｐに関する情報を判定するために、当該方法はさらに使われる。これらは液滴の成分（例えば、伝導率）に関連するため、液滴の成分に関する情報が判定される。

接続が高いレベルにある場合の総時間が、それぞれのＮにおいて同一となるように、動作のこのモードにおいて、本質的ではないが、センサ行選択線ＲＷＳ１０４においてＲＷＳパルスを調整するために有用である。これは、Ｎの値にかかわらず、同じだけの時間、ソースフォロワートランジスタ９４がオンにされる（さまざまなインピーダンスによってある程度決定される）ことを確実にする。

図３７は、本発明に係る第９の実施の形態におけるアレイ素子回路８５ｇを示す。これは、統合インピーダンスセンサを備えたＡＭ−ＥＷＯＤデバイスのための、代替のアレイ素子回路を含む。

当該回路は、以下の要素を含む。
（１）スイッチトランジスタ６８
（２）コンデンサＣ_ｓ１９０
（３）コンデンサＣ_Ｐ１９２
（４）連結コンデンサＣ_ｃ１４６
（５）ダイオード１８８
（６）トランジスタ９４
（７）トランジスタ１８６
アレイ素子回路８５ｇに供給される接続は、以下のとおりである。
（１）同一の列にあるアレイ素子回路８５ｇで共有されるソースアドレッシング線６２
（２）同一の行にあるアレイ素子回路８５ｇで共有されるゲートアドレッシング線６４
（３）同一の行にあるアレイ素子回路８５ｇで共有されるセンサ行選択線ＲＷＳ１０４
（４）当該アレイに含まれるすべてのアレイ素子回路８５ｇで共通の電力供給線ＶＳＳ１８４
（５）同一の列にあるアレイ素子回路８５ｇで共有されるセンサ出力線ＣＯＬ１０６
それぞれのアレイ素子は、電圧Ｖ_{ＷＲＩＴＥ}がプログラムされるところに、ＥＷ駆動電極１５２を含む。また、図示されているものは、ＥＷ駆動電極１５２とその反対側の基板３６との間のインピーダンスを表す負荷要素Ｃ_Ｌ１５４である。前述した実施の形態と同様に、Ｃ_Ｌの値は、当該アレイの当該アレイ素子における任意の液滴の存在、サイズ、構成に依存する。

回路は、以下のように接続されている。

ソースアドレッシング線６２はトランジスタ６８のドレインと接続されており、ゲートアドレッシング線６４はトランジスタ６８のゲートと接続されている。トランジスタ６８のソースは、ＥＷ駆動電極１５２と接続されている。コンデンサＣ_ｓ１９０は、ＥＷ駆動電極１５２と電力供給線ＶＳＳ１８４との間に接続されており、連結コンデンサＣ_ｃ１４６は、ＥＷ駆動電極１５２とトランジスタ９４のゲートとの間に接続されている。ダイオード１８８の陽極は、電力供給ＶＳＳ１８４に接続されており、ダイオード１８８の陰極は、トランジスタ９４のゲートに接続されている。スイッチトランジスタＴ３ １８６のドレインは、トランジスタ９４のゲートに接続されており、トランジスタＴ３のソースは、電力供給ＶＳＳ１８４に接続されている。トランジスタＴ３ １８６のゲートは、センサ行選択線ＲＷＳ１０４に接続されており、トランジスタ９４のドレインは、センサ行選択線ＲＷＳ１０４に接続されている。トランジスタ９４のソースは、センサ出力線ＣＯＬ１０６に接続されており、コンデンサＣ_Ｐは、検知ノード１０２と電力供給ＶＳＳ１８４との間に接続されている。

アレイ素子回路８５ｇの動作は、以下のとおりである。

電圧を書き込むために、要求される書き込み電圧Ｖ_{ＷＲＩＴＥ}は、ソースアドレッシング線６２にプログラムされている。トランジスタ６８がオンにされるように、ゲートアドレッシング線６４は高い電圧をとる。電圧Ｖ_{ＷＲＩＴＥ}（６８との非同一性により、微少量が加算または減算されている）がＥＷ駆動電極１５２に書き込まれ、当該ノード（特にコンデンサＣ_ｓ）に存在する電気容量に蓄電される。ゲートアドレッシング線６４は、トランジスタ６８をオフにするために低いレベルをとり、書き込み動作を完了する。

ＥＷ駆動電極１５２において示されるインピーダンスを検知するために、電圧パルスが反対側の基板３６の電極に印加される。電圧パルスのコンポーネントは、ＥＷ駆動電極１５２と検知ノード１０２とに連結されている。検知されたアレイ素子の行に対して、センサ行選択線ＲＷＳ１０４は高い電圧レベルをとる。これは、検知ノード１０２から接地へ至るＤＣ経路がなくなるように、スイッチトランジスタＴ３ １８６がオフにされるという結果になる。これにより、検知ノード１０２に対応付けられた電圧によって、液滴Ｃ_Ｌの容量性負荷に部分的に依存するソースフォロワートランジスタ９４が、部分的にオンにされるという結果となる。トランジスタ１８６およびダイオード１４８を介した寄生リークによって、反対側の基板に印加されるパルスから検知ノード１０２に対応付けられる電圧は、即座に放電されないことを、コンデンサＣ_Ｐは保証する。したがって、検知動作の持続時間のために、トランジスタ１８６およびダイオード１４８を介したリークによって、検知ノード１０２の電位は、過度な影響を受けないことが保証されるほど、Ｃ_Ｐは十分に大きくあるべきである。

行要素が検知されない場合、検知ノード１０２に対応付けられた反対側の基板３６からの電圧パルスのコンポーネントが、即座にＶＳＳに放電されるように、トランジスタ１８６はオンにされる。

センサ行選択線ＲＷＳ１０４のＲＷＳパルスが低いレベルにある場合、ソースフォロワートランジスタ９４が継続してオフになるように、ＲＷＳパルスを低レベルに調整され、かつ、バイアス供給ＶＳＳは調整される。

第１の実施の形態と比較すると、本実施の形態の利点は、アレイ素子あたりの電圧供給線の数が少なくて済むことである。

図３８は、本発明の第１０の実施の形態に係るアレイ素子回路８５ｈを示す。

当該回路は、以下の要素を含む。
（１）トランジスタ１９６
（２）コンデンサＣ_ｓ５８
（３）連結コンデンサＣ_ｃ１４６
（４）ダイオード１４８
（５）ダイオード２０２
（６）トランジスタ９４
（７）背景技術において述べたような、ＩＮ、ＯＵＴ、ＣＫ，およびＣＫＢ端子を含むＳＲＡＭセル１９４
当該アレイ素子回路に供給される接続は、以下のとおりである。
（１）同一の列にあるアレイ素子回路８５ｈで共有されるソースアドレッシング線６２
（２）同一の行にあるアレイ素子回路８５で共有されるゲートアドレッシング線６４
（３）同一の行にあるアレイ素子回路８５で共有され、ゲートアドレッシング線６４の信号の論理要素を運ぶゲート補完アドレッシング線６５
（４）同一の行にあるアレイ素子回路８５ｈで共有される、または他の設計においては、当該アレイにおけるすべての素子に共通となるセンサエネーブル線ＳＥＮ１９８
（５）同一の行にあるアレイ素子回路８５ｈで共有されるセンサ行選択線ＲＷＳ１０４
（６）同一の行にあるアレイ素子回路８５ｈで共有されるリセット線ＲＳＴ１０８
（７）同一の行にあるアレイ素子回路８５ｈで共有される第２のリセット線ＲＳＴＢ２００
（８）同一のアレイにあるすべてのアレイ素子回路８５ｈに共通の電力供給線ＶＤＤ１５０
（９）同一の列にあるアレイ素子回路８５で共有されるセンサ出力線ＣＯＬ１０６
それぞれのアレイ素子回路８５ｈは、電圧Ｖ_{ＷＲＩＴＥ}がプログラムされるものに、ＥＷ駆動電極１５２を含む。同様に、ＥＷ駆動電極と反対基板３６との間のインピーダンスを示す負荷素子Ｃ_Ｌ１５４が図示されている。当該アレイに含まれるアレイ素子における位置において、Ｃ_Ｌの値は、任意の液滴の存在、サイズ、および成分に依存する。

アレイ素子回路８５ｈは、以下のように接続されている。

ソースアドレッシング線６２はＳＲＡＭセル１９４のＩＮ入力と接続されており、ゲートアドレッシング線６４はＳＲＡＭセル１９４のＣＫ端子と接続されている。ゲートアドレッシング線６５はＳＲＡＭセル１９４のＣＫＢ端子と接続されており、ＳＲＡＭセルのＯＵＴ出力はトランジスタ１９６のドレインと接続されている。トランジスタ６８のソースは、ＥＷ駆動電極１５２と接続されている。センサエネーブル線ＳＥＮ１９８は、トランジスタ１９６のゲートと接続されている。コンデンサＣ_ｓ５８は、１９６のソースとセンサ行選択線ＲＷＳ１０４との間に接続されている。連結コンデンサＣ_ｃ１４６は、１９６のソースとトランジスタ９４のゲートとの間に接続されている。ダイオード１４８の陽極はリセット線ＲＳＴ１０８に接続されており、ダイオード１４８の陰極はトランジスタ９４のゲートおよびダイオード２０２の陽極に接続されている。ダイオード２０２の陰極は、リセット線ＲＳＴＢ２００に接続されている。また、トランジスタ９４のドレインは、ＶＤＤ電力供給線１５０に接続されている。トランジスタ９４のソースは、同一の列にあるアレイ素子回路８５で共有されるセンサ出力線ＣＯＬ１０６に接続されている。

デジタル値がＥＷ駆動電極１５２に書き込まれることを除いて、上記回路の動作は、第１の実施の形態の動作に類似する。ＥＷ駆動電極１５２に電圧を書き込むために、センサエネーブル線ＳＥＮ１９８は高い値をとり、トランジスタ１９６をオンにする。必要なデジタル電圧レベル（高または低）は、ソースアドレッシング線６２にプログラムされている。行がプログラムされ、ＳＲＡＭセル１９４に望ましい論理レベルを書き込むことが可能となるように、ゲートアドレッシング線６４は高く設定され、ゲートアドレッシング線６５は低く設定される。書き込み動作を完了させるために、ゲートアドレッシング線６４を低く、ゲートアドレッシング線６５を高くする。

検知動作を実行するために、センサエネーブル線ＳＥＮ１９８は、低い値をとる。回路のセンサ部の残りは、本発明の第１の実施の形態で述べたのと同じように動作する。ＳＲＡＭセル１９４に蓄電されたプログラムされた電圧がＥＷ駆動電極１５２に再度書き込まれるように、センサエネーブル線ＳＥＮ１９８は、再度高い値をとる。本実施の形態の利点は、ＳＲＡＭセル１９４を用いたＡＭ−ＥＷＯＤデバイスの書き込み機能を実装することである。

ＳＲＡＭセルを用いてＡＭ−ＥＷＯＤデバイスの書き込み機能を実現したことによって、書き込み電圧は継続して更新されなくてもよいというのが、本実施の形態の利点である。これにより、前述の実施の形態で述べたように、ＳＲＡＭによる実装は、標準ディスプレイピクセル回路を用いた実装よりも、全体の消費電力が小さくて済む。

前述した実施の形態は、グローバルゲートアドレッシング線６４の信号とゲート補完アドレッシング線６５の信号とを受信する、ＳＲＡＭセル１９４を含む。しかし、ゲート補完アドレッシング線６５は省略されてよく、標準的な方法を用いて、それぞれのアレイ素子において、ゲートアドレッシング線６４の信号は逆転してもよいことは、当業者にとって明らかである。

図３９は、本発明の第１１の実施の形態に係るアレイ素子回路８５ｉを示す。

上記回路は、図３８に示された第１０の実施の形態で述べたものと同じであるが、以下の点で異なる。
（１）ＩＮ、ＯＵＴ、ＣＫ１、およびＣＫ２の端子を含む修正ＳＲＡＭセル２１０によって、ＳＲＡＭセル１９４が置換される。
（２）トランジスタ１９６は取り除かれる。すなわち、修正ＳＲＡＭセル２１０のＯＵＴ出力は、ＥＷ駆動電極１５２に接続される。
（３）ゲートアドレッシング線６５は取り除かれる。すなわち、センサエネーブル線ＳＥＮ１９８は、修正ＳＲＡＭセル２９４のＣＫ２入力に接続されている。

図４０は、修正ＳＲＡＭセル２１０を示し、これは以下の要素を含む。
（１）トランジスタ２１２および２１８（それぞれサンプリングスイッチおよびフィードバックスイッチ）
（２）論理インバータ２１４および２１６（それぞれ第１のインバータおよび第２のインバータ）
（３）クロック入力ＣＫ１およびＣＫ２（それぞれ第１のクロック入力および第２のクロック入力）
（４）データ入力ＩＮ
（５）データ出力ＯＵＴ
修正ＳＲＡＭセル２１０の要素は、以下のように接続されている。

データ入力ＩＮはトランジスタ２１２のソースに接続されており、トランジスタ２１２のドレインは第１の論理インバータ２１４の入力、トランジスタ２１８のドレイン、およびデータ出力ピンＯＵＴに（独立して、またはトランジスタ２１８をバイパスして）接続されている。第１の論理インバータ２１４の出力は第２の論理インバータ２１６の入力に接続されており、第２の論理インバータ２１６の出力はトランジスタ２１８のソースに接続されている。トランジスタ２１２のゲートは第１のクロック入力ＣＫ１に接続されており、トランジスタ２１８のゲートは第２のクロック入力ＣＫ２に接続されている。クロック入力ＣＫ１およびＣＫ２は、論理コンポーネントではない信号を受信するように調整されている。このように、トランジスタ２１２および２１８は互いに異なるタイミングで切り替えられる。

上記回路の動作は、センサエネーブル線ＳＥＮ１９８のタイミングが異なる点を除き、第１０の実施の形態の動作と類似する。すなわち、第１０の実施形態と同様に、ＥＷ駆動電極１５２に電圧を書き込む間、ゲートアドレッシング線６４およびセンサエネーブル線ＳＥＮ１９８は高い値をとるように設定され、デジタル電圧レベル（高または低）はソースアドレッシング線６２にプログラムされている。ここで、この電圧はＥＷ駆動電極１５２に直接伝送される。そして、書き込み動作を完了させるために、ゲートアドレッシング線６４は低い値をとり、センサエネーブル線ＳＥＮ１９８は高い値をとる。これは、修正ＳＲＡＭセル２１０におけるループを閉じる。これにより、第１の論理インバータが当該セルのＯＵＴ出力における電圧を反転させ、第２の論理インバータが第１の論理インバータ２１４の出力を反転させ、この値（書き込み動作の間、ソースアドレッシング線６２にプログラムされたデジタル電圧レベルと論理的に同じ値となる）をＯＵＴ出力に出力する。
したがって、修正ＳＲＡＭセル２１０は、標準的なＳＲＡＭセルに類似する方式にしたがって動作し、その出力においてデータを保持する。

上述した実施の形態と同様に、例えば、行ドライバ７６、列ドライバ７８、および／または、シリアルインターフェース８０に含まれるタイミング回路によって、制御線（例えば、センサエネーブル線ＳＥＮ１９８や、ゲートアドレッシング線６４など）が供給される。

第１０の実施の形態と同様に、センサエネーブル線ＳＥＮ１９８が低い値をとることによって、検知動作が実行される。ＯＵＴ出力、すなわちＥＷ駆動電極１５２が浮かぶ（すなわち、第２のインバータ２１６によって電圧にならない）ように、これは修正ＳＲＡＭセル２１０におけるトランジスタ２１８の動作を止める。そして、上記回路の検知部分の残りは、本発明の第１の実施の形態で述べた方法と同じ方法で動作する。検知動作の間、ＲＷＳ信号１０４が高い値をとる場合、ＥＷ駆動電極の電圧は上昇するが、上記検知動作が終わった後にＲＷＳ信号１０４が十分に低い値をとれば、元の値を取り戻す。検知動作が完了すると、修正ＳＲＡＭセル２１０に含まれるループが閉じ、データが保持されるように、センサエネーブル線ＳＥＮ１９８は再び高い値をとり、修正ＳＲＡＭセル２１０に蓄電されたプログラム電圧は、再びＥＷ駆動電極１５２に書き込まれる。

本実施の形態の利点は、論理コンポーネントではない修正ＳＲＡＭセル２１０にクロック信号を用いることにより、第１０の実施の形態で述べた標準的なＳＲＡＭの実装から、１つのトランジスタおよび１つの信号線を除去できることである。回路の生産量を増加させ、アレイ素子のエリアを減らし、アレイ素子を小さくするか、それぞれの素子における隙間を増やすかし、ドライバ回路の領域を単純にするとともに縮小し、アレイの消費電力を減らすことができるため、デバイスや信号の数を減らすことは好ましい。ＳＲＡＭセルを用いる利点は、第１０の実施の形態で述べたものが同様に適用される。

第１０の実施の形態と第１１の実施の形態とで述べた回路の書き込み部分のＳＲＡＭ実装は、いずれも第２〜第９の実施の形態のいずれか１つに適用できることは、当業者には明らかである。

図４１は、本発明の第１２の実施の形態を示し、電圧書き込み機能が選択的なアドレッシング手法に実現されているような、前述した実施の形態のうち任意のものを構成する。具体的には、アレイ全体を再書き込みすることなく、アレイに含まれる行の任意の部分集合に書き込みデータを書き込むという方法で、修正行ドライバ７６ｂおよび修正列ドライバ７８ｂの回路が設定される。図４２は、本実施の形態の一実装例を示す。同図は、データの３つの連続するフレームをアレイに書き込む様子を示す。最初のフレーム（フレーム１）において、当該アレイのすべての行３１０にデータが書き込まれる。それぞれのアレイ素子の位置において、「１」または「０」で表される書き込みデータとして、パターンの一例が示されている。後続のフレームにおいて（フレーム２）、「１」および「０」の修正されたデータパターンが書き込まれる。当該パターンを書き込むためには、「１」および「０」のパターンがフレーム１とは異なる行３１０ｂにおけるデータのみが、再書き込みされなければならない。行３１２ｂは以前と同じパターンを有するため、再書き込みの必要はない。同様に、フレーム３が書き込まれる。行３１０ｃ以外に含まれるデータは変化していないため、ここでも行３１０ｃの部分集合のみが再書き込み必要である。この場合、フレーム３において書き込まれる行の部分集合は、フレーム２において書き込まれた行の部分集合とは異なる。上記説明によれば、「１」および「０」の任意のパターンを含むフレームの任意の系列がアレイに書き込まれるように、図４２に示された方法例およびパターンがどのように一般化されるかは、当業者には明らかである。

データを書き込む方法は、アレイをアドレッシングする有利な方法である。多くの液滴動作を実行するために、当該アレイにおける行の全数のうち少しの部分に書き込まれる書き込み電圧を変化させることのみが必要だからである。したがって、アレイ素子の適切な部分集合が選択的にアドレスされ、当該適切な部分集合に含まれないアレイ素子の残りに書き込まれる。書き込まれたアレイの部分集合は、書き込みデータの連続するフレームの間で可変であり、書き込まれた行の部分集合は、当該アレイの隣接行である必要は必ずしもないことに注意する。

本実施の形態の利点は、選択的にアドレッシングすることによって、アレイに新しいデータを書き込むために必要となる時間が減少することである。この結果、典型的な液滴動作（例えば、移動、分離、および混合）を実行するために必要となる時間も減少する。これは、短い時間に実行される必要のある液滴動作（例えば、ある特定のレートに反応する化学反応）に、特に有効である。本実施の形態のさらなる利点は、書き込みデータの変化しない行を再書き込みする必要性が減少することによって、行ドライバおよび列ドライバの回路において消費される電力も減少することである。

第１０の実施の形態において説明したように、メモリ機能を実装したＳＲＡＭセル１９４を含むアレイ素子回路８５に、選択的アドレッシング手法が特に適していることは、明らかである。ＳＲＡＭセルが書き込みデータを周期的に更新せずに済むからである。

図４３は、本発明の第１３の実施の形態を示す。本実施の形態は、前述した実施の形態の任意のものと同じである。ただし、センサ読み出しデータの所与のフレームにおいて、すべてのセンサアレイ素子の部分集合のみが計測されるという方法で、検知機能のための制御回路が選択的にアドレスし、アレイ素子回路８５の検知機能を読み出すために使われる。図４３を参照すると、修正行ドライバ回路７６ｃおよび修正列出力回路７９ｂを用いて、これが実現される。ここで、修正行ドライバ回路７６ｃは、駆動パルスＲＳＴ、ＲＳＴＢ、およびＲＷＳを選択的に制御し、アレイ素子回路８５に印加する。また、修正列出力回路７９ｂは、インピーダンスセンサアレイ素子回路８５のセンサ出力ＣＯＬにおける出力電圧をサンプルし、計測するとともに、センサ出力データの所与のフレームに対して、すべてのアレイ素子のうちの部分集合のみを計測する。

液滴４が存在することが既知である場所の、近接位置におけるアレイ上の領域のみが検知されるという方法によって、動作のモードに応じて検知機能が駆動される。検知機能の条件を満たす（例えば、液滴４の位置および／またはサイズを判定する）には、上記領域のみを検知すれば通常足りる。図４４は、本実施の形態の応用例を示す。本例においては、２つの液滴４ｂおよび４ｃが、当該アレイの異なる位置に存在する。液滴に近接する領域にあるアレイ素子（それぞれ３１６ａおよび３１６として指示され、ハッチングされて描かれる）のみが検知されるように、行ドライバ回路７６ｃおよび列出力回路７９ｂは設計される。３１４の外側にあるアレイの領域（ハッチングされていない）に含まれるアレイ素子は、検知されない。したがって、アレイ素子の適切な部分集合が選択的にアドレスされ、当該適切な部分集合に含まれないアレイ素子を除外した部分のインピーダンスが検知される。

検知されたアレイの部分集合の空間的位置は、センサデータの異なるフレームの間で変化し、検知されたアレイの当該部分集合は、当該アレイの単一の近接位置である必要は必ずしもないことに注意する。

本実施の形態の利点は、アレイの部分集合のみにおけるインピーダンスを検知できる方法で検知機能を動作させることによって、当該検知動作を実行するために必要となる時間が減少することである。第１２の実施の形態において述べたように、これは液滴動作をより早いものにする。本実施の形態のさらなる利点は、アレイ全体の部分集合のみを検知することによって、検知動作によって消費される総電力も減少することである。

本発明の第１４の実施の形態は、第１の実施の形態と同じである。ただし、インピーダンス検知機能をキャリブレーションするための追加的な手段が、アレイ素子回路８５を駆動する方法に組み込まれる。

同一の回路コンポーネントであっても、様々なものを処理することにより（例えば、半導体ドーピングが集中する空間的なばらつきによったり、半導体物質に含まれる粒子境界の位置によったり）、性能に差異が出るのは避けられないというのが、センサキャリブレーション機能を組み込む動機である。これにより、同一のアレイ素子回路８５からのセンサ出力は、製造の非同一性によっていくぶん異なるのが実際である。全体の結果は、インピーダンス検知センサ機能は、その出力イメージにおいて固定パターンノイズ（fixed pattern noise；ＦＰＮ）を観測するものになる。この点において、特別な重要性とは、ソースフォロワー入力トランジスタ、すなわちトランジスタ９４の性質に含まれるばらつきであり、これが要素と要素との固定パターンノイズを生成することである。同様に重要なことは、センサ出力線ＣＯＬ１０６に現れる電圧を計測するために使われる列増幅器の性質に含まれるばらつきであり、これが列と列とに依存する固定パターンノイズを生成することである。

単純なノイズモデルによれば、ＦＰＮは２つのコンポーネントを有すると考えられる。
（ｉ）オフセットコンポーネント、これによりそれぞれのアレイ素子のセンサ出力は、一定のオフセットを有する（すなわち、インピーダンスの値に依存しない）。ＦＰＮのオフセットコンポーネントは、当該アレイのそれぞれの素子において異なる値をとると仮定されるパラメータＫと表される。
（ｉｉ）ゲインコンポーネント、これによりそれぞれのアレイ素子のセンサ出力はゲインパラメータＭを持ち、インピーダンスの真値が実際に計測された値Ｉに、Ｊ＝ＭＩの関係で関連する。ここで、ゲインパラメータＭは、当該アレイのそれぞれの素子において異なる値をとると仮定される。

本発明の実施の形態は、バックグラウンド固定ノイズパターンを計測できるように、アレイ素子回路８５を駆動するための手法を含み、当該バックグラウンド固定ノイズパターンは、例えばコンピュータにおいて画像処理手法を用いることにより、センサデータの計測イメージから削除される。

図４５は、第１４の実施の形態に係るキャリブレーション方法の基本的な思想を、概略的に示す。当該基本的な思想は、以下のように説明される。
（１）１つ又は複数のキャリブレーション画像Ａ（例えば、Ａ_１、Ａ_２など）が取得される。これらは、それぞれのアレイ素子に存在するバックグラウンド固定パターンノイズの計測値である。
（２）第１の実施の形態で説明したように、通常の方法でセンサ画像Ｓが取得される。
（３）キャリブレーションされたセンサ出力画像Ｃが、外部の手法によって計算される（例えば、コンピュータ３１８がセンサ出力データを処理する）。これにより、キャリブレーションされたセンサ出力イメージは、センサ画像とキャリブレーション画像との関数である（例えば、Ｃ＝ｆ（Ａ，Ｓ））。

本実施の形態によれば、ＡＭ−ＥＷＯＤデバイスのアレイ素子回路８５は、第１の実施の形態において用いられ、図２４に示されたものと同じである。

前述した手法と同じ手法を用いて、電圧がアレイに書き込まれる。同様に、前述した手法を用いて、計測されたセンサ画像が得られる。図２４に示されるアレイ素子回路８５に変化するタイミングの系列を用いることによって、キャリブレーションセンサ出力画像が取得される。センサタイミング系列３２０は、駆動信号ＲＳＴ、ＲＳＴＢ、およびＲＷＳを示し、センサ画像Ｓを得るために使われる。また、キャリブレーションタイミング系列３２２は、キャリブレーション画像Ａを得るために使われる。これらは両方とも図４６に示されている。印加されたセンサ信号のタイミングおよび電圧は、以下のように説明される。

アレイに含まれる素子のキャリブレーション画像を得るために、キャリブレーション電圧が第一に選択され、リセット電圧ＶＲＳＴが当該値（ＶＲＳＴ１と表される）に設定される。そして、ＲＳＴ１０８の論理レベルを高くし、ＲＳＴＢ２００の論理レベルを低くすることによって、リセット動作が実行される。両方の電圧レベルに関連する電位は、電圧ＶＲＳＣＴ１であり、その結果、検知ノード１０２は当該電圧ＶＲＳＴ１を維持する。ＲＳＴの論理レベルを高く保ち、ＲＳＴＢの論理レベルを低く保つと、振幅△ＶＲＷＳの電圧パルスが、センサ行選択線ＲＷＳ１０４に印加される。しかし、リセットが依然として動作しているため、検知ノード１０２は電位ＶＲＳＴ１を維持したまま、ＲＷＳにおける電圧パルスによる影響を受けない。

前述のとおり、トランジスタ９４（例えば、レジスタなどの列増幅器７９の一部を形成する適当なバイアスデバイスによって、負荷を与えられる）はソースフォロワーとして動作し、センサ出力線ＣＯＬ１０６に現れる出力電圧は、当該トランジスタの性質と電圧ＶＲＳＴ１との関数である。ＣＯＬにおける電圧は、センサ画像を計測する場合に用いられるのと同じ方法によって、列増幅器７９によってサンプルされ、読み取られる。

そのため、キャリブレーション画像Ａを取得するために使われるタイミングチャート３２２は、センサ画像Ｓを取得するために使われるタイミングチャート３２０と類似する。なお、ＲＷＳ電圧パルスが持続する間は、リセットがオン状態のまま残ることが唯一の違いである。

キャリブレーションのタイミングチャート３２２を用いて検知を動作させることによって、画像データのキャリブレーションフレームを得ることができる。それぞれのアレイ素子回路８５の検知ノード１０２に、電圧ＶＲＳＴ１が印加された場合、このキャリブレーション画像はセンサ機器の出力を示す。そして、当該キャリブレーション画像は、センサ読取り機器と関連するオフセットされた固定パターンノイズのマップである。当該キャリブレーション画像をＡ_１とすると、センサデータＣ_１のキャリブレーションされた画像は、以下の関数を評価することによって得られる。

ここで、Ｓはセンサ出力画像（キャリブレーションされていない）である。減算は、それぞれのアレイ素子に対して個別に計算される。例えば、コンピュータによって出力信号を処理するという電気的な手法によって、上記計算が行われる。動作のモードによれば、例えば、トランジスタ９４の平均しきい値電圧と等しい値にＶＲＳＴを設定することによって、トランジスタ９４がちょうど動作する値に対応してＶＲＳＴ１が選択される。キャリブレーションを上記のように実現する利点は、キャリブレーション画像Ａ_１を取得することによって、固定パターンノイズのオフセットコンポーネントが、センサデータの画像から除去されることである。

キャリブレーションの方法により単一のキャリブレーション画像が得られ、減算されたものは「１ポイントキャリブレーション」と称される。１ポイントキャリブレーションは実装が単純で、ＦＰＮのオフセットコンポーネントを除去するのに効果的である一方で、ＦＰＮのゲインコンポーネントを定量化して取り除くことはできないという欠点がある。

そこで、代わりの方法が考えられる。すなわち、２つのキャリブレーション画像Ａ_１およびＡ_２を取得する。Ａ_１を前述した方法により取得し、ＶＲＳＴとは異なる値（ＶＲＳＴ２と表す）で、Ａ_１を取得するために使われたものと同じタイミング系列を用いて、Ａ_２も取得される。トランジスタ９４がオンとなる条件（例えば、ＶＲＳＴ２をトランジスタ９４の平均しきい値電圧プラス３Ｖに設定するなど）に対応して、ＶＲＳＴ２は選択される。２つのキャリブレーション画像Ａ_１およびＡ_２が利用可能である場合、２ポイントキャリブレーションが実行される。これにより、オフセットコンポーネントおよびゲインコンポーネントの両方が除去される。２ポイントキャリブレーションを実行するための一手法によれば、キャリブレーションされたセンサ画像Ｃ_２は、以下の関数から得られる。

上記の数式において、それぞれの項はデータのアレイに対応し、アレイに含まれるそれぞれの素子の中心となる素子によって、各素子に対して除算が実行される。前述したように、Ｃ_２のキャリブレーションは、例えばコンピュータ３１８を用いて、出力信号を処理する中で実行される。

上述した１ポイントキャリブレーションおよび２ポイントキャリブレーションは、センサ出力画像から固定パターンノイズを除去するための一手法であり、他のキャリブレーション方法が工夫されてもよい。例えば、２つ又はそれ以上のキャリブレーション画像が用いられたり、負荷インピーダンスの関数として、固定パターンノイズに線型モデルが仮定されたりしてもよい。しかし、最も実際的な場合では、前述したように、１ポイントキャリブレーションまたは２ポイントキャリブレーションは、固定パターンノイズを除去する、または減少させるという点において効果的である。

１ポイントキャリブレーションおよび２ポイントキャリブレーションのいずれか一方を実行するにあたり、新しいキャリブレーション画像Ａ_１（またはＡ_１およびＡ_２）は、Ｓのそれぞれの新しい値を取得することを必要としないことに注意する。その代わり、たまに（例えば、数秒に１度の頻度で）新しいキャリブレーション画像を得ることが好ましく、これによりキャリブレーション画像を保存したり、取得されたキャリブレーション画像の最新の集合に基づいて、キャリブレーションの計算を行ったりすることを節約できる。

所与のアレイ素子に液滴が存在するか否かに関わらず、キャリブレーションに関する前述した手法は、等しくうまく動作することに注意する。いずれの場合においても、検知ノード１０２はＶＲＳＴを維持し、ＥＷ駆動電極１５２におけるインピーダンスによっては影響を受けないからである。

上記の説明において、キャリブレーション画像Ａ_１およびＡ_２が取得され、ＲＷＳ入力において振幅△ＶＲＷＳのパルスを維持することに注意する。センサ画像Ｓを取得することと、キャリブレーション画像Ａ_１およびＡ_２との間に適用されるタイミングの差異のみが、ＲＳＴ信号およびＲＳＴＢ信号のタイミングであるため、上記タイミングスキームは実装に便利である。しかし、キャリブレーション画像Ａ_１およびＡ_２において、ＲＷＳにパルスを印加することは本質的ではなく、ＣＯＬにおいて出力を単に計測することができる。

前述したように、動作のキャリブレーションモードの利点は、センサ出力画像から固定パターンノイズを除去できることである。例えば、液滴の容量を判定する場合など、液滴の正確なアナログの計測値を必要とするセンサに応用する場合、これは特に有用となり得る。前述したように、キャリブレーションされたモードにおける動作は、インピーダンスが計測され、液滴４のサイズが判定されたときの精度を改善する結果をもたらすことになる。コンポーネントのミスマッチによる固定パターンノイズを除去するのと同じように、前述したキャリブレーション手法は、周囲条件の変化によるノイズを除去することにも効果的である（例えば、温度または照明レベル、時間内に、または空間的にアレイを横切って）。これは、これまで述べてきたように、実行されるキャリブレーションを伴うモードにおいて、動作するさらなる利点である。

第１４の実施の形態は、第１の実施の形態における動作を修正したものとして説明されたが、前述したものと同一または類似する駆動の手法を用いることによって、キャリブレーションを実行するための同じ手法が、本発明の他の実施の形態にも等しく適用されてもよいことを、当業者は理解するだろう。例えば、第３の実施の形態において、デバイスは図３１に示されたアレイ素子回路８５を備えているが、リセット機能を保持することにより、キャリブレーション画像Ａ_１（またはＡ_１およびＡ_２）が取得される。これは、検知ノード１０２においてバイアスＶＲＳＴを維持するように、オンにされたリセットトランジスタ２０６によって実現される。前述した方法と同じ方法によって、キャリブレーション画像、すなわちキャリブレーションされたセンサ出力画像Ｃ_１（またはＣ_２）は取得される。

第１５の実施の形態は、前述した実施の形態のうち任意のものと同じである。ここで、液滴は、導電性の水性物質に浸された非極性の物質（non-polar material、例えばオイル）から成る。本実施の形態の利点は、非極性を有する液滴を制御する、操作する、および検知するために、当該デバイスが用いられることである。

前述した実施の形態における任意のアレイ素子回路８５は、ＡＭ−ＥＷＯＤデバイスに含まれて実現されることは、当業者に明らかである。また、ＥＷＯＤ電圧をプログラムし、アレイに含まれる複数の位置における電気容量を検知するという二重の機能を実現するために、基板の上に薄膜エレクトロニクスが配置される。

統合駆動エレクトロニクスおよびセンサ出力エレクトロニクスのための適切な技術は、背景技術の項で説明した。

背景技術の項において述べたとおり、ＡＭ−ＥＷＯＤデバイスは、１つ又は複数の液滴動作を実行するために設計されてよいことは、当業者に明らかである。ここで、前述した検知機能は、背景技術の項で説明した任意の機能を実行するために使われる。

背景技術の項で説明したように、前述のＡＭ−ＥＷＯＤデバイスは、完全なラボチップ（lab-on-a-chip）システムの一部を形成できることは、当業者に明らかである。上記システムにおいて、ＡＭ−ＥＷＯＤデバイスにおいて検知され、および／または、操作された液滴は、化学的または生物学的な流体（例えば、血、唾液、尿など）であってよく、化学的または生物学的な試験を実行するために、または、化学的または生物学的な合成物を合成するために、全体の構成が設計されてもよい。

本発明は、特定の実施の形態または複数の実施の形態に関して示され、説明されてきたが、当業者は本明細書および添付図面を解釈し、理解したもとで、これと等価な変更および修正に思い至るだろう。例えば、本発明は、ここでは主にＥＷＯＤデバイスの文脈で説明されてきたが、本発明はＥＷＯＤデバイスに限定されるものではなく、統合インピーダンスセンサを含むことが好ましい任意の種類のアレイデバイスにおいて、より一般的に用いられると評価される。例えば、駆動電極に電圧を書き込み、同一のノードにおけるインピーダンスを検知する必要性のある代替システムにおいて、本発明が用いられてもよいことは、当業者に明らかである。例えば、背景技術の項で説明したように、統合インピーダンスセンサの能力を含む液滴操作の誘電泳動システムに、本発明は適用できる。他の例によれば、背景技術の項で例示したように、ディスプレイの光の透過を判定するために使われる、液体物質のインピーダンスを検知する組み込みの能力を備えたエレクトロウェッティングベースのディスプレイに、本発明を適用できる。当該適用において、例えば、ディスプレイがタッチされ、タッチ入力デバイスとしての機能によって液体物質の変形を検知する手段として、インピーダンスセンサ能力が用いられる。または、適切な方法で印加されたＥＷ駆動電圧に反応しない不完全なアレイ素子を検知する手段として、インピーダンスセンサ能力が用いられる。

前述したエレメント（コンポーネント、アッセンブリ、デバイス、コンポジションなど）によって実行される様々な機能に関して、上記エレメントを説明するために使われる用語（「手段」の参照を含む）は、本発明の実施の形態における機能を発揮する開示された構造と構造的に等価でなかったとしても、説明されたエレメントの特定の機能を発揮する任意のエレメントに対応する（または指し示す）ことを意図している（すなわち、機能的に等価である）。また、本発明の特別な特徴は、１つ又は複数の実施形態を参照して説明されたが、当該特徴は、所与の又は特定の応用において好ましく、利点があるものとして、他の実施の形態における１つ又は複数の他の特徴に包含されてもよい。

センサ駆動回路を統合し、振幅をＡＭ−ＥＷＯＤ駆動エレクトロニクスに出力することによって、ＡＭ−ＥＷＯＤデバイスと外部の駆動エレクトロニクスとの間に少数の接続しかなくとも、アレイに含まれる多数のポイントにおいてインピーダンスを計測できる。これによって製造可能性が改善され、従来の技術と比較してコストを最小化できる。

２ 固体表面
４ 液滴
６ 接触角
８ 固液界面の表面張力
１０ 液体ガス界面の表面張力
１２ 固体ガス界面の表面張力
１４ 親水性の表面
１６ 疎水性の表面
１８ 表面における液滴の移動方向
２０ 絶縁層
２２ 導電性電極
２５ 下層基板
２６ 疎水性層
２８ 電極（上層基板）
３２ スペーサー
３４ 非イオン性液体（オイル）
３６ 反対側の基板
３８ 電極底面基板（複数の電極（３８Ａおよび３８Ｂ））
４２ 電極の２次元アレイ
４４ 液滴の移動経路
４６ 疎水性層の電気容量（Ｃｉ）
４７ 中間層
４８ 液滴インピーダンスＣ_ｄｒｏｐの容量コンポーネント
５０ 液滴インピーダンスＲ_ｄｒｏｐの抵抗コンポーネント
５２ 液滴が存在する場合のインピーダンス
５４ セルギャップ電気容量Ｃ_ｇａｐを示すコンデンサ
５６ 液滴が存在しない場合のインピーダンス
５７ ディスプレイのピクセル回路Ｃ_{ｓｔｏｒｅ}のストレージコンデンサ
５８ コンデンサＣ_ｓ
６０ 液晶の電気容量
６２ ソースアドレッシング線
６４ ゲートアドレッシング線
６５ ゲート補完アドレッシング線
６６ 書き込みノード
６８ ディスプレイ回路のスイッチトランジスタ／本発明において等価に用いられる
７０ 反対側の基板ＣＰ
７２ ＴＦＴ基板
７４ 薄膜エレクトロニクス
７６ 行ドライバ
７８ 統合列ドライバ
７９ 列出力回路
８０ シリアルインターフェース
８２ 接続ワイヤ
８４ タッチされたＬＣ電気容量
８５ アレイ素子回路
８６ タッチされないＬＣ電気容量
９０ 指の先端またはスタイラス
９２ 液晶層
９４ トランジスタ
９８ 基準コンデンサ
１００ ＬＣ電気容量２
１０２ 検知ノード
１０４ センサ行選択線ＲＷＳ
１０６ センサ出力線ＣＯＬ
１０８ リセット線ＲＳＴ
１１０ ダイオード
１２０ ＭＯＳコンデンサ
１２２ 半導体物質
１２４ ＭＯＳコンデンサの性質
１２６ ＭＯＳコンデンサ（ｎ型）の電気容量
１２８ 半導体物質
１３０ ＭＯＳコンデンサ（ｐ型）の性質
１３２ ｐ＋型の領域
１３４ 軽度にドープされた領域
１３６ ｎ＋型の領域
１３７ 陽極端子
１３８ 陰極端子
１４０ ゲート端子
１４２ 電気的な絶縁層
１４４ ゲートＰ−Ｉ−Ｎダイオード
１４６ 連結コンデンサ
１４８ ダイオード
１５０ 電源ＶＤＤ
１５２ ＥＷ駆動電極
１５４ 容量性負荷要素
１５５ 電位ＶＢ
１５７ 電位ＶＡ
１５８ ＶＡ＞ＶＢの場合のゲートダイオードの動作
１６０ ゲートダイオードデバイスのチャンネル
１６２ ＶＢ＞ＶＡの場合のゲートダイオードの動作
１６４ 正バイアス電圧Ｖａｂ
１６６ 負バイアス電圧Ｖａｂ
１６８ ゲートダイオードの電気容量（点線）における窪み
１７０ 二重目的のＲＳＴ／ＲＷＳ線
１７２ バイアス供給ＶＢＲ
１７６ 逆方向バイアスの電圧におけるゲートダイオードの電気容量を示す点線
１８０ 行選択パルス（複数のパルス）
１８２ 行選択パルス（単一のパルス）
１８４ 電力供給線ＶＳＳ
１８６ ｐ型トランジスタＴ３
１８８ ダイオード
１９０ コンデンサＣ_ｓ
１９２ コンデンサＣ_ｐ
１９４ ＳＲＡＭセル
１９６ トランジスタ６８
１９８ センサエネーブル線ＳＥＮ
２００ リセット線ＲＳＴＢ
２０２ ダイオード
２０４ ＲＷＳ／ＲＳＴＢ線
２０５ トランジスタ
２０６ トランジスタ
２０８ 電力供給線ＶＲＳＴ
２１０ 修正ＳＲＡＭセル
２１２ トランジスタ
２１４ 論理インバータ
２１６ 論理インバータ
２１８ トランジスタ
２９０ トランジスタ
２９２ トランジスタ
２９４ 論理インバータ
２９６ 論理インバータ
３０２ センサ出力画像のピクセル
３０６ 行ドライバ
３０８ 列ドライバ
３１０ 書き込まれた行データ
３１２ 書き込まれない行データ
３１４ 検知されたアレイの一部
３１６ 検知されないアレイの一部
３１８ コンピュータ
３２０ 検知タイミング系列
３２２ キャリブレーションタイミング系列

Claims (13)

1. 静的ランダムアクセスメモリ（ＳＲＡＭ）セルであって、
   サンプリングスイッチおよびフィードバックスイッチと、
   第１のインバータの出力が第２のインバータの入力に接続されるように、直列に接続された第１のインバータおよび第２のインバータとを備え、
   前記第１のインバータの入力は、前記サンプリングスイッチを介して、前記静的ランダムアクセスメモリセルのデータ入力と、前記フィードバックスイッチから独立して前記静的ランダムアクセスメモリセルのデータ出力とに接続され、
   前記第２のインバータの出力は、前記フィードバックスイッチを介して前記第１のインバータの入力に接続され、
   前記静的ランダムアクセスメモリセルの第１のクロック入力および第２のクロック入力が、前記サンプリングスイッチおよび前記フィードバックスイッチをそれぞれ制御するように設計されていることを特徴とする静的ランダムアクセスメモリセル。
2. 所定の動作の間、前記サンプリングスイッチと前記フィードバックスイッチとのそれぞれに対して、互いに異なる時間に切り替えるように設計されたタイミング回路をさらに備えたことを特徴とする請求項１に記載の静的ランダムアクセスメモリセル。
3. アクティブマトリクスデバイスであって、
   行および列に配置された複数のアレイ素子回路と、
   対応する同一の列において、前記アレイ素子回路の間で共有された複数のソースアドレッシング線と、
   対応する同一の行において、前記アレイ素子回路の間で共有された複数のゲートアドレッシング線と、
   対応する同一の行において、前記アレイ素子回路の間で共有された複数のセンサ行選択線とを備え、
   前記複数のアレイ素子回路のそれぞれは、
   駆動素子により駆動電圧が印加されることによって制御されるアレイ素子と、
   前記駆動素子に前記駆動電圧を書き込む書き込み回路と、
   当該書き込み回路は、前記複数のソースアドレッシング線および前記複数のゲートアドレッシング線のうち、対応するソースアドレッシング線と対応するゲートアドレッシング線とに接続されており、前記駆動素子に書き込まれる駆動電圧を保持するために、請求項１に記載の静的ランダムアクセスメモリ（ＳＲＡＭ）セルを含み、
   前記駆動素子において示されたインピーダンスを検知する検知回路とを備え、
   当該検知回路は対応するセンサ行選択線に接続されている
   ことを特徴とするアクティブマトリクスデバイス。
4. 前記静的ランダムアクセスメモリセルの前記データ入力は、前記対応するソースアドレッシング線に接続されており、前記静的ランダムアクセスメモリセルの前記データ出力は、対応する前記駆動素子に接続されていることを特徴とする請求項３に記載のアクティブマトリクスデバイス。
5. 所定の動作の間、前記静的ランダムアクセスメモリセルの所定の１つに含まれた前記サンプリングスイッチおよび前記フィードバックスイッチのそれぞれに対して、互いに異なる時間に切り替えるように設計されたタイミング回路を備え、
   対応する前記静的ランダムアクセスメモリセルを介して、駆動素子に前記駆動電圧を書き込む書き込み動作の一部として、前記タイミング回路は、
   （ａ）前記データ入力におけるデータを前記駆動素子に接続するために、前記サンプリングスイッチをオンにし、
   （ｂ）前記駆動素子においてデータを保持する閉ループを生じさせるために、前記フィードバックスイッチをオンにし、
   （ｃ）前記（ａ）および（ｂ）の後、前記第１のインバータの入力を前記データ入力から切断するために、前記サンプリングスイッチをオフにする、
   ように設計されたことを特徴とする請求項４に記載のアクティブマトリクスデバイス。
6. 前記所定の動作は、前記書き込み動作に続く検知動作であり、当該検知動作の一部として、前記タイミング回路は、
   （ｄ）前記（ｃ）の後で前記サンプリングスイッチがオンのままである場合、開ループを生じさせた後、前記検知回路が前記駆動素子において示されるインピーダンスを検知するために、前記フィードバックスイッチをオフにする、
   ように設計されたことを特徴とする請求項５に記載のアクティブマトリクスデバイス。
7. 前記検知動作の一部として、前記タイミング回路は、
   （ｅ）前記（ｄ）の後、前記（ｃ）の後で前記サンプリングスイッチがオフのままである場合、前記駆動素子において前記データを保持する前記閉ループを生じさせるために、前記フィードバックスイッチをオンにする、
   ように設計されたことを特徴とする請求項６に記載のアクティブマトリクスデバイス。
8. それぞれの静的ランダムアクセスメモリセルの前記サンプリングスイッチは、前記対応するゲートアドレッシング線におけるクロック信号によって制御されることを特徴とする請求項３から７のいずれか１項に記載のアクティブマトリクスデバイス。
9. それぞれの静的ランダムアクセスメモリセルの前記フィードバックスイッチは、対応するセンサエネーブル線におけるクロック信号によって制御されることを特徴とする請求項３から８のいずれか１項に記載のアクティブマトリクスデバイス。
10. 静的ランダムアクセスメモリセルのそれぞれは、スイッチとしては前記サンプリングスイッチおよび前記フィードバックスイッチのみを含み、前記サンプリングスイッチおよび前記フィードバックスイッチに供給されるクロック信号は、相補的でないことを特徴とする請求項３から９のいずれか１項に記載のアクティブマトリクスデバイス。
11. 前記アレイ素子は、対応する前記駆動素子により前記駆動電圧が印加されることによって、疎水性が制御される表面を備えた疎水性セルであり、対応する前記検知回路は、前記疎水性セルによって、前記駆動素子において示されたインピーダンスを検知することを特徴とする請求項３から１０のいずれか１項に記載のアクティブマトリクスデバイス。
12. 前記複数のアレイ素子回路のそれぞれにおいて、
    前記書き込み回路は、前記駆動素子に書き込まれた前記駆動電圧に摂動を与えるように設計されており、
    前記検知回路は、前記駆動素子に書き込まれた前記駆動電圧の摂動の結果を検知するように設計されており、前記摂動の結果は、前記駆動素子において示されたインピーダンスに依存するものであり、
    前記検知回路は、出力信号を生成するための出力を含み、上記出力信号の値は前記駆動素子において示されたインピーダンスを表すことを特徴とする請求項３から１１のいずれか１項に記載のアクティブマトリクスデバイス。
13. 前記アクティブマトリクスデバイスは、対応する同一の列において、前記アレイ素子回路の間で共有される複数のセンサ出力線を含み、前記複数のアレイ素子回路の出力は、対応するセンサ出力線に接続されていることを特徴とする請求項３から１１のいずれか１項に記載のアクティブマトリクスデバイス。

Images