JP2004045839A - 表示装置用駆動回路 - Google Patents
表示装置用駆動回路 Download PDFInfo
- Publication number
- JP2004045839A JP2004045839A JP2002204159A JP2002204159A JP2004045839A JP 2004045839 A JP2004045839 A JP 2004045839A JP 2002204159 A JP2002204159 A JP 2002204159A JP 2002204159 A JP2002204159 A JP 2002204159A JP 2004045839 A JP2004045839 A JP 2004045839A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- display
- output
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】液晶表示装置に用いられる駆動回路において、書き込み速度が速い場合に、表示品位を低下させることなしに、余分な消費電力を削減する。
【解決手段】データ比較回路12において、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、全信号線についての比較結果が総て同一であるかどうかを出力制御信号生成回路14で判定する。出力制御信号生成回路14は、2つの表示信号が同一であれば出力切り替え回路15の経路をスイッチ154側に切り替えて低消費電力のD/Aコンバータ出力で信号線を駆動し、同一でなければ経路をアンプ回路151側に切り替えて通常のアンプ出力で信号線を駆動する。
【選択図】 図1
【解決手段】データ比較回路12において、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、全信号線についての比較結果が総て同一であるかどうかを出力制御信号生成回路14で判定する。出力制御信号生成回路14は、2つの表示信号が同一であれば出力切り替え回路15の経路をスイッチ154側に切り替えて低消費電力のD/Aコンバータ出力で信号線を駆動し、同一でなければ経路をアンプ回路151側に切り替えて通常のアンプ出力で信号線を駆動する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、液晶表示装置などに用いられる駆動回路に係わり、詳しくは、抵抗分割により得た階調電圧を信号線に供給する信号線駆動回路に関する。
【0002】
【従来の技術】
近年、液晶表示装置は、薄型、軽量且つ低消費電力であることから、TVやノート型PCのほか、携帯電話や電子ブック等の小型情報端末のディスプレイとして普及しつつある。このような小型情報端末は、一般にバッテリー駆動されることから、低消費電力であることが求められている。液晶表示装置では、とくに駆動回路での消費電力が大きいため、従来より種々の提案がなされている。
【0003】
例えば、信号線駆動回路において、デジタルの表示信号に対応する階調電圧を選択して信号線に書き込む際に、アンプ駆動(高速駆動モード)又はスイッチ駆動(抵抗駆動モード)のいずれか一方に切り替えるように構成された駆動回路が提案されている。この駆動回路では、表示信号の書き込み速度が遅い場合にスイッチ駆動を選択することにより、低消費電力で駆動することができる。
【0004】
【発明が解決しようとする課題】
上記のような駆動回路では、大画面又は高精細画面のように表示信号の書き込み速度が速い場合にはアンプ駆動に切り替え、また書き込み速度が遅い場合にはスイッチ駆動に切り替えることにより低消費電力での駆動が可能となる。しかし、常にアンプ駆動となるように設定した場合は、例えば2ライン続けて同じ表示信号を書き込む場合でもアンプは動作するため、この間の余分な消費電力を削減することができないという課題があった。なお、常にSW駆動となるように設定した場合は、消費電力を削減することはできるが、書き込み速度が速い場合には、信号線への書き込み不足を生じるため、表示品位の低下を招くことになる。
【0005】
この発明の目的は、表示信号の書き込み速度が速い場合に、表示品位を低下させることなしに、余分な消費電力を削減することができる表示装置用駆動回路を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決するため、請求項1の発明は、抵抗分割により複数段の階調電圧を発生して、各段から取り出した階調電圧をデジタルの表示信号に応じて選択することによりアナログの表示信号に変換するD/A変換回路と、前記アナログの表示信号が書き込まれる信号線毎に、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、2つの前記表示信号が同一の範囲内にあるときは第1の検出信号を、また同一の範囲内にないときは第2の検出信号を出力する信号比較回路と、前記信号比較回路から出力された検出信号が総て第1の検出信号であるときは第1の出力制御信号を生成し、また総て第1の検出信号でないときは第2の出力制御信号を生成する出力制御信号生成回路と、前記D/A変換回路で変換されたアナログの表示信号をアンプを介さずに出力する第1の経路及びアンプを介して出力する第2の経路を備え、前記第1の出力制御信号を入力したときは、アナログの表示信号を前記第1の経路を介して出力し、前記第2の出力制御信号を入力したときは、アナログの表示信号を前記第2の経路を介して出力する出力切り替え回路と、前記信号比較回路において次ラインに書き込まれる表示信号を内部にラッチするための第1のタイミング制御信号と、2つの前記表示信号を比較した結果を出力するための第2のタイミング制御信号とを生成するとともに、前記第2のタイミング制御信号を前記第1のタイミング制御信号の前に出力するタイミング信号生成回路とを備えることを特徴とする表示装置用駆動回路である。
【0007】
上記構成によれば、1ライン前の表示信号と次ラインの表示信号が同じであれば、アンプを介さずに出力する第1の経路により低消費電力で信号線が駆動され、また2つの表示信号が同じでなければ通常のアンプを介して出力する第2の経路により信号線が駆動されるため、速い書き込み速度に対応するために表示信号をアンプ駆動により第2の経路で出力している場合でも、2ライン続けて同じ表示信号が書き込まれるときには、アンプを介さずに出力する第1の経路に切り替えられるので、この間の余分な消費電力を削減することができる。
【0008】
請求項2の発明は、請求項1において、前記信号比較回路は、比較すべき2つの表示信号がそれぞれnビットからなるときに、少なくとも上位のn/2ビットを比較することにより、2つの前記表示信号が同一の範囲内にあるかどうかを判定することを特徴とする。
【0009】
上記構成によれば、比較すべき2つの表示信号の全ビットを比較する場合に比べて、信号比較回路の回路規模を小さくすることができるため、更に消費電力を削減することができる。
【0010】
ここで、2つの表示信号が同一の範囲内にあるとは、入力した2つの表示信号を全ビットで比較したときに同一である場合と、少なくとも上位のn/2ビットを比較したときに同一である場合とを含む。
【0011】
請求項3の発明は、請求項1又は2において、前記出力切り替え回路は、アナログの表示信号を前記第1の経路を介して出力する際に、前記アンプへの電源電圧の供給を停止することを特徴とする。
【0012】
好ましい形態として、前記出力切り替え回路は、アナログの表示信号を前記第1の経路を介して出力する際に、前記アンプへの電源電圧の供給が少なくなるように制御する。
【0013】
上記構成によれば、表示信号を前記第1の経路を介して出力する際に、アンプに常に電源電圧を与える場合に比べて、消費電力を削減することができる。
【0014】
【発明の実施の形態】
以下、本発明に係わる表示装置用電極基板を液晶表示装置に適用した場合の実施の形態について説明する。
【0015】
図1は、本実施の形態に係わる液晶表示装置の回路構成を示すブロック図である。この液晶表示装置100は、複数の画素10が形成された液晶パネル1と、この液晶パネル1を駆動するための走査線駆動回路2及び信号線駆動回路3と、これら駆動回路を動作させるのに必要な信号を供給するタイミングコントローラ4とから構成されている。
【0016】
液晶パネル1は、図示しないアレイ基板上に、複数の走査線G1,G2,…,Gn(以下、総称G)と、複数の信号線D1,D2,…,Dm(以下、総称D)とが図示しない絶縁膜を介してマトリクス状に配置されている。そして、このマトリクスの各格子毎に画素10が形成されている。
【0017】
画素10は、画素スイッチ素子5、画素電極6、補助容量素子7、コモン電極8、液晶層9により構成されている。
【0018】
薄膜トランジスタで構成された画素スイッチ素子5のゲートは行毎に走査線Gに、ソースは列毎に信号線Dにそれぞれ共通に接続され、ドレインは画素電極6と補助容量素子7に接続されている。
【0019】
補助容量素子7には、図示しないCs回路から、同じく図示しない補助容量線を介して所定の補助容量電位が与えられており、画素電極6と前記補助容量線との間に補助容量Csを形成している。
【0020】
また、総ての画素電極6と相対して配置されるコモン電極8は、前記アレイ基板と対向して配置される図示しない対向基板上に形成されており、図示しないコモン電源回路からコモン電圧Vcomが供給されている。そして、画素電極6とコモン電極8との間には液晶層9が保持され、両電極間に液晶容量Clcを形成している。
【0021】
走査線駆動回路2は、図示しないシフトレジスタ、レベルシフタ、バッファ回路などで構成されており、タイミングコントローラ4から垂直スタート信号(STV)、垂直クロック信号(CKV)が供給されている。図示しないシフトレジスタでは、CKVに同期してSTVを1段づつシフトする。このシフトされた信号は図示しないレベルシフタやバッファ回路で電圧増幅された後、走査信号として対応する走査線Gに出力される。
【0022】
信号線駆動回路3は、D/Aコンバータ11、データ比較回路12、シフトレジスタ13、出力制御信号生成回路14、出力切り替え回路15で構成されており、タイミングコントローラから供給される表示信号(DATA)、水平スタート信号(STH)、水平クロック信号(CKH)に基づいて、信号線Dにアナログ電位の表示信号を出力する。
【0023】
なお、走査線駆動回路2と信号線駆動回路3は、例えば信号線駆動用IC、走査線駆動用ICとして構成することができる。これをフレキシブル配線基板上にテープ・キャリア・パッケージ(TCP)として実装し、図示しないアレイ基板上に配設された外部接続端子に電気的に接続することにより、液晶パネル1の駆動を行うことができる。
【0024】
ここで、上記のように構成された液晶表示装置100の動作について簡単に説明する。
【0025】
信号線駆動回路3から信号線D1,D2,…に表示信号が書き込まれ、これと同期して走査線駆動回路2から走査線G1,G2,…に走査信号が出力されると、そのライン上に存在する総ての画素スイッチ素子5がオン状態となり、信号線D1,D2,…に書き込まれた表示信号が、画素スイッチ素子5を介してライン上の総ての画素10に印加される。この映像信号は液晶Clcと補助容量Csに電荷として蓄積され、これに液晶層9が応答することで、その電荷の大きさに応じた階調の映像が映し出される。
【0026】
ここで、ラインとは、一つの走査線に接続している総ての画素(画素列)を指し、ラインへの書き込みとは、そのライン上に存在する各画素へ表示信号を書き込むことをいう。
【0027】
次に、信号線駆動回路3の詳細な回路構成を説明するとともに、信号線に表示信号を書き込む際の動作について説明する。
【0028】
図2は、信号線駆動回路3の回路構成図であり、図1と同一部分を同一符号で示している。
【0029】
なお、図2において、D/Aコンバータ11、データ比較回路12、出力切り替え回路15は信号線毎に用意されている。すなわち、これら回路は信号線数と同じm組分用意されており、各組の回路がシフトレジスタ13及び出力制御信号生成回路14に対して図2のように接続されている。ここでは説明を簡単にするため、信号線Dnに対応する組の回路構成のみを示している。ただし、符号は図1と同じものを付している。また、表示信号のデータ幅は6ビットとする。
【0030】
D/Aコンバータ11は、外部から電位V0、V10が供給され、この外部電圧を抵抗分割により階調電圧Vt1〜Vt64として発生する抵抗分割回路111と、入力した表示信号に応じてオン・オフされる切り替えスイッチ回路112とから構成されている。このD/Aコンバータ11では、抵抗分割回路111の各段から取り出された階調電圧がデジタルの表示信号に応じて切り替えスイッチ回路112で選択されることでアナログの表示信号に変換される。
【0031】
データ比較回路12は、ラッチ回路121、122及びEX.NOR回路123により構成されている。図1のタイミングコントローラ4から入力したデジタルの表示信号は、ラッチ回路121にラッチ信号DLTHnのタイミングで取り込まれ、次のラッチ信号DLTHnが入力されるまで保持される。このラッチ回路121の出力は、D/Aコンバータ11とEX.NOR回路123の一方の入力端に入力される。また、入力したデジタルの表示信号はEX.NOR回路123の他方の入力端にも入力される。つまり、EX.NOR回路123の一方の入力端には1ライン前に書き込んだ表示信号が入力し、他方の入力端には次ラインに書き込まれる表示信号が入力する。
【0032】
EX.NOR回路123では、入力した2つの表示信号を全ビットで比較し、各列のビットが各々等しい場合には信号EXnとして“H”を、また等しくないものが含まれていた場合には信号EXnとして“L”を出力する。この1ビットの信号EXnは、ラッチ回路122にラッチ信号CLTHnのタイミングで取り込まれ、検出信号Cn(C1…Cn…Cm)として出力される。
【0033】
すなわち、データ比較回路12では、信号線毎に、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、2つの表示信号が同一であるときは検出信号Cnとして“H”を、また同一でないときは検出信号Cnとして“L”を出力する。
【0034】
シフトレジスタ13は、タイミングコントローラ4から入力したSTHを、水平クロック信号CKHのφでシフトするラッチ回路131、ラッチ回路132−1…132−n…132mと、STHを水平クロック信号CKHの/φ(反転φ)でシフトするラッチ回路133−1…133n…133mとから構成されている。ラッチ回路132−1…132−n…132mからは、それぞれラッチ信号DLTH1…DLTHn…DLTHmが出力され、ラッチ回路133−1…133n…133mからは、それぞれラッチ信号CLTH1…CLTHn…CLTHmが出力される。すなわち、シフトレジスタ13からは、データ比較回路12で2つの表示信号を比較するタイミングを制御するための信号として、ラッチ信号DLTH1…DLTHn…DLTHm、及びラッチ信号CLTH1…CLTHn…CLTHmが出力される。
【0035】
出力制御信号生成回路14は、信号線毎のデータ比較回路12から出力された検出信号C1…Cn…Cmを入力とするAND回路141と、タイミングコントローラ4から入力されるSTB信号により後述の出力制御信号を出力するラッチ回路142とで構成されている。AND回路141では、信号線毎のデータ比較回路12から出力された検出信号C1…Cn…Cmを入力し、その総てが“H”であるときは出力制御信号として“H”を、また総てが“H”でないとき、すなわち一つでも“L”が含まれているときは出力制御信号として“L”をそれぞれ出力する。
【0036】
出力切り替え回路15は、アンプ回路151、スイッチ152〜154で構成されている。アンプ回路151とスイッチ154には、D/Aコンバータ11からのアナログの表示信号がそれぞれ入力される。このとき、出力制御信号生成回路14から入力した出力制御信号が“H”であるときは、スイッチ152、153がオフして、アンプ回路151は電源電圧Vccと出力ライン155から遮断される。同時にスイッチ154がオンして、D/Aコンバータ11の出力ライン113と出力切り替え回路15の出力ライン155とがスイッチ154を介して接続される。これにより、D/Aコンバータ11から出力されたアナログの表示信号は、出力切り替え回路15においてアンプ回路151を介さずに出力する経路を通る。一方、出力制御信号生成回路14から入力した出力制御信号が“L”であるときは、スイッチ154がオフして、出力ライン155から遮断される。同時にスイッチ152、153がオンして、アンプ回路151は電源電圧Vccと接続し、またアンプ回路151と出力ライン155とが接続される。これにより、D/Aコンバータ11から出力されたアナログの表示信号は、アンプ回路151を介して出力する経路を通る。この様に、D/Aコンバータ11から出力されたアナログの表示信号は、出力制御信号生成回路14からの出力制御信号によって、アンプ回路151を介さずに出力される経路又はアンプ回路151を介して出力される経路のいずれかを通ることになる。
【0037】
ここで、D/Aコンバータ11、データ比較回路12、シフトレジスタ13は、本実施の形態におけるD/A変換回路、信号比較回路、タイミング信号生成回路をそれぞれ構成する。
【0038】
次に、信号線に表示信号を書き込む際の信号線駆動回路3の動作を図3のタイミングチャートを参照しながら説明する。ここでは、信号線Dnへ表示信号を書き込む場合を例とする。また、データ比較回路12のラッチ回路121には、同じ信号線Dnから、1ライン前(の画素)に書き込んだ表示信号が保持されているものとする。
【0039】
タイミングコントローラ4から供給された表示信号は、データ比較回路12のラッチ回路121とEX.NOR回路123の一方の入力端に入力される。またシフトレジスタ13では、タイミングコントローラ4から供給されたSTHが水平クロック信号CKHのφと/φとでシフトされ、ラッチ信号DLTHn、ラッチ信号CLTHnとして出力される。
【0040】
データ比較回路12のラッチ回路121に入力した表示信号は、ラッチ信号DLTHnが入力したタイミングでラッチ回路121に取り込まれるが、このラッチ信号DLTHnが入力される直前にラッチ信号CLTHnがラッチ回路122に入力する。
【0041】
ここで、EX.NOR回路123の一方の入力端には1ライン前に書き込んだ表示信号が入力され、他方の入力端には今回書き込まれる表示信号が入力されている。EX.NOR回路123では、入力した2つの表示信号が全ビットで比較され、総て等しい場合には検出信号Cnとして“H”が、また等しくない場合には検出信号Cnとして“L”が出力される。この1ビットの検出信号Cnは、ラッチ信号DLTHnの直前に入力するラッチ信号CLTHnでラッチ回路122に取り込まれ、出力制御信号生成回路14のAND回路141に入力される。他の信号線についても、1ライン前に書き込んだ表示信号と今回書き込まれる表示信号とが比較され、検出信号が出力制御信号生成回路14のAND回路141にそれぞれ入力される。
【0042】
続いて、ラッチ信号DLTHnがラッチ回路121に入力すると、先ほど入力した表示信号がラッチ回路121に取り込まれ、D/Aコンバータ11に送られる。D/Aコンバータ11では、抵抗分割回路111の各段から取り出された階調電圧が表示信号に応じて切り替えスイッチ回路112で選択され、アナログの表示信号に変換される。この表示信号は出力切り替え回路15に送られる。
【0043】
一方、出力制御信号生成回路14のAND回路141のての入力端に、信号線毎に表示信号を比較した際の検出信号C1〜Cmが揃うと、その論理積の結果がラッチ回路142に送られる。ここでは、検出信号C1〜Cmの内容が総て“H”であるときは出力制御信号として“H”が、また総てが“H”でないときは出力制御信号として“L”が出力される。続いて、タイミングコントローラ4からSTB信号がラッチ回路142に入力されると、“H”又は“L”の出力制御信号が出力切り替え回路15に送られる。なお、図3には示していないが、STB信号は、1ラインに書き込まれる表示信号が総て入力した後に出力される信号である。
【0044】
出力切り替え回路15は、入力した出力制御信号が“H”であるとき、すなわち、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号が同一であるときは、スイッチ152、153をオフして、アンプ回路151を電源電圧Vccと出力ライン155から遮断し、同時にスイッチ154をオンしてD/Aコンバータ11の出力ライン113と出力切り替え回路15の出力ライン155とをスイッチ154を介して接続する。これにより、D/Aコンバータ11でアナログに変換された表示信号は、出力ライン113からアンプ回路151を介さずに出力ライン155へ出力され、対応する信号線に書き込まれることになる。一方、入力した出力制御信号が“L”であるとき、すなわち、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号が同一でないときは、スイッチ152、153をオンして、アンプ回路151を電源電圧Vccと出力ライン155にそれぞれ接続し、同時にスイッチ154をオフして出力ライン155と遮断する。これにより、D/Aコンバータ11でアナログに変換された表示信号は、アンプ回路151を介して出力ライン155へ出力され、対応する信号線に書き込まれることになる。
【0045】
上記動作を1ライン毎に総ての信号線について実行することにより、1ライン前の表示信号と次ラインの表示信号が同じであれば、信号線駆動回路3は低消費電力のD/Aコンバータ出力で信号線が駆動され、また2つの表示信号が同じでなければ通常のアンプ出力で信号線が駆動される。この様に、速い書き込み速度に対応するために表示信号をアンプ駆動で出力している場合でも、2ライン続けて同じ表示信号が書き込まれるときにはD/Aコンバータ出力に切り替えられるので、この間の余分な消費電力を削減することができる。
【0046】
なお、D/Aコンバータ出力の場合でも、2ライン続けて同じ表示信号を書き込む場合は、信号線電位の変動が少ないため、書き込み不足を生じることがなく、表示品位の低下を招くことはない。
【0047】
本実施の形態では、D/Aコンバータ出力の際にアンプ回路151の電源電圧Vccを遮断するようにしているため、アンプ回路151に常に電源電圧Vccを与える場合に比べて消費電力を削減することができる。なお、アンプ回路151と電源電圧Vccとの間に電流量を制御する回路を接続し、D/Aコンバータ出力で信号線を駆動する際に、アンプ回路151に与える電流量を少なくするように構成することもできる。この場合も常に電源電圧Vccを与える場合に比べて消費電力の削減をすることができる。
【0048】
また、本実施の形態では、入力した2つの表示信号を全ビットで比較しているが、上位ビットのみ、例えばデータ幅6ビットであれば、上位の3ビットのみを比較するように構成することもできる。すなわち、データ比較回路12のEX.NOR回路123の入力を3ビットとすることにより、入力した表示信号の上位3ビットのみを比較することができる。この場合は、データ比較回路12の回路規模を小さくすることができるため、更に消費電力を削減することができる。
【0049】
さらに、本実施の形態では、信号線駆動回路3においてデータ比較を行っているが、図示しないCPUがアクセスするビデオメモリにデータを展開して比較を行い、その結果を出力制御信号生成回路14に入力するように構成することもできる。
【0050】
なお、液晶表示装置では、所定の周期で表示信号を交流化して表示を行う駆動法が一般的であり、例えば水平走査線ごとに表示信号の交流化を行うHコモン反転駆動法がある。この駆動法では、水平走査線ごとに表示信号が反転されるので、データ比較回路12では1ライン前に書き込まれた信号と今回書き込まれる信号は反転され、表示信号自体に変化がなくても、信号線駆動回路3の出力は常に反転される。従って、このHコモン反転駆動法の場合には、図4に示すように、データ比較回路12で走査線ごとの表示データを反転して比較すればよい。
【0051】
【発明の効果】
以上説明したように、本発明に係わる表示装置用駆動回路によれば、速い書き込み速度に対応するためにアンプ駆動を行っている場合でも、同じ表示信号が書き込まれるときには、D/Aコンバータ出力に切り替えられるため、この間の余分な消費電力を削減することができる。
【図面の簡単な説明】
【図1】実施の形態に係わる液晶表示装置の回路構成を示すブロック図。
【図2】信号線駆動回路の回路構成図。
【図3】信号線に表示信号を書き込む際のタイミングチャート。
【図4】信号線駆動回路の他の回路構成図。
【符号の説明】
1…液晶パネル、2…走査線駆動回路、3…信号線駆動回路、4…タイミングコンローラ、10…画素、11…D/Aコンバータ、12…データ比較回路、13…シフトレジスタ、14…出力制御信号生成回路、15…出力切り替え回路
【発明の属する技術分野】
この発明は、液晶表示装置などに用いられる駆動回路に係わり、詳しくは、抵抗分割により得た階調電圧を信号線に供給する信号線駆動回路に関する。
【0002】
【従来の技術】
近年、液晶表示装置は、薄型、軽量且つ低消費電力であることから、TVやノート型PCのほか、携帯電話や電子ブック等の小型情報端末のディスプレイとして普及しつつある。このような小型情報端末は、一般にバッテリー駆動されることから、低消費電力であることが求められている。液晶表示装置では、とくに駆動回路での消費電力が大きいため、従来より種々の提案がなされている。
【0003】
例えば、信号線駆動回路において、デジタルの表示信号に対応する階調電圧を選択して信号線に書き込む際に、アンプ駆動(高速駆動モード)又はスイッチ駆動(抵抗駆動モード)のいずれか一方に切り替えるように構成された駆動回路が提案されている。この駆動回路では、表示信号の書き込み速度が遅い場合にスイッチ駆動を選択することにより、低消費電力で駆動することができる。
【0004】
【発明が解決しようとする課題】
上記のような駆動回路では、大画面又は高精細画面のように表示信号の書き込み速度が速い場合にはアンプ駆動に切り替え、また書き込み速度が遅い場合にはスイッチ駆動に切り替えることにより低消費電力での駆動が可能となる。しかし、常にアンプ駆動となるように設定した場合は、例えば2ライン続けて同じ表示信号を書き込む場合でもアンプは動作するため、この間の余分な消費電力を削減することができないという課題があった。なお、常にSW駆動となるように設定した場合は、消費電力を削減することはできるが、書き込み速度が速い場合には、信号線への書き込み不足を生じるため、表示品位の低下を招くことになる。
【0005】
この発明の目的は、表示信号の書き込み速度が速い場合に、表示品位を低下させることなしに、余分な消費電力を削減することができる表示装置用駆動回路を提供することにある。
【0006】
【課題を解決するための手段】
上記課題を解決するため、請求項1の発明は、抵抗分割により複数段の階調電圧を発生して、各段から取り出した階調電圧をデジタルの表示信号に応じて選択することによりアナログの表示信号に変換するD/A変換回路と、前記アナログの表示信号が書き込まれる信号線毎に、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、2つの前記表示信号が同一の範囲内にあるときは第1の検出信号を、また同一の範囲内にないときは第2の検出信号を出力する信号比較回路と、前記信号比較回路から出力された検出信号が総て第1の検出信号であるときは第1の出力制御信号を生成し、また総て第1の検出信号でないときは第2の出力制御信号を生成する出力制御信号生成回路と、前記D/A変換回路で変換されたアナログの表示信号をアンプを介さずに出力する第1の経路及びアンプを介して出力する第2の経路を備え、前記第1の出力制御信号を入力したときは、アナログの表示信号を前記第1の経路を介して出力し、前記第2の出力制御信号を入力したときは、アナログの表示信号を前記第2の経路を介して出力する出力切り替え回路と、前記信号比較回路において次ラインに書き込まれる表示信号を内部にラッチするための第1のタイミング制御信号と、2つの前記表示信号を比較した結果を出力するための第2のタイミング制御信号とを生成するとともに、前記第2のタイミング制御信号を前記第1のタイミング制御信号の前に出力するタイミング信号生成回路とを備えることを特徴とする表示装置用駆動回路である。
【0007】
上記構成によれば、1ライン前の表示信号と次ラインの表示信号が同じであれば、アンプを介さずに出力する第1の経路により低消費電力で信号線が駆動され、また2つの表示信号が同じでなければ通常のアンプを介して出力する第2の経路により信号線が駆動されるため、速い書き込み速度に対応するために表示信号をアンプ駆動により第2の経路で出力している場合でも、2ライン続けて同じ表示信号が書き込まれるときには、アンプを介さずに出力する第1の経路に切り替えられるので、この間の余分な消費電力を削減することができる。
【0008】
請求項2の発明は、請求項1において、前記信号比較回路は、比較すべき2つの表示信号がそれぞれnビットからなるときに、少なくとも上位のn/2ビットを比較することにより、2つの前記表示信号が同一の範囲内にあるかどうかを判定することを特徴とする。
【0009】
上記構成によれば、比較すべき2つの表示信号の全ビットを比較する場合に比べて、信号比較回路の回路規模を小さくすることができるため、更に消費電力を削減することができる。
【0010】
ここで、2つの表示信号が同一の範囲内にあるとは、入力した2つの表示信号を全ビットで比較したときに同一である場合と、少なくとも上位のn/2ビットを比較したときに同一である場合とを含む。
【0011】
請求項3の発明は、請求項1又は2において、前記出力切り替え回路は、アナログの表示信号を前記第1の経路を介して出力する際に、前記アンプへの電源電圧の供給を停止することを特徴とする。
【0012】
好ましい形態として、前記出力切り替え回路は、アナログの表示信号を前記第1の経路を介して出力する際に、前記アンプへの電源電圧の供給が少なくなるように制御する。
【0013】
上記構成によれば、表示信号を前記第1の経路を介して出力する際に、アンプに常に電源電圧を与える場合に比べて、消費電力を削減することができる。
【0014】
【発明の実施の形態】
以下、本発明に係わる表示装置用電極基板を液晶表示装置に適用した場合の実施の形態について説明する。
【0015】
図1は、本実施の形態に係わる液晶表示装置の回路構成を示すブロック図である。この液晶表示装置100は、複数の画素10が形成された液晶パネル1と、この液晶パネル1を駆動するための走査線駆動回路2及び信号線駆動回路3と、これら駆動回路を動作させるのに必要な信号を供給するタイミングコントローラ4とから構成されている。
【0016】
液晶パネル1は、図示しないアレイ基板上に、複数の走査線G1,G2,…,Gn(以下、総称G)と、複数の信号線D1,D2,…,Dm(以下、総称D)とが図示しない絶縁膜を介してマトリクス状に配置されている。そして、このマトリクスの各格子毎に画素10が形成されている。
【0017】
画素10は、画素スイッチ素子5、画素電極6、補助容量素子7、コモン電極8、液晶層9により構成されている。
【0018】
薄膜トランジスタで構成された画素スイッチ素子5のゲートは行毎に走査線Gに、ソースは列毎に信号線Dにそれぞれ共通に接続され、ドレインは画素電極6と補助容量素子7に接続されている。
【0019】
補助容量素子7には、図示しないCs回路から、同じく図示しない補助容量線を介して所定の補助容量電位が与えられており、画素電極6と前記補助容量線との間に補助容量Csを形成している。
【0020】
また、総ての画素電極6と相対して配置されるコモン電極8は、前記アレイ基板と対向して配置される図示しない対向基板上に形成されており、図示しないコモン電源回路からコモン電圧Vcomが供給されている。そして、画素電極6とコモン電極8との間には液晶層9が保持され、両電極間に液晶容量Clcを形成している。
【0021】
走査線駆動回路2は、図示しないシフトレジスタ、レベルシフタ、バッファ回路などで構成されており、タイミングコントローラ4から垂直スタート信号(STV)、垂直クロック信号(CKV)が供給されている。図示しないシフトレジスタでは、CKVに同期してSTVを1段づつシフトする。このシフトされた信号は図示しないレベルシフタやバッファ回路で電圧増幅された後、走査信号として対応する走査線Gに出力される。
【0022】
信号線駆動回路3は、D/Aコンバータ11、データ比較回路12、シフトレジスタ13、出力制御信号生成回路14、出力切り替え回路15で構成されており、タイミングコントローラから供給される表示信号(DATA)、水平スタート信号(STH)、水平クロック信号(CKH)に基づいて、信号線Dにアナログ電位の表示信号を出力する。
【0023】
なお、走査線駆動回路2と信号線駆動回路3は、例えば信号線駆動用IC、走査線駆動用ICとして構成することができる。これをフレキシブル配線基板上にテープ・キャリア・パッケージ(TCP)として実装し、図示しないアレイ基板上に配設された外部接続端子に電気的に接続することにより、液晶パネル1の駆動を行うことができる。
【0024】
ここで、上記のように構成された液晶表示装置100の動作について簡単に説明する。
【0025】
信号線駆動回路3から信号線D1,D2,…に表示信号が書き込まれ、これと同期して走査線駆動回路2から走査線G1,G2,…に走査信号が出力されると、そのライン上に存在する総ての画素スイッチ素子5がオン状態となり、信号線D1,D2,…に書き込まれた表示信号が、画素スイッチ素子5を介してライン上の総ての画素10に印加される。この映像信号は液晶Clcと補助容量Csに電荷として蓄積され、これに液晶層9が応答することで、その電荷の大きさに応じた階調の映像が映し出される。
【0026】
ここで、ラインとは、一つの走査線に接続している総ての画素(画素列)を指し、ラインへの書き込みとは、そのライン上に存在する各画素へ表示信号を書き込むことをいう。
【0027】
次に、信号線駆動回路3の詳細な回路構成を説明するとともに、信号線に表示信号を書き込む際の動作について説明する。
【0028】
図2は、信号線駆動回路3の回路構成図であり、図1と同一部分を同一符号で示している。
【0029】
なお、図2において、D/Aコンバータ11、データ比較回路12、出力切り替え回路15は信号線毎に用意されている。すなわち、これら回路は信号線数と同じm組分用意されており、各組の回路がシフトレジスタ13及び出力制御信号生成回路14に対して図2のように接続されている。ここでは説明を簡単にするため、信号線Dnに対応する組の回路構成のみを示している。ただし、符号は図1と同じものを付している。また、表示信号のデータ幅は6ビットとする。
【0030】
D/Aコンバータ11は、外部から電位V0、V10が供給され、この外部電圧を抵抗分割により階調電圧Vt1〜Vt64として発生する抵抗分割回路111と、入力した表示信号に応じてオン・オフされる切り替えスイッチ回路112とから構成されている。このD/Aコンバータ11では、抵抗分割回路111の各段から取り出された階調電圧がデジタルの表示信号に応じて切り替えスイッチ回路112で選択されることでアナログの表示信号に変換される。
【0031】
データ比較回路12は、ラッチ回路121、122及びEX.NOR回路123により構成されている。図1のタイミングコントローラ4から入力したデジタルの表示信号は、ラッチ回路121にラッチ信号DLTHnのタイミングで取り込まれ、次のラッチ信号DLTHnが入力されるまで保持される。このラッチ回路121の出力は、D/Aコンバータ11とEX.NOR回路123の一方の入力端に入力される。また、入力したデジタルの表示信号はEX.NOR回路123の他方の入力端にも入力される。つまり、EX.NOR回路123の一方の入力端には1ライン前に書き込んだ表示信号が入力し、他方の入力端には次ラインに書き込まれる表示信号が入力する。
【0032】
EX.NOR回路123では、入力した2つの表示信号を全ビットで比較し、各列のビットが各々等しい場合には信号EXnとして“H”を、また等しくないものが含まれていた場合には信号EXnとして“L”を出力する。この1ビットの信号EXnは、ラッチ回路122にラッチ信号CLTHnのタイミングで取り込まれ、検出信号Cn(C1…Cn…Cm)として出力される。
【0033】
すなわち、データ比較回路12では、信号線毎に、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、2つの表示信号が同一であるときは検出信号Cnとして“H”を、また同一でないときは検出信号Cnとして“L”を出力する。
【0034】
シフトレジスタ13は、タイミングコントローラ4から入力したSTHを、水平クロック信号CKHのφでシフトするラッチ回路131、ラッチ回路132−1…132−n…132mと、STHを水平クロック信号CKHの/φ(反転φ)でシフトするラッチ回路133−1…133n…133mとから構成されている。ラッチ回路132−1…132−n…132mからは、それぞれラッチ信号DLTH1…DLTHn…DLTHmが出力され、ラッチ回路133−1…133n…133mからは、それぞれラッチ信号CLTH1…CLTHn…CLTHmが出力される。すなわち、シフトレジスタ13からは、データ比較回路12で2つの表示信号を比較するタイミングを制御するための信号として、ラッチ信号DLTH1…DLTHn…DLTHm、及びラッチ信号CLTH1…CLTHn…CLTHmが出力される。
【0035】
出力制御信号生成回路14は、信号線毎のデータ比較回路12から出力された検出信号C1…Cn…Cmを入力とするAND回路141と、タイミングコントローラ4から入力されるSTB信号により後述の出力制御信号を出力するラッチ回路142とで構成されている。AND回路141では、信号線毎のデータ比較回路12から出力された検出信号C1…Cn…Cmを入力し、その総てが“H”であるときは出力制御信号として“H”を、また総てが“H”でないとき、すなわち一つでも“L”が含まれているときは出力制御信号として“L”をそれぞれ出力する。
【0036】
出力切り替え回路15は、アンプ回路151、スイッチ152〜154で構成されている。アンプ回路151とスイッチ154には、D/Aコンバータ11からのアナログの表示信号がそれぞれ入力される。このとき、出力制御信号生成回路14から入力した出力制御信号が“H”であるときは、スイッチ152、153がオフして、アンプ回路151は電源電圧Vccと出力ライン155から遮断される。同時にスイッチ154がオンして、D/Aコンバータ11の出力ライン113と出力切り替え回路15の出力ライン155とがスイッチ154を介して接続される。これにより、D/Aコンバータ11から出力されたアナログの表示信号は、出力切り替え回路15においてアンプ回路151を介さずに出力する経路を通る。一方、出力制御信号生成回路14から入力した出力制御信号が“L”であるときは、スイッチ154がオフして、出力ライン155から遮断される。同時にスイッチ152、153がオンして、アンプ回路151は電源電圧Vccと接続し、またアンプ回路151と出力ライン155とが接続される。これにより、D/Aコンバータ11から出力されたアナログの表示信号は、アンプ回路151を介して出力する経路を通る。この様に、D/Aコンバータ11から出力されたアナログの表示信号は、出力制御信号生成回路14からの出力制御信号によって、アンプ回路151を介さずに出力される経路又はアンプ回路151を介して出力される経路のいずれかを通ることになる。
【0037】
ここで、D/Aコンバータ11、データ比較回路12、シフトレジスタ13は、本実施の形態におけるD/A変換回路、信号比較回路、タイミング信号生成回路をそれぞれ構成する。
【0038】
次に、信号線に表示信号を書き込む際の信号線駆動回路3の動作を図3のタイミングチャートを参照しながら説明する。ここでは、信号線Dnへ表示信号を書き込む場合を例とする。また、データ比較回路12のラッチ回路121には、同じ信号線Dnから、1ライン前(の画素)に書き込んだ表示信号が保持されているものとする。
【0039】
タイミングコントローラ4から供給された表示信号は、データ比較回路12のラッチ回路121とEX.NOR回路123の一方の入力端に入力される。またシフトレジスタ13では、タイミングコントローラ4から供給されたSTHが水平クロック信号CKHのφと/φとでシフトされ、ラッチ信号DLTHn、ラッチ信号CLTHnとして出力される。
【0040】
データ比較回路12のラッチ回路121に入力した表示信号は、ラッチ信号DLTHnが入力したタイミングでラッチ回路121に取り込まれるが、このラッチ信号DLTHnが入力される直前にラッチ信号CLTHnがラッチ回路122に入力する。
【0041】
ここで、EX.NOR回路123の一方の入力端には1ライン前に書き込んだ表示信号が入力され、他方の入力端には今回書き込まれる表示信号が入力されている。EX.NOR回路123では、入力した2つの表示信号が全ビットで比較され、総て等しい場合には検出信号Cnとして“H”が、また等しくない場合には検出信号Cnとして“L”が出力される。この1ビットの検出信号Cnは、ラッチ信号DLTHnの直前に入力するラッチ信号CLTHnでラッチ回路122に取り込まれ、出力制御信号生成回路14のAND回路141に入力される。他の信号線についても、1ライン前に書き込んだ表示信号と今回書き込まれる表示信号とが比較され、検出信号が出力制御信号生成回路14のAND回路141にそれぞれ入力される。
【0042】
続いて、ラッチ信号DLTHnがラッチ回路121に入力すると、先ほど入力した表示信号がラッチ回路121に取り込まれ、D/Aコンバータ11に送られる。D/Aコンバータ11では、抵抗分割回路111の各段から取り出された階調電圧が表示信号に応じて切り替えスイッチ回路112で選択され、アナログの表示信号に変換される。この表示信号は出力切り替え回路15に送られる。
【0043】
一方、出力制御信号生成回路14のAND回路141のての入力端に、信号線毎に表示信号を比較した際の検出信号C1〜Cmが揃うと、その論理積の結果がラッチ回路142に送られる。ここでは、検出信号C1〜Cmの内容が総て“H”であるときは出力制御信号として“H”が、また総てが“H”でないときは出力制御信号として“L”が出力される。続いて、タイミングコントローラ4からSTB信号がラッチ回路142に入力されると、“H”又は“L”の出力制御信号が出力切り替え回路15に送られる。なお、図3には示していないが、STB信号は、1ラインに書き込まれる表示信号が総て入力した後に出力される信号である。
【0044】
出力切り替え回路15は、入力した出力制御信号が“H”であるとき、すなわち、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号が同一であるときは、スイッチ152、153をオフして、アンプ回路151を電源電圧Vccと出力ライン155から遮断し、同時にスイッチ154をオンしてD/Aコンバータ11の出力ライン113と出力切り替え回路15の出力ライン155とをスイッチ154を介して接続する。これにより、D/Aコンバータ11でアナログに変換された表示信号は、出力ライン113からアンプ回路151を介さずに出力ライン155へ出力され、対応する信号線に書き込まれることになる。一方、入力した出力制御信号が“L”であるとき、すなわち、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号が同一でないときは、スイッチ152、153をオンして、アンプ回路151を電源電圧Vccと出力ライン155にそれぞれ接続し、同時にスイッチ154をオフして出力ライン155と遮断する。これにより、D/Aコンバータ11でアナログに変換された表示信号は、アンプ回路151を介して出力ライン155へ出力され、対応する信号線に書き込まれることになる。
【0045】
上記動作を1ライン毎に総ての信号線について実行することにより、1ライン前の表示信号と次ラインの表示信号が同じであれば、信号線駆動回路3は低消費電力のD/Aコンバータ出力で信号線が駆動され、また2つの表示信号が同じでなければ通常のアンプ出力で信号線が駆動される。この様に、速い書き込み速度に対応するために表示信号をアンプ駆動で出力している場合でも、2ライン続けて同じ表示信号が書き込まれるときにはD/Aコンバータ出力に切り替えられるので、この間の余分な消費電力を削減することができる。
【0046】
なお、D/Aコンバータ出力の場合でも、2ライン続けて同じ表示信号を書き込む場合は、信号線電位の変動が少ないため、書き込み不足を生じることがなく、表示品位の低下を招くことはない。
【0047】
本実施の形態では、D/Aコンバータ出力の際にアンプ回路151の電源電圧Vccを遮断するようにしているため、アンプ回路151に常に電源電圧Vccを与える場合に比べて消費電力を削減することができる。なお、アンプ回路151と電源電圧Vccとの間に電流量を制御する回路を接続し、D/Aコンバータ出力で信号線を駆動する際に、アンプ回路151に与える電流量を少なくするように構成することもできる。この場合も常に電源電圧Vccを与える場合に比べて消費電力の削減をすることができる。
【0048】
また、本実施の形態では、入力した2つの表示信号を全ビットで比較しているが、上位ビットのみ、例えばデータ幅6ビットであれば、上位の3ビットのみを比較するように構成することもできる。すなわち、データ比較回路12のEX.NOR回路123の入力を3ビットとすることにより、入力した表示信号の上位3ビットのみを比較することができる。この場合は、データ比較回路12の回路規模を小さくすることができるため、更に消費電力を削減することができる。
【0049】
さらに、本実施の形態では、信号線駆動回路3においてデータ比較を行っているが、図示しないCPUがアクセスするビデオメモリにデータを展開して比較を行い、その結果を出力制御信号生成回路14に入力するように構成することもできる。
【0050】
なお、液晶表示装置では、所定の周期で表示信号を交流化して表示を行う駆動法が一般的であり、例えば水平走査線ごとに表示信号の交流化を行うHコモン反転駆動法がある。この駆動法では、水平走査線ごとに表示信号が反転されるので、データ比較回路12では1ライン前に書き込まれた信号と今回書き込まれる信号は反転され、表示信号自体に変化がなくても、信号線駆動回路3の出力は常に反転される。従って、このHコモン反転駆動法の場合には、図4に示すように、データ比較回路12で走査線ごとの表示データを反転して比較すればよい。
【0051】
【発明の効果】
以上説明したように、本発明に係わる表示装置用駆動回路によれば、速い書き込み速度に対応するためにアンプ駆動を行っている場合でも、同じ表示信号が書き込まれるときには、D/Aコンバータ出力に切り替えられるため、この間の余分な消費電力を削減することができる。
【図面の簡単な説明】
【図1】実施の形態に係わる液晶表示装置の回路構成を示すブロック図。
【図2】信号線駆動回路の回路構成図。
【図3】信号線に表示信号を書き込む際のタイミングチャート。
【図4】信号線駆動回路の他の回路構成図。
【符号の説明】
1…液晶パネル、2…走査線駆動回路、3…信号線駆動回路、4…タイミングコンローラ、10…画素、11…D/Aコンバータ、12…データ比較回路、13…シフトレジスタ、14…出力制御信号生成回路、15…出力切り替え回路
Claims (3)
- 抵抗分割により複数段の階調電圧を発生して、各段から取り出した階調電圧をデジタルの表示信号に応じて選択することによりアナログの表示信号に変換するD/A変換回路と、
前記アナログの表示信号が書き込まれる信号線毎に、1ライン前に書き込んだ表示信号と次ラインに書き込まれる表示信号とを比較し、2つの前記表示信号が同一の範囲内にあるときは第1の検出信号を、また同一の範囲内にないときは第2の検出信号を出力する信号比較回路と、
前記信号比較回路から出力された検出信号が総て第1の検出信号であるときは第1の出力制御信号を生成し、また総て第1の検出信号でないときは第2の出力制御信号を生成する出力制御信号生成回路と、
前記D/A変換回路で変換されたアナログの表示信号をアンプを介さずに出力する第1の経路及びアンプを介して出力する第2の経路を備え、前記第1の出力制御信号を入力したときは、アナログの表示信号を前記第1の経路を介して出力し、前記第2の出力制御信号を入力したときは、アナログの表示信号を前記第2の経路を介して出力する出力切り替え回路と、
前記信号比較回路において次ラインに書き込まれる表示信号を内部にラッチするための第1のタイミング制御信号と、2つの前記表示信号を比較した結果を出力するための第2のタイミング制御信号とを生成するとともに、前記第2のタイミング制御信号を前記第1のタイミング制御信号の前に出力するタイミング信号生成回路と、
を備えることを特徴とする表示装置用駆動回路。 - 前記信号比較回路は、比較すべき2つの表示信号がそれぞれnビットからなるときに、少なくとも上位のn/2ビットを比較することにより、2つの前記表示信号が同一の範囲内にあるかどうかを判定することを特徴とする請求項1に記載の表示装置用駆動回路。
- 前記出力切り替え回路は、アナログの表示信号を前記第1の経路を介して出力する際に、前記アンプへの電源電圧の供給を停止することを特徴とする請求項1又は2に記載の表示装置用駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002204159A JP2004045839A (ja) | 2002-07-12 | 2002-07-12 | 表示装置用駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002204159A JP2004045839A (ja) | 2002-07-12 | 2002-07-12 | 表示装置用駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004045839A true JP2004045839A (ja) | 2004-02-12 |
Family
ID=31709837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002204159A Pending JP2004045839A (ja) | 2002-07-12 | 2002-07-12 | 表示装置用駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004045839A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006215566A (ja) * | 2005-02-04 | 2006-08-17 | Toppoly Optoelectronics Corp | 信号駆動回路 |
US7710373B2 (en) | 2005-04-07 | 2010-05-04 | Nec Electronics Corporation | Liquid crystal display device for improved inversion drive |
JP2012008519A (ja) * | 2010-05-21 | 2012-01-12 | Optrex Corp | 液晶表示パネルの駆動装置 |
JP2015038543A (ja) * | 2013-08-17 | 2015-02-26 | セイコーエプソン株式会社 | データ線ドライバー、半導体集積回路装置、及び、電子機器 |
-
2002
- 2002-07-12 JP JP2002204159A patent/JP2004045839A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006215566A (ja) * | 2005-02-04 | 2006-08-17 | Toppoly Optoelectronics Corp | 信号駆動回路 |
US7710373B2 (en) | 2005-04-07 | 2010-05-04 | Nec Electronics Corporation | Liquid crystal display device for improved inversion drive |
JP2012008519A (ja) * | 2010-05-21 | 2012-01-12 | Optrex Corp | 液晶表示パネルの駆動装置 |
JP2015038543A (ja) * | 2013-08-17 | 2015-02-26 | セイコーエプソン株式会社 | データ線ドライバー、半導体集積回路装置、及び、電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7817126B2 (en) | Liquid crystal display device and method of driving the same | |
TWI425484B (zh) | 驅動裝置、顯示器裝置、及其驅動方法 | |
JP4285386B2 (ja) | ソースドライバ、電気光学装置及び電子機器 | |
JP4172472B2 (ja) | 駆動回路、電気光学装置、電子機器及び駆動方法 | |
JP2010128014A (ja) | 液晶表示装置 | |
KR20050002428A (ko) | 액정표시장치와 그 구동방법 | |
KR101404545B1 (ko) | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 | |
JP2004309669A (ja) | アクティブマトリクス型表示装置とその駆動方法 | |
US20060227638A1 (en) | Display driver and display driving method | |
JPH1152931A (ja) | アクティブマトリクス型画像表示装置 | |
JP4868652B2 (ja) | 表示装置 | |
JP2005099570A (ja) | 表示ドライバ、電気光学装置及び電気光学装置の駆動方法 | |
JP2005084482A (ja) | 表示ドライバ及び電気光学装置 | |
JP2009122561A (ja) | 液晶表示装置 | |
JP2002318566A (ja) | 液晶駆動回路及び液晶表示装置 | |
JP2010102266A (ja) | 液晶表示装置およびその駆動方法 | |
US20070159439A1 (en) | Liquid crystal display | |
JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
JP2006349873A (ja) | 液晶駆動回路および液晶表示装置 | |
JP3882642B2 (ja) | 表示装置及び表示用駆動回路 | |
JP5122748B2 (ja) | 液晶表示装置 | |
US20020113762A1 (en) | Data driving circuit of liquid crystal display device | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
CN100570457C (zh) | 栅极驱动器、光电装置、电子设备以及驱动方法 | |
JP2004045839A (ja) | 表示装置用駆動回路 |