KR102137639B1 - 소형화된 픽셀회로 - Google Patents

소형화된 픽셀회로 Download PDF

Info

Publication number
KR102137639B1
KR102137639B1 KR1020200009383A KR20200009383A KR102137639B1 KR 102137639 B1 KR102137639 B1 KR 102137639B1 KR 1020200009383 A KR1020200009383 A KR 1020200009383A KR 20200009383 A KR20200009383 A KR 20200009383A KR 102137639 B1 KR102137639 B1 KR 102137639B1
Authority
KR
South Korea
Prior art keywords
pixel
terminal connected
node
driving
circuit
Prior art date
Application number
KR1020200009383A
Other languages
English (en)
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020200009383A priority Critical patent/KR102137639B1/ko
Priority to KR1020200081459A priority patent/KR20210095536A/ko
Application granted granted Critical
Publication of KR102137639B1 publication Critical patent/KR102137639B1/ko
Priority to US17/155,435 priority patent/US11170705B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 명세서는 종래 기술에 비해 적은 개수의 트랜지스터를 사용하여 소형화된 픽셀회로를 개시한다. 픽셀내장메모리에 4T SRAM을 사용하되, 로직로우에서 전압 플로팅 문제가 발생하는 것을 방지하기 위해, 트랜지스터의 임계전압을 조절을 통해 누설전류가 한 방향으로 흐르도록 설계한다. 또한, PWM 제어부도 종래 기술에 비해 적은 개수의 트랜지스터를 사용하되, 전압 플로팅 문제가 발생하는 것을 방지하기 위해, 플로팅 전압을 방출할 수 있는 회로를 구성한다.

Description

소형화된 픽셀회로{MINIMULIZED PIXEL CIRCUIT}
본 발명은 디스플레이의 픽셀에 관한 것이며, 보다 상세하게는 픽셀의 회로의 크기를 줄일 수 있는 구조에 관한 것이다.
액티브 매트릭스 액정 디스플레이(active matrix liquid crystal display)는 다른 모든 픽셀들의 정보가 갱신되는 동안 빛을 발광하는 상태를 유지한다. 픽셀 내부에 메모리를 포함하는 디지털 방식의 경우, 1 프레임 동안 픽셀이 출력할 빛과 관련된 데이터를 저장하고, PWM(Pulse Width Modulation) 방식에 의해 밝기가 제어된다. 일반적으로 하나의 픽셀 내에는 3개 또는 4개의 발광소자(예: LED)가 포함되면, 각각의 발광소자를 서브 픽셀이라 부른다.
도 1은 일반적인 서브 픽셀의 회로도이다.
도 1을 참조하면, 서브 픽셀은 발광소자(LED), 발광소자를 구동시키기 위한 픽셀구동회로부, 상기 발광소자의 구동과 관련된 데이터를 저장하는 픽셀내장메모리부 및 발광소자의 밝기 제어를 위한 신호를 처리하는 PWM 제어부로 나누어질 수 있다. 디지털 PWM 구동 방식의 픽셀의 경우, 일정 시간(pixel programing) 동안 픽셀내장메모리에 이미지 데이터가 저장된다. PWM 제어를 위한 그레이 클럭(gray clock) 신호는, 도 1에 도시된 예시와 같이, 서브 픽셀에 입력된다. 그레이 클럭 신호의 개수(MSB, MSB-1, MSB-2, ......, LSB) 는 이미지 데이터의 비트 수에 따라 정해진다. PWM 제어부는 픽셀내장메모리에 저장된 이미지 데이터에 따라 그레이 클럭 신호를 발광소자(LED)에 출력한다. 그 결과, 1 프레임 내 발광 시간(On duty) 동안 발광소자(LED)가 빛을 발산한다.
픽셀내장메모리의 크기는 이미지 데이터의 비트 수에 따라 정해지며, 일반적인 픽셀내장메모리는 복수의 6T SRAM(Static Random-Access Memory, SRAM) 셀로 구성된다.
도 2는 6T SRAM의 회로도이다.
도 2를 참조하면, 1bits를 저장하기 위해 6개의 트랜지스터가 사용된 것을 확인할 수 있다. 따라서 이미지 데이터가 10bits인 경우, 픽셀내장메모리에 사용되는 트랜지스터의 개수는 60개이다.
도 3은 PWM 제어부의 개략적인 회로도이다.
도 3을 참조하면, PWM 제어부는 복수의 그레이 클럭 신호를 스위칭하기 위한 스위칭부와 스위칭부에서 출력된 신호를 가산하는 가산기(Adder)로 구성된다. 스위칭부의 경우 3개의 트랜지스터가 사용되며, 그레이 클럭 신호가 10개인 경우, 총 30개의 트랜지스터가 필요하다. 또한, 가산기는 10개의 NOR 게이트와 1개의 NAND 게이트를 포함하므로, 24개의 트랜지스터가 필요하다.
정리하면, 10bits 이미지 데이터로 동작하는 1개의 서브 픽셀에 포함되는 픽셀내장메모리와 PWM 제어부를 구성하기 위해서는 총 114개의 트랜지스터가 필요하다. 여기에 픽셀구동회로부에도 추가적으로 트랜지스터가 필요하다.
최근에는 마이크로 LED로 구현된 픽셀의 경우, LED의 크기가 작아진 만큼 픽셀회로 역시 함께 작아질 필요가 있다. 픽셀회로의 크기를 줄이는 방법으로 사용되는 트랜지스터의 개수를 줄이는 방법이 있다. 일 예로, 픽셀내장메모리에 6T SRAM 대신 4T SRAM을 사용하는 것이다. 그러나, 4T SRAM은 로직로우(일반적으로 데이터 '0')을 저장할 경우, 전압 플로팅(voltage floating)의 문제가 발생할 수 있다.
도 4는 4T SRAM의 전압 플로팅 문제를 설명하기 위한 참고도이다.
도 4를 참조하면, 4T SRAM의 회로도를 확인할 수 있다. 먼저, 로직하이(logic-high, 데이터 '1')를 저장하는 과정을 설명하겠다. 데이터를 저장하기 위해 워드라인(WL)에 전압이 인가되어 트랜지스터 M1이 턴온(turn on)된다. 그리고 비트라인(BL)에 데이터 '1'에 해당하는 로직하이 전압이 인가된다. 노드 Q에 로직하이 전압이 인가되고, 트랜지스터 M3는 턴오프(turn off)되고, 트랜지스터 M4는 턴온(turn on)되어서 노드 Q'에 로직로우(logic-low) 전압이 형성된다. 노드 Q'의 로직로우 전압에 의해 트랜지스터 M2는 턴온되고 이로 인해 노드 Q는 Vdd에 의해 로직하이가 유지될 수 있다.
반면, 로직로우(데이터 '0')을 저장하는 과정을 설명하겠다. 동일하게 데이터를 저장하기 위해 워드라인(WL)에 전압이 인가되어 트랜지스터 M1이 턴온(turn on)된다. 그리고 비트라인(BL)에 데이터 '0'에 해당하는 로직로우 전압이 인가된다. 노드 Q에 로직로우 전압이 인가되고, 트랜지스터 M3는 턴온(turn on)되고, 트랜지스터 M4는 턴오프(turn off)되어서 노드 Q'에 로직하이 전압이 형성된다. 노드 Q'에 로직하이 전압에 의해 트랜지스터 M2는 턴오프된다. 이후 워드라인(WL)이 로직로우가 된 상황에서 노드 Q를 살펴보면, 트랜지스터 M1과 트랜지스터 M2 모두 턴오프 상태이고, 접지에 연결되어 있지 않기 때문에, 노드 Q가 플로팅 상태가 될 수 있다. 따라서, 픽셀내장메모리가 1 프레임 동안 로직로우(데이터 '0')를 안정적으로 유지할 것으로 기대하기 어렵다.
트랜지스터의 개수를 줄여서 픽셀회로의 크기를 줄이면서 동시에 데이터를 안정적으로 저장할 수 있는 방법이 필요하다.
대한민국 공개특허공보 제10-2017-0111788호
본 명세서는 종래 기술에 비해 적은 개수의 트랜지스터를 사용하여 소형화된 픽셀회로를 제공하는 것을 목적으로 한다.
본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 따른 디스플레이 장치는, 복수의 픽셀회로를 포함하는 디스플레이 패널; 각 픽셀회로의 위드라인과 연결된 복수의 스캔라인들 중 행 방향으로 배열된 픽셀회로들을 순차적으로 구동시키는 스캔구동회로; 및 각 픽셀회로의 비트라인과 연결된 복수의 데이터라인들을 통해 각 픽셀내장메모리에 각 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로;를 포함할 수 있다.
본 명세서에 따른 픽셀회로는, 발광소자를 구동시키기 위한 픽셀구동회로부; 상기 발광소자의 구동과 관련된 데이터를 저장하기 위해 복수의 정적 랜덤 액세스 메모리(Static Random-Access Memory, SRAM) 셀을 가진 픽셀내장메모리부; 및 상기 발광소자의 밝기 제어를 위한 신호를 처리하는 PWM 제어부;를 포함할 수 있다.
본 명세서에 따른 픽셀회로의 픽셀내장메모리부에 포함된 각 SRAM 셀은, 데이터를 전달하기 위한 비트라인에 연결된 드레인 단자, 워드라인에 연결된 게이트 단자 및 제1 노드에 연결된 소스 단자를 가진 제1 N형 트랜지스터; 고전위 공급원에 연결된 드레인 단자, 상기 제1 노드와 보상관계인 제2 노드에 연결된 게이트 단자 및 상기 제1 노드에 연결된 소스 단자를 가진 제2 P형 트랜지스터; 상기 고전위 공급원에 연결된 드레인 단자, 상기 제1 노드에 연결된 게이트 단자 및 상기 제2 노드에 연결된 소스 단자를 가진 제3 P형 트랜지스터; 및 상기 제2 노드에 연결된 드레인 단자, 상기 제1 노드에 연결된 게이트 단자 및 저전원 공급원에 연결된 소스 단자를 가진 제4 N형 트랜지스터;를 포함할 수 있다. 이때, 상기 제1 N형 트랜지스터의 임계전압의 크기가 상기 제2 P형 트랜지스터의 임계전압보다 작은 것이 특징이다.
본 명세서에 따른 픽셀회로의 상기 PWM 제어부는, 복수의 그레이 클럭 신호를 스위칭하기 위해 복수의 트랜지스터를 가진 스위칭부; 및 상기 스위칭부에서 출력된 신호를 하나의 신호로 출력하는 가산부;를 포함할 수 있다. 이때, 상기 스위칭부에 포함된 각 트랜지스터는, 상기 픽셀내장메모리부에 포함된 어느 하나의 SRAM 셀에 연결된 드레인 단자, 각 그레이 클럭 신호가 입력되는 게이트 단자 및 상기 가산부에 연결된 소스 단자를 가질 수 있다.
본 명세서에 따른 PWM 제어부에 포함된 상기 가산부는, 상기 스위칭부에서 출력된 신호를 반전시키는 인버터; 및 상기 인버터의 입력단에 연결된 드레인 단자, 제어신호가 수신되는 게이트 단자 및 저전위 공급원에 연결된 소스 단자를 가진 플로팅방지 트랜지스터;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 데이터구동회로는, 상기 발광소자의 구동과 관련 신호를 출력하는 시간 간격이 상기 스캔구동회로가 행 방향으로 배열된 픽셀회로를 구동시키는 위한 시간 간격보다 길게 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 플로팅방지 트랜지스터의 게이트 단자에는 수신되는 제어신호는 상기 복수의 그레이 클럭 신호가 입력된 이후에 수신될 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서의 일 측면에 따르면, 종래 기술에 비해 픽셀회로의 크기가 작아질 수 있다. 따라서, 마이크로 LED를 사용하는 디스플레이에 적합한 크기의 픽셀회로를 제공할 수 있다.
본 명세서의 다른 측면에 따르면, 종래 기술에 비해 픽셀회로의 크기가 작아져서, 디스플레이 패널이 소비하는 전력의 양이 줄어들 수 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 일반적인 서브 픽셀의 회로도이다.
도 2는 6T SRAM의 회로도이다.
도 3은 PWM 제어부의 개략적인 회로도이다.
도 4는 4T SRAM의 전압 플로팅 문제를 설명하기 위한 참고도이다.
도 5는 본 명세서에 따른 복수의 픽셀회로를 포함하는 디스플레이 장치이다.
도 6은 본 명세서에 따른 PWM 제어부의 회로 예시도이다.
도 7은 스캔 라인 및 데이터 라인의 신호 타이밍 참고도이다.
도 8은 플로팅방지 트랜지스터에 입력되는 신호의 타이밍 참고도이다.
본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 명세서의 권리 범위를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 명세서가 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P타입 트랜지스터는 낮은 전압에 의해 활성화되고, N타입 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P타입 트랜지스터와 N타입 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 5는 본 명세서에 따른 복수의 픽셀회로를 포함하는 디스플레이 장치이다.
도 5를 참조하면, 본 명세서에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 스캔구동회로(120), 데이터구동회로(130) 및 제어부(140)를 포함할 수 있다.
상기 디스플레이 패널(110)은 본 명세서에 따른 복수의 픽셀(pixel, PX)을 포함할 수 있다. 상기 복수의 픽셀(PX)들은 m X n(m, n은 자연수)개가 매트릭스(matrix) 형태로 배열될 수 있다. 다만, 상기 복수의 픽셀들이 배열되는 패턴은 지그재그 형 등 실시예에 따라 다양한 패턴으로 배열될 수 있다.
디스플레이 패널(110)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Valve), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다. 본 명세서에서는 일 예로 LED 디스플레이 패널을 설명하겠다.
각각의 픽셀(PX)은 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광다이오드는 80um이하의 크기를 가진 마이크로 엘이디(Micro LED)일 수 있다. 하나의 픽셀(PX)은 서로 다른 색을 가진 복수의 발광소자를 통해 다양한 색을 출력할 수 있다. 일 예로, 하나의 픽셀(PX)은 적색, 녹색, 청색으로 구성된 발광소자를 포함할 수 있다. 다른 예로, 백색 발광소자가 더 포함될 수 있으면, 백색 발광소자가 적색, 녹색, 청색 발광소자 중 어느 하나의 발광소자를 대체할 수도 있다. 하나의 픽셀(PX)에 포함된 각 발광소자를 '서브픽셀(sub pixel)'이라고 부른다.
각각의 픽셀(PX)은 복수의 서브픽셀들을 구동시키는 픽셀회로를 포함할 수 있다. 상기 픽셀회로는 상기 스캔구동회로(120) 및/또는 데이터구동회로(130)에서 출력된 제어 신호에 의해 서브픽셀의 턴온 또는 턴오프 동작을 구동시킬 수 있다. 상기 픽셀회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 캐패시터 등을 포함할 수 있다. 상기 픽셀회로는 반도체 웨이퍼 상에 적층 구조에 의해 구현될 수 있다.
상기 디스플레이 패널(110)은 행(raw) 방향으로 배열된 스캔 라인들(SL1~SLm) 및 열(column) 방향으로 배열된 데이터 라인들(DL1~DLn)을 포함할 수 있다. 상기 스캔 라인들(SL1~SLm) 및 데이터 라인들(DL1~DLn)의 교차 지점에 픽셀(PX)들이 위치할 수 있다. 각 픽셀(PX)은 어느 하나의 스캔 라인(SLk) 및 어느 하나의 데이터 라인(DLk)과 연결될 수 있다. 상기 스캔 라인들(SL1~SLm)은 상기 스캔구동회로(120)에 연결되고, 상기 데이터 라인들(DL1~DLn)은 상기 데이터구동회로(130)에 연결될 수 있다.
상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm) 중 어느 하나 라인에 연결된 픽셀들이 구동되도록 할 수 있다. 바람직하게, 상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm)이 순차적으로 선택할 수 있다. 예를 들어, 제1 스캔 구동 시간 동안 제1 스캔 라인(SL1)에 연결된 픽셀들이 구동하고, 제2 스캔 구동 시간 동안 제2 스캔 라인(SL2)에 연결된 픽셀들이 구동할 수 있다. 본 명세서에 따른 스캔구동회로(120)의 동작은 이후에 보다 자세히 설명하겠다.
상기 데이터구동회로(130)는 상기 데이터 라인들(DL1~DLn)을 통해서 각 픽셀에게 계조(gradation)와 관련된 신호를 출력할 수 있다. 하나의 데이터 라인은 종 방향으로 다수의 픽셀들과 연결되어 있지만, 상기 스캔구동회로(120)에 의해 선택된 스캔 라인과 연결된 픽셀들에게만 계조와 관련된 신호가 입력될 수 있다. 본 명세서에 따른 데이터구동회로(130)의 동작은 이후에 보다 자세히 설명하겠다.
상기 제어부(140)는 상기 스캔구동회로(120) 및 데이터구동회로(130)의 동작을 실행하도록 제어 신호를 출력할 수 있다. 상기 제어부(140)는 하나의 영상 프레임에 해당하는 영상 데이터에 대응하는 제어 신호를 상기 스캔구동회로(120) 및 데이터구동회로(130)에 각각 출력할 수 있다.
본 명세서에 따른 픽셀(PX)은 발광소자를 구동시키기 위한 픽셀구동회로부, 상기 발광소자의 구동과 관련된 데이터를 저장하기 위해 복수의 정적 랜덤 액세스 메모리(Static Random-Access Memory, SRAM) 셀을 가진 픽셀내장메모리부 및 상기 발광소자의 밝기 제어를 위한 신호를 처리하는 PWM 제어부를 포함할 수 있다. 본 명세서에 따른 픽셀회로의 픽셀구동회로부, 픽셀내장메모리부 및 PWM 제어부의 기본적인 역할은 도 1을 통해 설명하였으므로 반복적인 설명은 생략하도록 하겠다. 다만, 본 명세서에 따른 픽셀회로가 가진 종래 기술과 차이점을 중심으로 설명하겠다.
본 명세서에 따른 픽셀회로의 픽셀내장메모리부는 4T SRAM 셀로 구성될 수 있다.
도 4를 참조하면, 각 4T SRAM 셀에 포함되는 각 트랜지스터를 제1 내지 제4 트랜지스터(M1~M4)로 구분하겠다.
제1 트랜지스터(M1)는 N형 트랜지스터로, 데이터를 전달하기 위한 비트라인(BL)에 연결된 드레인 단자, 워드라인(WL)에 연결된 게이트 단자 및 제1 노드에 연결된 소스 단자를 가질 수 있다.
제2 트랜지스터(M2)는 P형 트랜지스터로, 고전위 공급원(Vdd)에 연결된 드레인 단자, 상기 제1 노드(Q)와 보상관계인 제2 노드(Q')에 연결된 게이트 단자 및 상기 제1 노드(Q)에 연결된 소스 단자를 가질 수 있다.
제3 트랜지스터(M3)는 P형 트랜지스터로, 상기 고전위 공급원(Vdd)에 연결된 드레인 단자, 상기 제1 노드(Q)에 연결된 게이트 단자 및 상기 제2 노드(Q')에 연결된 소스 단자를 가질 수 있다.
제4 트랜지스터(M4)는 N형 트랜지스터로, 상기 제2 노드(Q')에 연결된 드레인 단자, 상기 제1 노드(Q)에 연결된 게이트 단자 및 저전원 공급원(GND)에 연결된 소스 단자를 가질 수 있다.
이때, 상기 제1 트랜지스터(M1)의 임계전압(Vth)의 크기가 상기 제2 트랜지스터(M2)의 임계전압(Vth)보다 작은 것이 특징이다.
앞서 설명하였듯이, 종래 4T SRAM은 로직로우(데이터 '0')을 저장할 경우, 전압 플로팅(voltage floating)의 문제가 발생할 수 있다. 로직로우(데이터 '0')을 저장하는 과정을 다시 살펴보겠다. 데이터를 저장하기 위해 워드라인(WL)에 전압이 인가되어 제1 트랜지스터(M1)가 턴온(turn on)된다. 그리고 비트라인(BL)에 데이터 '0'에 해당하는 로직로우 전압이 인가된다. 제1 노드(Q)에 로직로우 전압이 인가되고, 제3 트랜지스터(M3)는 턴온(turn on)되고, 제4 트랜지스터(M4)는 턴오프(turn off)되어서 제2 노드(Q')에 로직하이 전압이 형성된다. 제2 노드(Q')에 로직하이 전압에 의해 제2 트랜지스터(M2)는 턴오프된다. 이후 워드라인(WL)이 로직로우가 된 상황에서 제1 노드(Q)를 살펴보면, 제1 트랜지스터(M1)과 제2 트랜지스터(M2) 모두 턴오프 상태이다. 턴오프 상태에서 제1 트랜지스터(M1)의 소스 단자에서 드레인 단자로 흐르는 누설 전류를 제1 누설 전류(Ileakage1)이라고 하겠다. 턴오프 상태에서 제2 트랜지스터(M1)의 소스 단자에서 드레인 단자로 흐르는 누설 전류를 제2 누설 전류(Ileakage2)이라고 하겠다. 종래 기술과 달리, 상기 제1 트랜지스터(M1)의 임계전압(Vth)의 크기가 상기 제2 트랜지스터(M2)의 임계전압(Vth)보다 작기 때문에, 제1 누설 전류(Ileakage1)의 크기가 제2 누설 전류(Ileakage2)보다 크다. 따라서, 워드라인(WL)이 로직로우가 된 이후에도 제2 트랜지스터(M2)-제1 노드(Q)-제1 트랜지스터(M1)의 순서로 전위가 낮아지는 구조가 형성될 수 있다. 이러한 전위 차이를 이용하여 제1 노드(Q)의 로직로우가 유지될 수 있다.
상기 임계전압(Threshold Voltage, Vth)의 크기를 다르게 만드는 방법은 다양하다. 임계전압에 영향을 미치는 요소는 Oxide Trap 전하량(QoX), Cox/Oxide 두께, Body Effect, 각 Layer의 Doping 값, 게이트와 기판의 Base 물질, 게이트 공핍층 전하량 등 다양할 수 있다. 상기 요소들을 통해 트랜지스터의 임계전압의 크기를 다르게 구성할 수 있다. 특히, 트랜지스터의 공정에 따라 임계전압의 크기를 EH Vth, H Vth, L Vth 및 EL Vth로 조절이 가능하다. 바람직하게, 상기 상기 제1 트랜지스터(M1)는 임계전압(Vth)의 크기가 EL Vth이고, 상기 제2 트랜지스터(M2)의 임계전압(Vth)은 EH Vth일 수 있다.
10bits의 픽셀내장메모리부를 구성할 때, 종래 6T SRAM 셀을 사용하여 총 60개의 트랜지스터가 사용된 것에 비해, 4T SRAM 셀을 사용하여 총 40개의 트랜지스터만 사용할 수 있다. 이를 통해 픽셀회로의 크기를 줄일 수 있을 뿐만 아니라, 종래 전압 플로팅의 문제도 해결할 수 있다.
또한, PWM 제어부의 크기도 종래 기술보다 적은 수의 트랜지스터를 사용하여 구현할 수 있다.
도 6은 본 명세서에 따른 PWM 제어부의 회로 예시도이다.
도 6을 참조하면, 본 명세서에 따른 PWM 제어부는 스위칭부 및 가산부를 포함할 수 있다. 상기 스위칭부는 복수의 그레이 클럭 신호를 스위칭하기 위해 복수의 트랜지스터를 가질 수 있다. 상기 가산부는 상기 스위칭부에서 출력된 신호를 하나의 신호로 출력할 수 있다.
상기 스위칭부에 포함된 각 트랜지스터는, 상기 픽셀내장메모리부에 포함된 어느 하나의 SRAM 셀에 연결된 드레인 단자, 각 그레이 클럭 신호가 입력되는 게이트 단자 및 상기 가산부에 연결된 소스 단자를 가질 수 있다. 도 6은 이미지데이터가 10bits인 실시예로서, 상기 스위칭부는 10개의 그레이 클럭(Gray Clock) 신호가 입력되며, 10개의 트랜지스터가 구비된 것으로 도시되었다.
본 명세서의 일 실시예에 따르면, 상기 가산부는 상기 스위칭부에서 출력된 신호를 반전시키는 인버터 및 상기 인버터의 입력단에 연결된 드레인 단자, 제어신호가 수신되는 게이트 단자 및 저전위 공급원에 연결된 소스 단자를 가진 플로팅방지 트랜지스터(Tc)를 포함할 수 있다.
10bits의 PWM 제어부를 구성할 때, 종래 기술은 총 54개의 트랜지스터가 사용된 것에 비해, 본 명세서에 따른 PWM 제어부는 13개의 트랜지스터를 4T SRAM 셀을 사용하여 총 40개의 트랜지스터만 사용할 수 있다. 이를 통해 픽셀회로의 크기를 줄일 수 있을 뿐만 아니라, 종래 전압 플로팅의 문제도 해결할 수 있다.
이하에서는, 본 명세서에 따른 픽셀회로를 동작시키는 신호의 타이밍에 대해서 설명하겠다.
도 7은 스캔 라인 및 데이터 라인의 신호 타이밍 참고도이다.
도 7을 참조하면, 'Vsync'는 화면의 1프레임과 1프레임을 구분하는 타이밍이다. 1 프레임 동안 상기 상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm)을 통해서 행 방향으로 배열된 픽셀들을 순차적으로 구동시킬 수 있다. 예를 들어, 제1 스캔 구동 시간 동안 제1 스캔 라인(SL1)에 연결된 픽셀들이 구동하고, 제2 스캔 구동 시간 동안 제2 스캔 라인(SL2)에 연결된 픽셀들이 구동할 수 있다. 상기 스캔 라인 사이의 신호 간격을 '1H'로 표기하겠다. 상기 스캔구동회로(120)가 행 방향으로 배열된 픽셀회로를 구동시키는 위한 시간 간격(T1)동안 상기 워드라인(WL)에 로직하이 전압이 인가되므로 상기 픽셀내장메모리부에 데이터를 저장시킬 수 있다.
상기 데이터구동회로(130)는 상기 데이터 라인들(DL1~DLn)을 통해서 각 픽셀에게 계조(gradation)와 관련된 신호를 출력할 수 있다. 도 7에는 제1 데이터 라인(DL1)이 출력하는 신호의 예시가 도시되어 있다. 이때, 상기 데이터구동회로(130)는 상기 발광소자의 구동과 관련 신호를 출력하는 시간 간격(T2)이 상기 스캔구동회로(120)가 행 방향으로 배열된 픽셀회로를 구동시키는 위한 시간 간격(T1)보다 길게 출력할 수 있다. 이러한 신호의 타이밍 제어를 통해, 상기 4T SRAM 셀의 제1 노드(Q)의 전압이 플로팅되는 것을 방지할 수 있다. 한편, 상기 상기 데이터구동회로(130)는 상기 발광소자의 구동과 관련 신호를 출력하는 시간 간격(T2)을 상기 스캔 라인 사이의 신호 간격(1H)의 절반 이하로 설정하는 것이 바람직하다.
한편, 플로팅방지 트랜지스터(Tc) 역시 상기 가산부의 입력단에서 플로팅 전압이 발생하는 것을 방지하는 역할을 한다.
도 8은 플로팅방지 트랜지스터에 입력되는 신호의 타이밍 참고도이다.
도 8을 참조하면, 상기 PWM 제어부에 입력되는 복수의 그레이 클럭 신호(MSB Gray Clock, MSB-1 Gray Clock, ......, LSB Gray Clock) 를 확인할 수 있다. 상기 플로팅방지 트랜지스터(Tc)의 게이트 단자에는 수신되는 제어신호(On-duty Active)는 상기 복수의 그레이 클럭 신호가 입력된 이후에 수신될 수 있다.
다시 도 6을 참조하여, 인버터의 입력단을 살펴보겠다. 상기 인버터의 입력단은 스위칭부에서 복수의 그레이 클럭 신호가 출력되는 노드이다. 상기 복수의 그레이 클럭 신호 중 가장 마지막 비트(bit)에 해당하는 신호가 로직하이로 끝나는 경우, 상기 인버터의 입력단은 로직하이인 상태로 플로팅될 수 있다. 도 8에는 가장 마지막 비트(bit)에 해당하는 신호가 LSB Gray Clock으로 도시하였지만, MSB Gray Clock이 될 수도 있다. 따라서, 상기 복수의 그레이 클럭 신호가 모두 입력된 이후, 즉, 마지막 그레이 클럭 신호가 입력된 이후, 상기 플로팅방지 트랜지스터(Tc)의 게이트 단자에 제어신호가 수신된다. 상기 제어신호에 의해 상기 플로팅방지 트랜지스터(Tc)가 턴온되면, 상기 인버터의 입력단의 로직하이 전압은 상기 플로팅방지 트랜지스터(Tc)를 통해 저전위 공급원으로 빠져나갈 수 있다. 이를 통해 상기 인버터의 입력단의 플로팅 상태를 방지할 수 있다.
상기 제어신호는 상기 스캔구동회로(120), 데이터구동회로(130) 또는 제어부(140)에서 출력될 수 있다. 또한, 상기 제어신호는 본 명세서에 자세히 설명되지 않았지만, 상기 복수의 그레이 클럭 신호를 출력하는 별도의 구성 요소로부터 출력될 수도 있다.
본 명세서에서 설명된 상기 스캔구동회로(120), 데이터구동회로(130) 또는 제어부(140)의 제어 로직을 실행하기 위해 본 발명이 속한 기술분야에 알려진 프로세서, ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로, 레지스터, 통신 모뎀, 데이터 처리 장치 등을 포함할 수 있다. 또한, 상술한 제어 로직이 소프트웨어로 구현될 때, 상기 상기 스캔구동회로(120), 데이터구동회로(130) 또는 제어부(140)는 프로그램 모듈의 집합으로 구현될 수 있다. 이 때, 프로그램 모듈은 메모리 장치에 저장되고, 프로세서에 의해 실행될 수 있다.
상기 컴퓨터프로그램은, 상기 컴퓨터가 프로그램을 읽어 들여 프로그램으로 구현된 상기 방법들을 실행시키기 위하여, 상기 컴퓨터의 프로세서(CPU)가 상기 컴퓨터의 장치 인터페이스를 통해 읽힐 수 있는 C/C++, C#, JAVA, Python, 기계어 등의 컴퓨터 언어로 코드화된 코드(Code)를 포함할 수 있다. 이러한 코드는 상기 방법들을 실행하는 필요한 기능들을 정의한 함수 등과 관련된 기능적인 코드(Functional Code)를 포함할 수 있고, 상기 기능들을 상기 컴퓨터의 프로세서가 소정의 절차대로 실행시키는데 필요한 실행 절차 관련 제어 코드를 포함할 수 있다. 또한, 이러한 코드는 상기 기능들을 상기 컴퓨터의 프로세서가 실행시키는데 필요한 추가 정보나 미디어가 상기 컴퓨터의 내부 또는 외부 메모리의 어느 위치(주소 번지)에서 참조되어야 하는지에 대한 메모리 참조관련 코드를 더 포함할 수 있다. 또한, 상기 컴퓨터의 프로세서가 상기 기능들을 실행시키기 위하여 원격(Remote)에 있는 어떠한 다른 컴퓨터나 서버 등과 통신이 필요한 경우, 코드는 상기 컴퓨터의 통신 모듈을 이용하여 원격에 있는 어떠한 다른 컴퓨터나 서버 등과 어떻게 통신해야 하는지, 통신 시 어떠한 정보나 미디어를 송수신해야 하는지 등에 대한 통신 관련 코드를 더 포함할 수 있다.
상기 저장되는 매체는, 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상기 저장되는 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있지만, 이에 제한되지 않는다. 즉, 상기 프로그램은 상기 컴퓨터가 접속할 수 있는 다양한 서버 상의 다양한 기록매체 또는 사용자의 상기 컴퓨터상의 다양한 기록매체에 저장될 수 있다. 또한, 상기 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장될 수 있다.
이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.

Claims (6)

  1. 발광소자를 구동시키기 위한 픽셀구동회로부;
    상기 발광소자의 구동과 관련된 데이터를 저장하기 위해 복수의 정적 랜덤 액세스 메모리(Static Random-Access Memory, SRAM) 셀을 가진 픽셀내장메모리부; 및
    상기 발광소자의 밝기 제어를 위한 신호를 처리하는 PWM 제어부;를 포함하는 픽셀회로으로서,
    상기 픽셀내장메모리부에 포함된 각 SRAM 셀은,
    데이터를 전달하기 위한 비트라인에 연결된 드레인 단자, 워드라인에 연결된 게이트 단자 및 제1 노드에 연결된 소스 단자를 가진 제1 N형 트랜지스터;
    고전위 공급원에 연결된 드레인 단자, 상기 제1 노드와 보상관계인 제2 노드에 연결된 게이트 단자 및 상기 제1 노드에 연결된 소스 단자를 가진 제2 P형 트랜지스터;
    상기 고전위 공급원에 연결된 드레인 단자, 상기 제1 노드에 연결된 게이트 단자 및 상기 제2 노드에 연결된 소스 단자를 가진 제3 P형 트랜지스터; 및
    상기 제2 노드에 연결된 드레인 단자, 상기 제1 노드에 연결된 게이트 단자 및 저전원 공급원에 연결된 소스 단자를 가진 제4 N형 트랜지스터;로 구성되고,
    상기 제1 N형 트랜지스터의 임계전압의 크기가 상기 제2 P형 트랜지스터의 임계전압보다 작은 것을 특징으로 하는 픽셀회로.
  2. 청구항 1에 있어서,
    상기 PWM 제어부는,
    복수의 그레이 클럭 신호를 스위칭하기 위해 복수의 트랜지스터를 가진 스위칭부; 및
    상기 스위칭부에서 출력된 신호를 하나의 신호로 출력하는 가산부;를 포함하되,
    상기 스위칭부에 포함된 각 트랜지스터는,
    상기 픽셀내장메모리부에 포함된 어느 하나의 SRAM 셀에 연결된 드레인 단자, 각 그레이 클럭 신호가 입력되는 게이트 단자 및 상기 가산부에 연결된 소스 단자를 가진 픽셀회로.
  3. 청구항 2에 있어서,
    상기 가산부는,
    상기 스위칭부에서 출력된 신호를 반전시키는 인버터; 및
    상기 인버터의 입력단에 연결된 드레인 단자, 제어신호가 수신되는 게이트 단자 및 저전위 공급원에 연결된 소스 단자를 가진 플로팅방지 트랜지스터;를 포함하는 픽셀회로.
  4. 청구항 1 내지 청구항 3 중 어느 한 청구항에 따른 복수의 픽셀회로를 포함하는 디스플레이 패널;
    각 픽셀회로의 위드라인과 연결된 복수의 스캔라인들 중 행 방향으로 배열된 픽셀회로들을 순차적으로 구동시키는 스캔구동회로; 및
    각 픽셀회로의 비트라인과 연결된 복수의 데이터라인들을 통해 각 픽셀내장메모리에 각 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로;를 포함하는 디스플레이 장치.
  5. 청구항 4에 있어서,
    상기 데이터구동회로는, 상기 발광소자의 구동과 관련 신호를 출력하는 시간 간격이 상기 스캔구동회로가 행 방향으로 배열된 픽셀회로를 구동시키는 위한 시간 간격보다 길게 출력하는 것을 특징으로 하는 디스플레이 장치.
  6. 청구항 3에 따른 복수의 픽셀회로를 포함하는 디스플레이 패널;
    각 픽셀회로의 위드라인과 연결된 복수의 스캔라인들 중 행 방향으로 배열된 픽셀회로들을 순차적으로 구동시키는 스캔구동회로; 및
    각 픽셀회로의 비트라인과 연결된 복수의 데이터라인들을 통해 각 픽셀내장메모리에 각 발광소자들의 구동과 관련된 신호를 출력하는 데이터구동회로;를 포함하는 디스플레이 장치로서,
    상기 플로팅방지 트랜지스터의 게이트 단자에는 수신되는 제어신호는 상기 복수의 그레이 클럭 신호가 입력된 이후에 수신되는 것을 특징으로 하는 디스플레이 장치.
KR1020200009383A 2020-01-23 2020-01-23 소형화된 픽셀회로 KR102137639B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200009383A KR102137639B1 (ko) 2020-01-23 2020-01-23 소형화된 픽셀회로
KR1020200081459A KR20210095536A (ko) 2020-01-23 2020-07-02 소형화된 픽셀회로
US17/155,435 US11170705B2 (en) 2020-01-23 2021-01-22 Minimulized pixel circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200009383A KR102137639B1 (ko) 2020-01-23 2020-01-23 소형화된 픽셀회로

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200081459A Division KR20210095536A (ko) 2020-01-23 2020-07-02 소형화된 픽셀회로

Publications (1)

Publication Number Publication Date
KR102137639B1 true KR102137639B1 (ko) 2020-07-27

Family

ID=71893975

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200009383A KR102137639B1 (ko) 2020-01-23 2020-01-23 소형화된 픽셀회로
KR1020200081459A KR20210095536A (ko) 2020-01-23 2020-07-02 소형화된 픽셀회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020200081459A KR20210095536A (ko) 2020-01-23 2020-07-02 소형화된 픽셀회로

Country Status (2)

Country Link
US (1) US11170705B2 (ko)
KR (2) KR102137639B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024076166A1 (ko) * 2022-10-05 2024-04-11 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 이의 동작 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009692A (ko) * 2003-07-18 2005-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 회로, 각각이 이를 포함한 디스플레이 디바이스 및전자 기기
JP2005258416A (ja) * 2004-02-09 2005-09-22 Advanced Lcd Technologies Development Center Co Ltd 液晶画素メモリ、液晶表示装置およびこれらの駆動方法
KR20080052406A (ko) * 2006-12-05 2008-06-11 세이코 엡슨 가부시키가이샤 액정 장치, 액티브 매트릭스 기판 및 전자 기기
JP2014056256A (ja) * 2013-11-05 2014-03-27 Mitsubishi Electric Corp 画像表示装置
KR20170111788A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR20190024937A (ko) * 2010-07-29 2019-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
KR20190037008A (ko) * 2017-09-28 2019-04-05 주식회사 라온텍 Sram 회로 및 이를 포함하는 디스플레이 장치
JP2019144295A (ja) * 2018-02-16 2019-08-29 セイコーエプソン株式会社 電気光学装置、電子装置、及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580657B2 (en) * 2001-01-04 2003-06-17 International Business Machines Corporation Low-power organic light emitting diode pixel circuit
CN101779234A (zh) * 2007-01-04 2010-07-14 米克罗恩技术公司 数字显示器
US11521543B2 (en) * 2019-12-27 2022-12-06 Meta Platforms Technologies, Llc Macro-pixel display backplane

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050009692A (ko) * 2003-07-18 2005-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 회로, 각각이 이를 포함한 디스플레이 디바이스 및전자 기기
JP2005258416A (ja) * 2004-02-09 2005-09-22 Advanced Lcd Technologies Development Center Co Ltd 液晶画素メモリ、液晶表示装置およびこれらの駆動方法
KR20080052406A (ko) * 2006-12-05 2008-06-11 세이코 엡슨 가부시키가이샤 액정 장치, 액티브 매트릭스 기판 및 전자 기기
KR20190024937A (ko) * 2010-07-29 2019-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
JP2014056256A (ja) * 2013-11-05 2014-03-27 Mitsubishi Electric Corp 画像表示装置
KR20170111788A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR20190037008A (ko) * 2017-09-28 2019-04-05 주식회사 라온텍 Sram 회로 및 이를 포함하는 디스플레이 장치
JP2019144295A (ja) * 2018-02-16 2019-08-29 セイコーエプソン株式会社 電気光学装置、電子装置、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024076166A1 (ko) * 2022-10-05 2024-04-11 삼성전자 주식회사 디스플레이를 포함하는 전자 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
KR20210095536A (ko) 2021-08-02
US11170705B2 (en) 2021-11-09
US20210233463A1 (en) 2021-07-29

Similar Documents

Publication Publication Date Title
KR101317253B1 (ko) 능동 매트릭스 표시 장치，이를 구동시키기 위한 방법 및 전자 장치
US10373566B2 (en) Organic light emitting diode display device and display system including the same
JP7159182B2 (ja) 画素回路及びその駆動方法、表示パネル
US20030103022A1 (en) Display apparatus with function for initializing luminance data of optical element
WO2021027514A1 (zh) 像素电路及其驱动方法以及显示面板
US10235944B2 (en) Display apparatus and method of driving the same
KR102156270B1 (ko) 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
US11164530B2 (en) Display panel and display device
CN111354315B (zh) 显示面板及显示装置、像素驱动方法
KR102137639B1 (ko) 소형화된 픽셀회로
KR20210052716A (ko) 표시장치 구동방법 및 이에 의해 작동하는 표시장치
KR102220960B1 (ko) 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
US11626079B2 (en) Display device and method for driving the same
US20080174613A1 (en) Active matrix display device
US20100085388A1 (en) Active matrix display device
US11922860B2 (en) Pixel and display apparatus of which static power consumption is reduced
US20240062714A1 (en) Pixel and display apparatus of which static power consumption is reduced
US20240054944A1 (en) Pixel and display apparatus digitally controlling reset of memory
US11817041B2 (en) Pixels and display apparatus comprising same
KR20230133557A (ko) 정적 전력 소모를 감소시킨 픽셀 회로, 디스플레이 장치 및 구동 방법
US11972728B2 (en) Light emitting display device and driving method thereof
US20230113452A1 (en) Display apparatus
KR20230156618A (ko) 정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치
KR20050113682A (ko) 발광 표시 장치 및 그 구동 방법
CN117012138A (zh) 降低静态功耗的像素和显示装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant