KR102220960B1 - 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법 - Google Patents

정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법 Download PDF

Info

Publication number
KR102220960B1
KR102220960B1 KR1020200182972A KR20200182972A KR102220960B1 KR 102220960 B1 KR102220960 B1 KR 102220960B1 KR 1020200182972 A KR1020200182972 A KR 1020200182972A KR 20200182972 A KR20200182972 A KR 20200182972A KR 102220960 B1 KR102220960 B1 KR 102220960B1
Authority
KR
South Korea
Prior art keywords
signal
pixel
cap
video data
data
Prior art date
Application number
KR1020200182972A
Other languages
English (en)
Inventor
이재훈
장진웅
Original Assignee
주식회사 사피엔반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 사피엔반도체 filed Critical 주식회사 사피엔반도체
Priority to KR1020200182972A priority Critical patent/KR102220960B1/ko
Priority to KR1020210021086A priority patent/KR20220092329A/ko
Application granted granted Critical
Publication of KR102220960B1 publication Critical patent/KR102220960B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 명세서는 정적 전력 소모를 감소시킬 수 있는 픽셀 회로를 개시한다. 본 명세서에 따른 픽셀회로는 픽셀 구동에 필요한 로우 신호와 컬럼 신호를 이용하여 기준 전압을 생성하여 복수의 발광소자의 구동과 관련된 데이터를 저장하는 픽셀내장메모리부에 제공할 수 있다. 따라서 별도의 기준 전압을 생성하기 위한 전력 소모를 감소시킬 수 있다.

Description

정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법{PIXEL CIRCUIT REDUCING STATIC POWER CONSUMPTION AND DRIVING METHOD THEREOF}
본 발명은 디스플레이 장치에 포함되는 픽셀 회로에 관한 것이며, 보다 상세하게는 정적 전력 소모를 감소시킨 픽셀 회로에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 명세서에 기재된 실시예에 대한 배경 정보를 제공할 뿐 반드시 종래 기술을 구성하는 것은 아니다.
도 1은 종래 픽셀 회로의 구조를 개략적으로 도시한 회로도이다.
도 1을 참조하면, 종래 픽셀 회로는 3개의 발광소자(R, G, B)를 구동시키기 위한 픽셀구동부(Driver), 발광소자의 구동에 필요한 데이터를 저장하는 픽셀내장메모리부(MIP Shift Register), 픽셀의 구동에 필요한 설정값을 저장하는 셋팅메모리부(Setting Register), 행 방향으로 배열된 픽셀을 동시에 턴온(turn on) 시키는 로우 신호(Row)와 비디오 데이터와 관련된 신호가 입력되는 컬럼 신호(Col)를 수신하여 상기 픽셀내장메모리부 및 상기 셋팅메모리부에 필요한 신호를 출력하는 신호생성부(Mode Selection & Signal Generator) 및 상기 픽셀구동부에 필요한 전력을 공급하는 전력공급부(Bias & Ref. Voltage)를 포함한다.
상기와 같은 픽셀 회로의 구성들은 동작하기 위한 기준 전압과 기준 전류를 필요로 한다. 각각의 구성들은 트랜지스터로 구현될 수 있지만, 트랜지스터의 동작 영역에 따라 디지털 회로(digital circuit)과 아날로그 회로(analog circuit)으로 나누어 질 수 있다.
도 2는 MOSFET의 전류-전압 특성 곡선이다.
도 2를 참조하면, 디지털 회로의 경우 '0'과 '1'을 표현하기 위해 On-Off에 해당하는 차단 영역과 비포화영역에서 동작한다. 반면, AMP 또는 바이어스와 같은 아날로그 회로(아날로그 스위치 제외)의 경우 포화 영역에서 동작하기 때문에, 회로의 동작 시간 동안 일정한 전류를 계속 소비해야 한다. 도 1에 도시된 바와 같이, 아날로그 회로에 의해 픽셀 회로당 8uA의 전류를 소비할 수 있다. 일 예로, 4,000x2,000 픽셀의 디스플레이의 경우, 전체 디스플레이에서 64A의 직류 전류가 소모된다.
따라서, 픽셀 회로에서 정적 전력 소모를 감소시킬 수 있는 방법이 필요하다.
대한민국 공개특허공보 제10-2017-0111788호
본 명세서는 정적 전력 소모를 감소시킬 수 있는 픽셀 회로를 제공하는 것을 목적으로 한다.
본 명세서는 상기 언급된 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상술한 과제를 해결하기 위한 본 명세서에 따른 픽셀회로는, 복수의 발광소자의 구동과 관련된 데이터를 저장하는 픽셀내장메모리부; 스캔구동회로에서 출력된 로우 신호와 데이터구동회로에서 출력된 컬럼 신호를 이용하여 상기 픽셀내장메모리부에 기준 전압을 출력하는 전력생성부; 및 상기 픽셀내장메모리부에 저장된 비디오 데이터에 따라 복수의 발광소자에 전력공급을 제어하는 픽셀구동부;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 전력생성부는, 상기 로우 신호의 입력단과 상기 기준 전압의 출력단 사이에 배치된 트랜지스터; 상기 트랜지스터의 중간 단자와 상기 컬럼 신호의 입력단 사이에 배치된 NAND 게이트; 및 상기 로우 신호의 입력단과 상기 NAND 게이트 사이에 배치된 시간지연소자;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 전력생성부는, 상기 기준 전압의 출력단과 회로 접지 사이에 배치된 캐패시터;를 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 로우 신호와 상기 컬럼 신호를 이용하여 상기 픽셀내장메모리부에 저장된 데이터를 초기화 시키는 리셋 신호를 상기 픽셀내장메모리부에 출력하는 리셋부;를 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 리셋부는, 상기 로우 신호가 입력되는 데이터신호입력단, 상기 컬럼 신호가 입력되는 클럭신호입력단 및 리셋 신호가 출력되는 신호 출력단을 가지는 플립플롭일 수 있다.
본 명세서의 일 실시예에 따르면, 상기 리셋부는, 상기 컬럼 신호를 반전시키기 위해 상기 클럭신호입력단에 연결된 신호반전기를 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 픽셀구동부는 복수의 발광소자에 각각 대응하는 복수의 서브픽셀구동부를 포함할 수 있다. 이때, 각각의 서브픽셀구동부는, 픽셀 양전원 및 픽셀 음전원 사이에 연결된 캡충전부; 상기 픽셀 양전원 및 상기 픽셀 음전원 사이에 연결된 캡방전부; 상기 캡충전부와 상기 캡방전부를 연결하는 제1 연결라인과 상기 픽셀 음전원 사이에 연결된 제1 캐패시터; 및 상기 캡충전부와 상기 캡방전부를 연결하는 제2 연결라인과 상기 픽셀 음전원 사이에 연결된 제2 캐패시터;를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 캡충전부는, 상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 각각 상기 제1 캐패시터와 상기 제2 캐패시터와 연결된 제1 캡충전 트랜지스터와 제2 캡충전 트랜지스터를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 캡방전부는, 상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 각각 상기 제1 캐패시터와 상기 제2 캐패시터와 연결된 제1 캡방전 트랜지스터와 제2 캡방전 트랜지스터를 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 서브픽셀구동부는, 상기 제1 캡충전 트랜지스터와 상기 제1 캐패시터 사이에 연결된 제1 충전제어스위칭소자; 상기 제2 캡충전 트랜지스터와 상기 제2 캐패시터 사이에 연결된 제2 충전제어스위칭소자; 상기 제1 캡충전 트랜지스터와 상기 제2 캡충전 트랜지스터 사이에 연결된 제3 충전제어스위칭소자; 및 상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 상기 캡방전부와 직렬로 연결된 PWM스위칭소자;를 더 포함할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 제1 내지 제3 충전제어스위칭소자는, 상기 로우 신호가 로직 로우일 때 턴온되고 상기 로우 신호가 로직 하이일 때 턴오프될 수 있다.
본 명세서의 일 실시예에 따르면, 상기 PWM스위칭소자는 상기 픽셀내장메모리부에 저장된 비디오 데이터의 로직 하이 또는 로직 로우에 따라 턴온 또는 턴오프될 수 있다.
본 명세서에 따른 픽셀회로는, 복수의 픽셀회로를 포함하는 디스플레이 패널; 상기 디스플레이 패널에 포함된 복수의 픽셀회로 중 행 방향으로 배열된 픽셀회로들에게 순차적으로 로우 신호를 출력하는 스캔구동회로; 및 상기 디스플레이 패널에 포함된 복수의 픽셀회로 중 종 방향으로 배열된 픽셀회로들에게 각 픽셀회로에 해당하는 복수의 발광소자들의 구동과 관련된 컬럼 신호를 출력하는 데이터구동회로;를 포함하는 디스플레이 장치의 일 구성요소가 될 수 있다.
본 명세서의 일 실시예에 따르면, 상기 로우 신호 및 상기 컬럼 신호는, 비디오 데이터 쓰기 구간과 PWM 구동 구간으로 구성된 신호 타이밍을 가지고, 상기 데이터 쓰기 구간은 비디오 데이터 리셋 구간과 비디오 데이터 입력 구간을 포함하고, 상기 PWM 구동 구간은 캡충전구간과 캡방전구간이 반복 포함될 수 있다.
본 명세서의 일 실시예에 따르면, 상기 비디오 데이터 입력 구간은, 1비트의 데이터 입력을 위해 미리 설정된 기준 간격이 비디오 데이터의 데이터 크기에 대응하여 반복 포함되고, 상기 비디오 데이터 리셋 구간은, 상기 기준 간격의 적어도 2배 이상의 간격을 가질 수 있다.
본 명세서의 일 실시예에 따르면, 상기 비디오 데이터 리셋 구간에서, 상기 스캔구동회로는 상기 기준 간격보다 더 긴 시간동안 로직 로우 상태를 유지하는 로우 신호를 출력하고, 상기 데이터구동회로는 상기 로우 신호가 로직 로우 상태를 유지하는 동안 로직 하이에서 로직 로우로 변화하는 컬럼 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 비디오 데이터 입력 구간에서, 상기 스캔구동회로는 상기 기준 간격보다 작은 시간동안 로직 로우 상태를 유지하는 로우 신호를 출력하고, 상기 데이터구동회로는 상기 로우 신호가 로직 로우 상태가 되기 전에 로직 하이에서 로직 로우로 변화하는 컬럼 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 비디오 데이터 입력 구간에서, 상기 데이터구동회로는 로직 로우 데이터 입력을 위해 상기 로우 신호가 로직 하이로 변화된 후에 로직 로우에서 로직 하이로 변화하는 컬럼 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 비디오 데이터 입력 구간에서, 상기 데이터구동회로는 로직 하이 데이터 입력을 위해 상기 로우 신호가 로직 하이로 변화되기 전에 로직 로우에서 로직 하이로 변화하는 컬럼 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 PWM 구동 구간에서, 상기 스캔구동회로는 상기 캡충전구간동안 로직 로우 신호를 출력하고, 상기 캡방전구간에서 로직 하이 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 데이터구동회로는 상기 비디오 데이터 입력 구간동안 비디오 데이터 값과 락킹플래그값을 포함하는 컬럼 신호를 출력할 수 있다.
본 명세서의 일 실시예에 따르면, 상기 락킹플래그값은 상기 비디오 데이터의 가장 최상위 비트보다 먼저 출력될 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서에 따른 픽셀 회로를 통해 종래 기술에 비해 정적 전력 소모량을 현저하게 감소시킬 수 있다. 개별 픽셀 회로가 소모하는 전력량이 감소하기 때문에 디스플레이 장치 전체가 소모하는 전력량 역시 현저하게 감소시킬 수 있다.
본 발명의 효과들은 이상에서 언급된 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
도 1은 종래 픽셀 회로의 구조를 개략적으로 도시한 회로도이다.
도 2는 MOSFET의 전류-전압 특성 곡선이다.
도 3은 본 명세서에 따른 복수의 픽셀회로를 포함하는 디스플레이 장치이다.
도 4는 본 명세서의 일 실시예에 따른 픽셀회로의 구성을 개략적으로 도시한 블럭도이다.
도 5는 본 명세서의 일 실시예에 따른 전력생성부의 회로도이다.
도 6은 본 명세서에 따른 전력생산부가 로우 신호와 컬럼 신호를 이용하여 기준 전압을 출력하는 신호 타이밍도이다.
도 7은 본 명세서의 일 실시예에 따른 픽셀내장메모리부의 구성을 개략적으로 도시한 블럭도이다.
도 8은 본 명세서의 일 실시예에 따라 1프레인동안 로우 신호와 컬럼 신호의 타이밍 참고도이다.
도 9는 본 명세서의 일 실시예에 따른 비디오 데이터 리셋 구간에서 로우 신호와 컬럼 신호의 타이밍 참고도이다.
도 10은 본 명세서의 일 실시예에 따른 픽셀구동부의 구성에 대한 개략적인 블럭도이다.
본 명세서에 개시된 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서가 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하고, 본 명세서가 속하는 기술 분야의 통상의 기술자(이하 '당업자')에게 본 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서의 권리 범위는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 명세서의 권리 범위를 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
명세서 전체에 걸쳐 동일한 도면 부호는 동일한 구성 요소를 지칭하며, "및/또는"은 언급된 구성요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 비록 "제1", "제2" 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 명세서가 속하는 기술분야의 통상의 기술자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하의 실시예에서, 소자 상태와 연관되어 사용되는 "온(ON)"은 소자의 활성화된 상태를 지칭하고, "오프(OFF)"는 소자의 비활성화된 상태를 지칭할 수 있다. 소자에 의해 수신된 신호와 연관되어 사용되는 "온"은 소자를 활성화하는 신호를 지칭하고, "오프"는 소자를 비활성화하는 신호를 지칭할 수 있다. 소자는 높은 전압 또는 낮은 전압에 의해 활성화될 수 있다. 예를 들어, P타입 트랜지스터는 낮은 전압에 의해 활성화되고, N타입 트랜지스터는 높은 전압에 의해 활성화된다. 따라서, P타입 트랜지스터와 N타입 트랜지스터에 대한 "온" 전압은 반대(낮음 대 높음) 전압 레벨임을 이해해야 한다.
하나의 소자(elements)가 다른 소자와 "연결된(connected to)"이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 3은 본 명세서에 따른 복수의 픽셀회로를 포함하는 디스플레이 장치이다.
도 3을 참조하면, 본 명세서에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 스캔구동회로(120), 데이터구동회로(130) 및 제어부(140)를 포함할 수 있다.
상기 디스플레이 패널(110)은 본 명세서에 따른 복수의 픽셀(pixel, PX)을 포함할 수 있다. 상기 복수의 픽셀(PX)들은 m X n(m, n은 자연수)개가 매트릭스(matrix) 형태로 배열될 수 있다. 다만, 상기 복수의 픽셀들이 배열되는 패턴은 지그재그 형 등 실시예에 따라 다양한 패턴으로 배열될 수 있다.
디스플레이 패널(110)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Valve), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있고, 그 밖에 다른 종류의 평판 디스플레이 또는 플렉서블 디스플레이로 구현될 수 있다. 본 명세서에서는 일 예로 LED 디스플레이 패널을 설명하겠다.
각각의 픽셀(PX)은 복수의 발광소자들을 포함할 수 있다. 발광소자는 발광다이오드(LED)일 수 있다. 발광다이오드는 80um이하의 크기를 가진 마이크로 엘이디(Micro LED)일 수 있다. 하나의 픽셀(PX)은 서로 다른 색을 가진 복수의 발광소자를 통해 다양한 색을 출력할 수 있다. 일 예로, 하나의 픽셀(PX)은 적색, 녹색, 청색으로 구성된 발광소자를 포함할 수 있다. 다른 예로, 백색 발광소자가 더 포함될 수 있으면, 백색 발광소자가 적색, 녹색, 청색 발광소자 중 어느 하나의 발광소자를 대체할 수도 있다. 하나의 픽셀(PX)에 포함된 각 발광소자를 '서브픽셀(sub pixel)'이라고 부른다.
각각의 픽셀(PX)은 복수의 서브픽셀들을 구동시키는 픽셀구동회로를 포함할 수 있다. 상기 픽셀구동회로는 상기 스캔구동회로(120) 및/또는 데이터구동회로(130)에서 출력된 제어 신호에 의해 서브픽셀의 턴온 또는 턴오프 동작을 구동시킬 수 있다. 상기 픽셀구동회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 캐패시터 등을 포함할 수 있다. 상기 픽셀구동회로는 반도체 웨이퍼 상에 적층 구조에 의해 구현될 수 있다.
상기 디스플레이 패널(110)은 행(raw) 방향으로 배열된 스캔 라인들(SL1~SLm) 및 열(column) 방향으로 배열된 데이터 라인들(DL1~DLn)을 포함할 수 있다. 상기 스캔 라인들(SL1~SLm) 및 데이터 라인들(DL1~DLn)의 교차 지점에 픽셀(PX)들이 위치할 수 있다. 각 픽셀(PX)은 어느 하나의 스캔 라인(SLk) 및 어느 하나의 데이터 라인(DLk)과 연결될 수 있다. 상기 스캔 라인들(SL1~SLm)은 상기 스캔구동회로(120)에 연결되고, 상기 데이터 라인들(DL1~DLn)은 상기 데이터구동회로(130)에 연결될 수 있다.
상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm) 중 어느 하나 라인에 연결된 픽셀들이 구동되도록 할 수 있다. 바람직하게, 상기 스캔구동회로(120)는 상기 스캔 라인들(SL1~SLm)이 순차적으로 선택할 수 있다. 예를 들어, 제1 스캔 구동 기간 동안 제1 스캔 라인(SL1)에 연결된 픽셀들이 구동하고, 제2 스캔 구동 기간 동안 제2 스캔 라인(SL2)에 연결된 픽셀들이 구동할 수 있다. 본 명세서에 따른 스캔구동회로(120)의 동작은 이후에 보다 자세히 설명하겠다.
상기 데이터구동회로(130)는 상기 데이터 라인들(DL1~DLn)을 통해서 각 픽셀에게 계조(gradation)와 관련된 신호을 출력할 수 있다. 하나의 데이터 라인은 종 방향으로 다수의 픽셀들과 연결되어 있지만, 상기 스캔구동회로(120)에 의해 선택된 스캔 라인과 연결된 픽셀들에게만 계조와 관련된 신호가 입력될 수 있다. 본 명세서에 따른 데이터구동회로(130)의 동작은 이후에 보다 자세히 설명하겠다.
상기 제어부(140)는 상기 스캔구동회로(120) 및 데이터구동회로(130)의 동작을 실행하도록 제어 신호를 출력할 수 있다. 상기 제어부(140)는 하나의 영상 프레임에 해당하는 영상 데이터에 대응하는 제어 신호를 상기 스캔구동회로(120) 및 데이터구동회로(130)에 각각 출력할 수 있다.
도 4는 본 명세서의 일 실시예에 따른 픽셀회로의 구성을 개략적으로 도시한 블럭도이다.
도 4를 참조하면, 본 명세서의 일 실시예에 따른 픽셀회로(1000)는 전력생성부(1100), 픽셀내장메모리부(1200) 및 픽셀구동부(1300)를 포함할 수 있다. 또한, 상기 픽셀회로(1000)는 전력을 공급받기 위한 단자(VCC, GND), 복수의 발광소자에 발광 제어 신호를 출력하기 위한 단자(R, G, B), 스캔구동회로(120)에서 출력된 로우 신호를 입력받기 위한 단자(ROW) 및 데이터구동회로(130)에서 출력된 컬럼 신호를 입력받기 위한 단자(COL)를 포함할 수 있다. 상기 단자들을 통해 전력 및 신호가 입출력될 수 있도록 전기적 연결이 구성되어 있다.
상기 전력생성부(1100)는 스캔구동회로(120)에서 출력된 로우 신호와 데이터구동회로(130)에서 출력된 컬럼 신호를 이용하여 상기 픽셀내장메모리부(1200)에 기준 전압(VDD)을 출력할 수 있다.
상기 픽셀내장메모리부(1200)는 복수의 발광소자(예: LED)의 구동과 관련된 데이터, 즉 비디오 데이터를 저장할 수 있다. 상기 비디오 데이터는 한 프레임 또는 하나의 PWM 사이클동안 발광소자가 빛을 발산하는 계조에 대한 데이터이다.
상기 픽셀구동부(1300) 상기 픽셀내장메모리부(1200)에 저장된 비디오 데이터에 따라 복수의 발광소자에 전력공급을 제어할 수 있다. 상기 픽셀구동부(1300)는 이른바 PWM 구동 방식에 따라 발광소자의 전력공급을 제어하는 구성으로서, PWM 구동 방식은 당업자에게 알려진 기술이므로, 그 상세한 설명은 생략한다.
본 명세서에 따른 픽셀회로(1000)는, 앞서 '발명의 배경이 되는 기술'에서 설명하였듯이, 일정량의 전력을 계속 소모하는 아날로그 회로의 구성은 최소화하고 로직 회로와 같은 디지털 회로의 구성을 최대한 이용하여 정적 전력 소모를 감소시키는 것이 특징이다. 종래 기술에서 가장 많은 정적 전력을 소모하는 구성이 도 1의 전력공급부(Bias & Ref. Voltage)인바, 본 명세서에 따른 픽셀회로(1000)는 로우 신호와 컬럼 신호를 이용하여 종래 전력공급부와 동일한 역할을 할 수 있는 전력생성부(1100)를 그 특징으로 한다.
도 5는 본 명세서의 일 실시예에 따른 전력생성부의 회로도이다.
도 5를 참조하면, 본 명세서의 일 실시예에 따른 전력생산부(1100)는 트랜지스터(1110), NAND 게이트(1120) 및 시간지연소자(1130)를 포함할 수 있다. 상기 전력생성부(1100)는 로우 신호의 입력단(ROW)과 컬럼 신호의 입력단(COL)과 연결되어 로우 신호 및 컬럼 신호를 수신할 수 있다. 또한, 상기 전력생성부(1100)는 기준 전압(VDD_INT)을 상기 픽셀내장메모리부(1200)로 출력하는 기준 전압 출력단을 구비할 수 있다.
상기 트랜지스터(1110)는 상기 로우 신호의 입력단과 상기 기준 전압의 출력단 사이에 배치될 수 있다. 일 실시예에 따르면, 상기 트랜지스터(1110)는 PMOSFET일 수 있다. 상기 PMOSFET의 드레인 단자와 소스 단자는 상기 로우 신호의 입력단과 상기 기준 전압의 출력단에 연결되고, 상기 PMOSFET의 게이트 단자는 상기 NAND 게이트의 신호 출력단에 연결될 수 있다. 참고로, 상기 PMOSFET은 게이트 단자에 입력된 신호가 로직 하이(Logic High, '1')일 때 턴오프(turn off)가 되고, 상기 PMOSFET은 게이트 단자에 입력된 신호가 로직 로우(Logic Low, '0')일 때 턴온(turn on)이 된다.
상기 NAND 게이트(1120)는 상기 트랜지스터(1110)의 중간 단자(게이트 단자)와 상기 컬럼 신호의 입력단 사이에 배치될 수 있다. 상기 NAND 게이트(1120) 논리 회로 소자로서, 2개의 입력단과 1개의 출력단을 가질 수 있다. 상기 2개의 입력단은 중 하나에는 상기 컬럼 신호가 입력되고, 나머지에는 지연된 로우 신호가 입력될 수 있다. 참고로 NAND 게이트(1120)는 입력이 모두 로직 하이([1,1])인 경우에만 로직 로우를 출력하고, 나머지 경우에는([0,0], [1,0], [0,1]) 모두 로직 하이를 출력한다.
상기 시간지연소자(1130)는 상기 로우 신호의 입력단과 상기 NAND 게이트 사이에 배치될 수 있다. 상기 시간지연소자(1130)는 상기 로우 신호를 입력받아 미리 설정된 시간만큼 지연시키고, 지연된 로우 신호를 상기 NAND 게이트(1120)의 입력단 중 어느 하나로 출력할 수 있다. 일 예로, 상기 지연시간은 0.5ns~1ns일 수 있다.
도 6은 본 명세서에 따른 전력생산부가 로우 신호와 컬럼 신호를 이용하여 기준 전압을 출력하는 신호 타이밍도이다.
도 6을 참조하면, 'ROW' 표시된 것은 로우 신호의 입력단을 통해 입력된 로우 신호를 의미하고, 'ROW_D' 표시된 것은 로우 신호가 시간지연소자(1130)를 지나서 지연된 로우 신호를 의미하고, 'COL' 표시된 것은 컬럼 신호의 입력단을 통해 입력된 컬럼 신호를 의미하고, 'CTRL'은 NAND 게이트(1120)에서 출력된 신호를 의미한다.
먼저 상기 로우 신호는 로직 하이 상태에서 로직 로우로 변화하고, 미리 설정된 시간동안 로직 로우를 유지한 후 다시 로직 하이 상태로 변화하는 특성을 가질 수 있다. 상기 컬럼 신호 역시, 로직 하이 상태에서 로직 로우로 변화하고, 미리 설정된 시간동안 로직 로우를 유지한 후 다시 로직 하이 상태로 변화하는 특성을 가질 수 있다. 이때, 상기 컬럼 신호는 상기 로우 신호가 로직 로우 상태가 되기 전에 약간 앞서서 먼저 로직 하이에서 로직 로우로 변화할 수 있다. 또한, 상기 컬러 신호는 상기 픽셀내장메모리부(1200)에 입력하고자 하는 데이터가 로직 로우('0')인 경우와 로직 하이('1')인 경우, 로직 로우를 유지하는 시간 차이가 있을 수 있다. 로직 로우('0') 데이터에 해당할 경우, 상기 컬럼 신호는 상기 로우 신호가 로직 하이로 변화된 후에 로직 로우에서 로직 하이로 변화할 수 있다(도 6의 (a) 참조). 로직 하이('1') 데이터에 해당할 경우, 상기 컬럼 신호는 상기 로우 신호가 로직 하이로 변화되기 전에 로직 로우에서 로직 하이로 변화할 수 있다(도 6의 (b) 참조).
상기 지연된 로우 신호와 컬럼 신호의 타이밍에 따라 NAND 게이트(1120)에서는 로직 로우에서 로직 하이, 다시 로직 로우로 변화할 수 있다. 앞서 설명하였듯이, 상기 PMOSFET(1110)은 로직 로우 신호에 의해 온(On)되고, 로직 하이 신호에 의해 오프(Off)되었다가, 다시 로직 로우 신호에 의해 온(On)될 수 있다.
도 6의 (c)를 참조하면, 로우 신호(ROW)가 로직 하이(high)일 때, PMOSFET(1110)이 온(On) 상태이므로, 상기 기준 전압의 출력단에 기준 전압(VDD_INT)를 출력할 수 있다. 반면, 로우 신호(ROW)가 로직 하이(low)일 때, PMOSFET(1110)이 오프(Off) 상태이므로, 상기 기준 전압의 출력단의 기준 전압(VDD_INT)을 유지할 수 있다. 이를 위해, 상기 전력생성부(1100)는 상기 기준 전압의 출력단과 회로 접지 사이에 배치된 캐패시터(1140)를 더 포함할 수 있다. 상기 캐패시터(1140)는 PMOSFET(1110)이 오프(Off) 상태이므로 상기 기준 전압의 출력단의 기준 전압(VDD_INT)을 유지하는 역할을 할 수 있다.
상기 로우 신호와 컬럼 신호의 타이밍 특성을 살펴보았으므로, 픽셀내장메모리부(1200)에 데이터를 입력하는 방법에 대해서 설명하겠다.
도 7은 본 명세서의 일 실시예에 따른 픽셀내장메모리부의 구성을 개략적으로 도시한 블럭도이다.
도 7을 참조하면, 픽셀내장메모리부(1200)는 복수 개의 플립플롭(Flip-Flop, FF)를 포함하여 구성된 것을 확인할 수 있다. 상기 복수 개의 플립플롭(FF)은 직렬로 연결되어 시프트 레지스터(Shift Register)를 구성할 수 있다. 시프트 레지스터는 다시 복수의 발광소자(R, G, B)에 각각 대응하는 시프트 레지스터(1210-B, 1210-G, 1210-R)와 락킹 플래그(Locking Flag)값을 저장하기 위한 플립플롭(1211)로 구분될 수 있다. 각 발광소자에 대응하는 시프트 레지스터는 비디오 데이터의 크기 즉 계조의 크기(예: 12bit)에 따라 다양할 수 있다. 상기 락킹 플래그(Locking Flag)값을 저장하기 위한 플립플롭(1211)은 제1 락킹 모드 또는 제2 락킹 모드에 해당하는 값('0' 또는 '1')이 저장될 수 있다. 일 예로 상기 제2 락킹 모드('1')가 되면, 한 프레임 동안 동일한 비디오 데이터로 2번 이상의 PWM 구동을 실시하는 'Cycle function'이 실행될 수 있다. 본 명세서에서는 플립플롭(Flip-Flop, FF)을 이용하여 픽셀내장메모리부(1200)를 구성한 예시를 제시하지만, 본 명세서가 상기 예시에 제한되는 것은 아니다.
상기 컬럼 신호는 플립플롭의 데이터신호입력단(D)로 입력되고, 상기 로우 신호는 클럭신호입력단(CLK)로 입력될 수 있다. 다시 도 6의 (a)를 참조하면, 로우 신호가 로직 로우에서 로직 하이로 변화되는 순간(Rising Edge)에 컬럼 신호가 로직 로우 상태이면, 로직 로우 데이터('0')가 플립플롭에 입력될 수 있다. 또한, 도 6의 (b)를 참조하면, 로우 신호가 로직 로우에서 로직 하이로 변화되는 순간(Rising Edge)에 컬럼 신호가 로직 하이 상태이면, 로직 하이 데이터('1')가 플립플롭에 입력될 수 있다. 즉, 본 명세서는 상기와 같은 로우 신호와 컬럼 신호와 타이밍을 통해 전력생성부(1100)에서 기준 전력(VDD_INT)을 출력하면서도, 동시에 같은 신호를 이용하여 비디오 데이터를 입력할 수도 있다.
도 8은 본 명세서의 일 실시예에 따라 1프레인동안 로우 신호와 컬럼 신호의 타이밍 참고도이다.
도 8을 참조하면, 상기 로우 신호 및 상기 컬럼 신호는 비디오 데이터 쓰기 구간(DATA Write)과 PWM 구동 구간(PWM Driving)으로 구성된 신호 타이밍을 가진 것을 확인할 수 있다. 상기 데이터 쓰기 구간(PWM Driving)은 비디오 데이터 리셋 구간(RESET)과 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)을 포함할 수 있다. 상기 PWM 구동 구간(PWM Driving)은 캡충전구간(Program)과 캡방전구간(Driving)이 반복 포함될 수 있다.
상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)은 1비트의 데이터 입력을 위해 미리 설정된 기준 간격(W)이 비디오 데이터의 데이터 크기에 대응하여 반복 포함될 수 있다. 상기 비디오 데이터 리셋 구간은 상기 기준 간격의 적어도 2배 이상(2W)의 간격을 가질 수 있다. 상기 데이터구동회로(130)는 상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36) 동안 비디오 데이터 값(D1, D2, ~ D36)과 락킹플래그값(Locking)을 포함하는 컬럼 신호를 출력할 수 있다. 도 8에 도시된 예시에는, 상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)이 36비트의 RGB 데이터와 1비트의 Locking 데이터가 포함된 것으로 도시되어 있다. 상기 락킹플래그값(Locking)은 상기 비디오 데이터의 가장 최상위 비트(MSB)보다 먼저 출력될 수 있다.
앞서, 도 6을 참조하여 설명하였듯이, 상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)에서 상기 스캔구동회로(120)는 상기 기준 간격(W)보다 작은 시간동안 로직 로우 상태를 유지하는 로우 신호를 출력할 수 있다. 상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)에서 상기 데이터구동회로(130)는 상기 로우 신호가 로직 로우 상태가 되기 전에 로직 하이에서 로직 로우로 변화하는 컬럼 신호를 출력할 수 있다.
그리고 상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)에서, 상기 데이터구동회로(130)는 로직 로우 데이터 입력을 위해 상기 로우 신호가 로직 하이로 변화된 후에 로직 로우에서 로직 하이로 변화할 수 있다. 반면, 상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)에서, 상기 데이터구동회로(130)는 로직 하이 데이터 입력을 위해 상기 로우 신호가 로직 하이로 변화되기 전에 로직 로우에서 로직 하이로 변화하는 컬럼 신호를 출력할 수 있다.
상기 비디오 데이터 리셋 구간(RESET)에서 상기 로우 신호와 컬럼 신호는 상기 비디오 데이터 입력 구간(Locking, D1, D2, ~ D36)과 다른 신호 특성을 가질 수 있다.
도 9는 본 명세서의 일 실시예에 따른 비디오 데이터 리셋 구간에서 로우 신호와 컬럼 신호의 타이밍 참고도이다.
본 명세서의 일 실시예에 따른 픽셀회로(1000)는 상기 로우 신호와 상기 컬럼 신호를 이용하여 상기 픽셀내장메모리부(1200)에 저장된 데이터를 초기화 시키는 리셋 신호(RSTB)를 상기 픽셀내장메모리부(1200)에 출력하는 리셋부(1400)를 더 포함할 수 있다(도 4 참조). 상기 리셋부(1400)는 상기 로우 신호가 입력되는 데이터신호입력단(D), 상기 컬럼 신호가 입력되는 클럭신호입력단(CLK) 및 리셋 신호(RSTB)가 출력되는 신호 출력단(Q)을 가질 수 있다(도 9 참조). 이때 상기 클럭신호입력단(CLK)에 입력되는 컬럼 신호는 데이터구동회로(130)에서 출력된 컬럼 신호가 반전된 상태로 입력될 수 있다. 따라서, 상기 리셋부(1400)는 상기 컬럼 신호를 반전시키기 위해 상기 클럭신호입력단(CLK)에 연결된 신호반전기(미도시)를 더 포함할 수 있다.
상기 비디오 데이터 리셋 구간(RESET)에서, 상기 스캔구동회로(120)는 상기 기준 간격보다 더 긴 시간동안 로직 로우 상태를 유지하는 로우 신호를 출력할 수 있다. 상기 비디오 데이터 리셋 구간(RESET)에서, 상기 데이터구동회로(130)는 상기 로우 신호가 로직 로우 상태를 유지하는 동안 로직 하이에서 로직 로우로 변화하는 컬럼 신호를 출력할 수 있다. 본 명세서에서 리셋 신호(RSTB)는 로직 하이('1')에서 픽셀내장메모리부(1200)에 저장된 데이터를 초기화 시킬 수 있다. 따리서 도 9에 도시된 리셋 신호(RESET)는 컬럼 신호가 반전되지 않은 상태의 신호인 점을 이해해야 한다.
한편, 상기 PWM 구동 구간(PWM Driving)에서, 상기 스캔구동회로(120)는 상기 캡충전구간(Program)동안 로직 로우 신호를 출력하고, 상기 캡방전구간(Driving)에서 로직 하이 신호를 출력할 수 있다. 상기 PWM 구동 구간(PWM Driving)에서의 상기 로우 신호와 컬럼 신호의 특성은 본 명세서에 따른 픽셀구동부(1300)의 구성과 관련성이 있는바, 픽셀구동부(1300)의 구성에 대해서 설명하도록 하겠다.
도 10은 본 명세서의 일 실시예에 따른 픽셀구동부의 구성에 대한 개략적인 블럭도이다.
도 10을 참조하면, 본 명세서의 일 실시예에 따른 픽셀구동부(1300)는 복수의 발광소자에 각각 대응하는 복수의 서브픽셀구동부(1310)를 포함할 수 있다. 각각의 서브픽셀구동부(1310)는 캡충전부(1311), 캡방전부(1312), 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함할 수 있다.
상기 캡충전부(1311)와 캡방전부(1312)는 각각 픽셀 양전원(VCC) 및 픽셀 음전원(GND) 사이에 연결될 수 있다. 상기 캡방전부(1312)는 발광소자와 직렬로 연결될 수 있다. 상기 제1 캐패시터(C1)는 상기 캡충전부(1311)와 상기 캡방전부(1312)를 연결하는 제1 연결라인과 상기 픽셀 음전원GND) 사이에 연결될 수 있다. 상기 제2 캐패시터(C2)는 상기 캡충전부(1311)와 상기 캡방전부(1312)를 연결하는 제2 연결라인과 상기 픽셀 음전원(GND) 사이에 연결될 수 있다.
상기 캡충전부(1311)는 상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 각각 상기 제1 캐패시터(C1)와 상기 제2 캐패시터(C2)와 연결된 제1 캡충전 트랜지스터(1110)와 제2 캡충전 트랜지스터(1110)를 포함할 수 있다. 상기 캡방전부(1312)는 상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 각각 상기 제1 캐패시터(C1)와 상기 제2 캐패시터(C2)와 연결된 제1 캡방전 트랜지스터(1110)와 제2 캡방전 트랜지스터(1110)를 포함할 수 있다.
그리고 상기 서브픽셀구동부(1300)는 제1 충전제어스위칭소자(SW1), 제2 충전제어스위칭소자(SW2), 제3 충전제어스위칭소자(SW3) 및 PWM스위칭소자(SWPWM)를 더 포함할 수 있다. 상기 제1 충전제어스위칭소자(SW1)는 상기 제1 캡충전 트랜지스터(1110)와 상기 제1 캐패시터(C1) 사이에 연결될 수 있다. 상기 제2 충전제어스위칭소자(SW2)는 상기 제2 캡충전 트랜지스터(1110)와 상기 제2 캐패시터(C2) 사이에 연결될 수 있다. 상기 제3 충전제어스위칭소자(SW3)는 상기 제1 캡충전 트랜지스터(1110)와 상기 제2 캡충전 트랜지스터(1110) 사이에 연결될 수 있다. 상기 PWM스위칭소자(SWPWM)는 상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 상기 캡방전부(1312)와 직렬로 연결될 수 있다.
상기 제1 내지 제3 충전제어스위칭소자(SW1, SW2, SW3)는 상기 로우 신호가 로직 로우일 때 턴온되고 상기 로우 신호가 로직 하이일 때 턴오프될 수 있다. 그리고 상기 PWM스위칭소자(SWPWM)는 상기 픽셀내장메모리부(1200)에 저장된 비디오 데이터의 로직 하이 또는 로직 로우에 따라 턴온 또는 턴오프될 수 있다.
다시 도 8을 참조하면, 상기 로우 신호는 캡충전구간(Program)동안 로직 로우이다. 이때, 상기 제1 내지 제3 충전제어스위칭소자(SW1, SW2, SW3)는 턴온되고, 상기 제1 캡충전 트랜지스터(1110)와 상기 제2 캡충전 트랜지스터(1110) 역시 턴온되고, 상기 제1 캐패시터(C1)와 상기 제2 캐패시터(C2)가 충전될 수 있다. 참고로, 상기 제1 캐패시터(C1)는 상기 제1 캡방전 트랜지스터(1110)가 캡방전구간(Driving)에서 안정적으로 턴온상태를 유지하기 위한 역할을 할 수 있다. 또한, 상기 제2 캐패시터(C2)는 캡방전구간(Driving)에서 발광소자에 흐르는 전류량을 결정하는 역할을 할 수 있다. 따라서, 상기 제2 캐패시터(C2)는 상기 제1 캐패시터(C1)에 비해 충전용량이 더 큰 캐패시터일 수 있다.
이후, 상기 로우 신호는 캡방전구간(Driving)동안 로직 하이이다. 이때, 상기 제1 내지 제3 충전제어스위칭소자(SW1, SW2, SW3)는 턴오프되고, 상기 제1 캡충전 트랜지스터(1110)와 상기 제2 캡충전 트랜지스터(1110) 역시 턴오프된다. 따라서, 상기 캡방전부(1312)에는 전류가 흐르지 않게 된다. 반면, 상기 제1 캐패시터(C1)와 상기 제2 캐패시터(C2)가 충전된 상태이기 때문에, 상기 제1 캡방전 트랜지스터(1110)와 제2 캡방전 트랜지스터(1110)는 턴온된 상태이다. 이후, 상기 PWM스위칭소자(SWPWM)의 턴온/턴오프에 따라서 발광소자를 턴온/턴오프시킬 수 있다. 상기와 같은 픽셀구동부를 통해 120Hz로 동작하는 픽셀의 경우 평균 4.3nA정도의 전력만 소모할 수 있다(Iavg=150ns*12*20uA/8.3ms=4.3nA).
상기 스캔구동회로, 데이터구동회로는 설명한 다양한 제어 로직을 실행하기 위해 본 발명이 속한 기술분야에 알려진 프로세서, ASIC(application-specific integrated circuit), 다른 칩셋, 논리 회로, 레지스터, 통신 모뎀, 데이터 처리 장치 등을 포함할 수 있다. 또한, 상술한 제어 로직이 소프트웨어로 구현될 때, 상기 스캔구동회로, 데이터구동회로는 프로그램 모듈의 집합으로 구현될 수 있다. 이 때, 프로그램 모듈은 상기 메모리 장치에 저장되고, 프로세서에 의해 실행될 수 있다.
상기 프로그램은, 상기 컴퓨터가 프로그램을 읽어 들여 프로그램으로 구현된 상기 방법들을 실행시키기 위하여, 상기 컴퓨터의 프로세서(CPU)가 상기 컴퓨터의 장치 인터페이스를 통해 읽힐 수 있는 C/C++, C#, JAVA, Python, 기계어 등의 컴퓨터 언어로 코드화된 코드(Code)를 포함할 수 있다. 이러한 코드는 상기 방법들을 실행하는 필요한 기능들을 정의한 함수 등과 관련된 기능적인 코드(Functional Code)를 포함할 수 있고, 상기 기능들을 상기 컴퓨터의 프로세서가 소정의 절차대로 실행시키는데 필요한 실행 절차 관련 제어 코드를 포함할 수 있다. 또한, 이러한 코드는 상기 기능들을 상기 컴퓨터의 프로세서가 실행시키는데 필요한 추가 정보나 미디어가 상기 컴퓨터의 내부 또는 외부 메모리의 어느 위치(주소 번지)에서 참조되어야 하는지에 대한 메모리 참조관련 코드를 더 포함할 수 있다. 또한, 상기 컴퓨터의 프로세서가 상기 기능들을 실행시키기 위하여 원격(Remote)에 있는 어떠한 다른 컴퓨터나 서버 등과 통신이 필요한 경우, 코드는 상기 컴퓨터의 통신 모듈을 이용하여 원격에 있는 어떠한 다른 컴퓨터나 서버 등과 어떻게 통신해야 하는지, 통신 시 어떠한 정보나 미디어를 송수신해야 하는지 등에 대한 통신 관련 코드를 더 포함할 수 있다.
상기 저장되는 매체는, 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상기 저장되는 매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광 데이터 저장장치 등이 있지만, 이에 제한되지 않는다. 즉, 상기 프로그램은 상기 컴퓨터가 접속할 수 있는 다양한 서버 상의 다양한 기록매체 또는 사용자의 상기 컴퓨터상의 다양한 기록매체에 저장될 수 있다. 또한, 상기 매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장될 수 있다.
이상, 첨부된 도면을 참조로 하여 본 명세서의 실시예를 설명하였지만, 본 명세서가 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며, 제한적이 아닌 것으로 이해해야만 한다.
100 : 디스플레이 장치
110 : 디스플레이 패널 120 : 스캔구동회로
130 : 데이터구동회로 140 : 제어부
1000 : 픽셀회로
1100 : 전력생성부 1200 : 픽셀내장메모리부
1300 : 픽셀구동부 1400 : 리셋부

Claims (20)

  1. 복수의 발광소자의 구동과 관련된 데이터를 저장하는 픽셀내장메모리부;
    스캔구동회로에서 출력된 로우 신호와 데이터구동회로에서 출력된 컬럼 신호를 이용하여 상기 픽셀내장메모리부에 기준 전압을 출력하는 전력생성부; 및
    상기 픽셀내장메모리부에 저장된 비디오 데이터에 따라 복수의 발광소자에 전력공급을 제어하는 픽셀구동부;를 포함하는 픽셀회로로서,
    상기 전력생성부는,
    상기 로우 신호의 입력단과 상기 기준 전압의 출력단 사이에 배치된 트랜지스터;
    상기 트랜지스터의 중간 단자와 상기 컬럼 신호의 입력단 사이에 배치된 NAND 게이트; 및
    상기 로우 신호의 입력단과 상기 NAND 게이트 사이에 배치된 시간지연소자;를 포함하는 픽셀회로.
  2. 청구항 1에 있어서,
    상기 전력생성부는, 상기 기준 전압의 출력단과 회로 접지 사이에 배치된 캐패시터;를 더 포함하는 픽셀회로
  3. 청구항 1에 있어서,
    상기 로우 신호와 상기 컬럼 신호를 이용하여 상기 픽셀내장메모리부에 저장된 데이터를 초기화 시키는 리셋 신호를 상기 픽셀내장메모리부에 출력하는 리셋부;를 더 포함하는 픽셀회로.
  4. 청구항 3에 있어서,
    상기 리셋부는, 상기 로우 신호가 입력되는 데이터신호입력단, 상기 컬럼 신호가 입력되는 클럭신호입력단 및 리셋 신호가 출력되는 신호 출력단을 가지는 플립플롭인, 픽셀회로.
  5. 청구항 4에 있어서,
    상기 리셋부는, 상기 컬럼 신호를 반전시키기 위해 상기 클럭신호입력단에 연결된 신호반전기를 더 포함하는, 픽셀회로.
  6. 청구항 1에 있어서,
    상기 픽셀구동부는 복수의 발광소자에 각각 대응하는 복수의 서브픽셀구동부를 포함하고,
    각각의 서브픽셀구동부는,
    픽셀 양전원 및 픽셀 음전원 사이에 연결된 캡충전부;
    상기 픽셀 양전원 및 상기 픽셀 음전원 사이에 연결된 캡방전부;
    상기 캡충전부와 상기 캡방전부를 연결하는 제1 연결라인과 상기 픽셀 음전원 사이에 연결된 제1 캐패시터; 및
    상기 캡충전부와 상기 캡방전부를 연결하는 제2 연결라인과 상기 픽셀 음전원 사이에 연결된 제2 캐패시터;를 포함하는 픽셀회로.
  7. 청구항 6에 있어서,
    상기 캡충전부는,
    상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 각각 상기 제1 캐패시터와 상기 제2 캐패시터와 연결된 제1 캡충전 트랜지스터와 제2 캡충전 트랜지스터를 포함하고,
    상기 캡방전부는,
    상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 각각 상기 제1 캐패시터와 상기 제2 캐패시터와 연결된 제1 캡방전 트랜지스터와 제2 캡방전 트랜지스터를 포함하는, 픽셀회로.
  8. 청구항 7에 있어서,
    상기 서브픽셀구동부는,
    상기 제1 캡충전 트랜지스터와 상기 제1 캐패시터 사이에 연결된 제1 충전제어스위칭소자;
    상기 제2 캡충전 트랜지스터와 상기 제2 캐패시터 사이에 연결된 제2 충전제어스위칭소자;
    상기 제1 캡충전 트랜지스터와 상기 제2 캡충전 트랜지스터 사이에 연결된 제3 충전제어스위칭소자; 및
    상기 픽셀 양전원 및 상기 픽셀 음전원 사이에서 상기 캡방전부와 직렬로 연결된 PWM스위칭소자;를 더 포함하는, 픽셀회로.
  9. 청구항 8에 있어서,
    상기 제1 내지 제3 충전제어스위칭소자는,
    상기 로우 신호가 로직 로우일 때 턴온되고 상기 로우 신호가 로직 하이일 때 턴오프되는, 픽셀회로.
  10. 청구항 8에 있어서,
    상기 PWM스위칭소자는 상기 픽셀내장메모리부에 저장된 비디오 데이터의 로직 하이 또는 로직 로우에 따라 턴온 또는 턴오프되는, 픽셀회로.
  11. 청구항 1 내지 청구항 10 중 어느 한 청구항에 따른 복수의 픽셀회로를 포함하는 디스플레이 패널;
    상기 디스플레이 패널에 포함된 복수의 픽셀회로 중 행 방향으로 배열된 픽셀회로들에게 순차적으로 로우 신호를 출력하는 스캔구동회로; 및
    상기 디스플레이 패널에 포함된 복수의 픽셀회로 중 종 방향으로 배열된 픽셀회로들에게 각 픽셀회로에 해당하는 복수의 발광소자들의 구동과 관련된 컬럼 신호를 출력하는 데이터구동회로;를 포함하는 디스플레이 장치.
  12. 청구항 11에 있어서,
    상기 로우 신호 및 상기 컬럼 신호는, 비디오 데이터 쓰기 구간과 PWM 구동 구간으로 구성된 신호 타이밍을 가지고,
    상기 데이터 쓰기 구간은 비디오 데이터 리셋 구간과 비디오 데이터 입력 구간을 포함하고,
    상기 PWM 구동 구간은 캡충전구간과 캡방전구간이 반복 포함된, 디스플레이 장치.
  13. 청구항 12에 있어서,
    상기 비디오 데이터 입력 구간은, 1비트의 데이터 입력을 위해 미리 설정된 기준 간격이 비디오 데이터의 데이터 크기에 대응하여 반복 포함되고,
    상기 비디오 데이터 리셋 구간은, 상기 기준 간격의 적어도 2배 이상의 간격을 가진, 디스플레이 장치.
  14. 청구항 13에 있어서,
    상기 비디오 데이터 리셋 구간에서,
    상기 스캔구동회로는 상기 기준 간격보다 더 긴 시간동안 로직 로우 상태를 유지하는 로우 신호를 출력하고,
    상기 데이터구동회로는 상기 로우 신호가 로직 로우 상태를 유지하는 동안 로직 하이에서 로직 로우로 변화하는 컬럼 신호를 출력하는, 디스플레이 장치.
  15. 청구항 13에 있어서,
    상기 비디오 데이터 입력 구간에서,
    상기 스캔구동회로는 상기 기준 간격보다 작은 시간동안 로직 로우 상태를 유지하는 로우 신호를 출력하고,
    상기 데이터구동회로는 상기 로우 신호가 로직 로우 상태가 되기 전에 로직 하이에서 로직 로우로 변화하는 컬럼 신호를 출력하는, 디스플레이 장치.
  16. 청구항 15에 있어서,
    상기 비디오 데이터 입력 구간에서,
    상기 데이터구동회로는 로직 로우 데이터 입력을 위해 상기 로우 신호가 로직 하이로 변화된 후에 로직 로우에서 로직 하이로 변화하는 컬럼 신호를 출력하는, 디스플레이 장치.
  17. 청구항 15에 있어서,
    상기 비디오 데이터 입력 구간에서,
    상기 데이터구동회로는 로직 하이 데이터 입력을 위해 상기 로우 신호가 로직 하이로 변화되기 전에 로직 로우에서 로직 하이로 변화하는 컬럼 신호를 출력하는, 디스플레이 장치.
  18. 청구항 12에 있어서,
    상기 PWM 구동 구간에서,
    상기 스캔구동회로는 상기 캡충전구간동안 로직 로우 신호를 출력하고, 상기 캡방전구간에서 로직 하이 신호를 출력하는, 디스플레이 장치.
  19. 청구항 12에서 있어서,
    상기 데이터구동회로는 상기 비디오 데이터 입력 구간동안 비디오 데이터 값과 락킹플래그값을 포함하는 컬럼 신호를 출력하는, 디스플레이 장치.
  20. 청구항 19에 있어서,
    상기 락킹플래그값은 상기 비디오 데이터의 가장 최상위 비트보다 먼저 출력되는, 디스플레이 장치.
KR1020200182972A 2020-12-24 2020-12-24 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법 KR102220960B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200182972A KR102220960B1 (ko) 2020-12-24 2020-12-24 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
KR1020210021086A KR20220092329A (ko) 2020-12-24 2021-02-17 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200182972A KR102220960B1 (ko) 2020-12-24 2020-12-24 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210021086A Division KR20220092329A (ko) 2020-12-24 2021-02-17 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법

Publications (1)

Publication Number Publication Date
KR102220960B1 true KR102220960B1 (ko) 2021-02-26

Family

ID=74687818

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200182972A KR102220960B1 (ko) 2020-12-24 2020-12-24 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
KR1020210021086A KR20220092329A (ko) 2020-12-24 2021-02-17 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210021086A KR20220092329A (ko) 2020-12-24 2021-02-17 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법

Country Status (1)

Country Link
KR (2) KR102220960B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4273845A1 (en) * 2022-05-06 2023-11-08 Sapien Semiconductors Inc. Pixel and display apparatus of which static power consumption is reduced

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087245B1 (ko) * 2009-12-14 2011-11-29 경상대학교산학협력단 게이트 드라이버 회로
KR20170111788A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR102137636B1 (ko) * 2019-12-18 2020-07-27 주식회사 사피엔반도체 접점 수가 감소한 픽셀 및 디지털 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087245B1 (ko) * 2009-12-14 2011-11-29 경상대학교산학협력단 게이트 드라이버 회로
KR20170111788A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
KR102137636B1 (ko) * 2019-12-18 2020-07-27 주식회사 사피엔반도체 접점 수가 감소한 픽셀 및 디지털 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4273845A1 (en) * 2022-05-06 2023-11-08 Sapien Semiconductors Inc. Pixel and display apparatus of which static power consumption is reduced
US11922860B2 (en) 2022-05-06 2024-03-05 Sapien Semiconductors Inc. Pixel and display apparatus of which static power consumption is reduced

Also Published As

Publication number Publication date
KR20220092329A (ko) 2022-07-01

Similar Documents

Publication Publication Date Title
US10540928B2 (en) Electroluminescent display device
KR100417572B1 (ko) 표시장치
US10373566B2 (en) Organic light emitting diode display device and display system including the same
KR20220031760A (ko) 픽셀 회로, 픽셀 회로의 구동 방법 및 표시 장치
JP2002175045A (ja) 電気光学装置及びその駆動方法、有機エレクトロルミネッセンス表示装置、並びに電子機器
KR102156270B1 (ko) 동일한 픽셀 메모리를 이용하여 저화질 모드와 고화질 모드로 동작이 가능한 서브 픽셀 구동 회로 및 이를 포함하는 디스플레이 장치
CN109064973B (zh) 显示方法和显示装置
JP2003216109A (ja) 表示装置およびその表示の制御方法
CN111354315A (zh) 显示面板及显示装置、像素驱动方法
KR102220960B1 (ko) 정적 전력 소모를 감소시킨 픽셀 회로 및 구동 방법
KR20210052716A (ko) 표시장치 구동방법 및 이에 의해 작동하는 표시장치
US11170705B2 (en) Minimulized pixel circuit
KR20230102885A (ko) 발광표시장치 및 이의 구동방법
US20100085388A1 (en) Active matrix display device
US11922860B2 (en) Pixel and display apparatus of which static power consumption is reduced
US20240062714A1 (en) Pixel and display apparatus of which static power consumption is reduced
US20240054944A1 (en) Pixel and display apparatus digitally controlling reset of memory
KR20230133557A (ko) 정적 전력 소모를 감소시킨 픽셀 회로, 디스플레이 장치 및 구동 방법
KR20230156618A (ko) 정적 전력 소모를 감소시킨 픽셀 및 디스플레이 장치
US11817041B2 (en) Pixels and display apparatus comprising same
US11972728B2 (en) Light emitting display device and driving method thereof
US11996046B2 (en) Display panel and operation method thereof
US20040174325A1 (en) Pixel driving circuit of display apparatus
CN117012138A (zh) 降低静态功耗的像素和显示装置
KR102270511B1 (ko) Pwm 구동을 정지시킬 수 있는 픽셀구동회로

Legal Events

Date Code Title Description
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant