JP4916156B2 - 半導体集積回路装置 - Google Patents

Description

本発明は、半導体集積回路装置の消費電力の低減技術に関し、特に、液晶ディスプレイ（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）パネルを駆動するＬＣＤコントローラを備えた半導体集積回路装置の低消費電力化に有効な技術に関する。

近年、携帯電話などに用いられるＬＣＤパネルにおいては、画面サイズがＱＶＧＡ（Ｑｕａｒｔｅｒ Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）サイズのパネルがスタンダードとなっている。

それに伴い、ＬＣＤに表示させる内容を保持するＶＲＡＭ（Ｖｉｄｅｏ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のデータ容量も大きくなる傾向にある。そのため、ＶＲＡＭをＬＣＤドライバに搭載せず、アプリケーションプロセッサとして用いられる半導体集積回路装置内にフレームバッファを備えるものが知られている。

半導体集積回路装置にフレームバッファを設けた場合、たとえば、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ ＲＡＭ）などの半導体メモリをフレームバッファとして外部接続するのに比べ、同一フレームの表示（以下、ＬＣＤリフレッシュという）時に、外部接続されたフレームバッファへのアクセス分の消費電力を削減することが可能となる。

ところが、上記のような半導体集積回路装置では、次のような問題点があることが本発明者により見い出された。

フレームバッファへの画像データの書き込みは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）などのバスマスタによって行われることになる。

一般的に、フレームバッファは、上述したバスマスタが接続されている高速バスに接続されており、ＬＣＤコントローラからの読み出しも該高速バスを経由して行われることになる。

この場合、ＬＣＤリフレッシュのみを必要とする状態においても、高速バス、ＬＣＤコントローラ、ならびにフレームバッファにクロック信号を供給するクロックパルスジェネレータの電源を常にＯＮしておく必要があり、低消費電力化の妨げになってしまうという問題がある。

また、高速バスは、高速なクロック信号で動作が行われているので、ＬＣＤコントローラやフレームバッファの動作周波数を下げることができず、これによっても不要な電力を消費してしまうことになる。

本発明の目的は、画像表示動作に応じて動作モードを切り換えることにより、ＬＣＤコントローラの消費電力を大幅に低減することのできる技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体集積回路装置は、画像データを格納する表示データ用半導体メモリと、該表示データ用半導体メモリに格納された表示ディスプレイパネルにおける駆動制御を行う表示制御部と、該表示制御部の制御を司るＣＰＵとを有し、該表示制御部は、表示データ用半導体メモリ、表示制御部、およびＣＰＵが内部バスに相互接続され、表示制御部が該内部バスを介して表示データ用半導体メモリ、または外部接続された半導体メモリに格納された表示データを読み出す第１のモードと、表示データ用半導体メモリと表示制御部とが専用バスで接続され、該専用バスを介して表示データ用半導体メモリに格納された表示データを読み出す第２のモードとを切り換えるモード切り替え制御部を備えたものである。

また、本願のその他の発明の概要を簡単に示す。

本発明の半導体集積回路装置は、前記モード切り替え制御部が、第１のモードでは、表示データ用半導体メモリ、および表示制御部に第１のクロック信号を供給し、第２のモードでは、表示データ用半導体メモリ、および表示制御部に第１のクロック信号よりも周波数の低い第２のクロック信号を供給して動作させるものである。

また、本発明の半導体集積回路装置は、前記モード切り替え制御部が、ＣＰＵにアクセスされ、ＣＰＵによって第１のモードと第２のモードとの切り替え設定が行われる切り替え設定部と、切り替え設定部に設定された設定データに基づいて、第１のモードと第２のモードとのいずれが設定されたかを判断し、内部バスと専用バスとの切り替えを行うバス切り替え部と、切り替え設定部に設定された設定データに基づいて、第１のモードと第２のモードとのいずれが設定されたかを判断し、第１のクロック信号と第２のクロック信号とを切り換えて出力するクロック切り替え部とよりなるものである。

さらに、本発明の半導体集積回路装置は、前記切り替え設定部がレジスタよりなるものである。

また、本発明の半導体集積回路装置は、前記モード切り替え制御部が、第１のモードと第２のモードとの切り替えを表示制御部がアクセスしていない帰線期間に行うものである。

さらに、本発明の半導体集積回路装置は、前記モード切り替え制御部が第２のモードを設定した際にＣＰＵへの電源遮断を可能とするものである。

また、本発明の半導体集積回路装置は、前記表示制御部が、第２のモードに設定されている間、表示データ用半導体メモリに格納された表示データを用いて表示する制御を行うものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

半導体集積回路装置における消費電力を大幅に低減することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本発明の一実施の形態による半導体集積回路装置のブロック図である。

本実施の形態において、半導体集積回路装置１は、たとえば、携帯電話などの移動通信装置のアプリケーションプロセッサとして用いられる。半導体集積回路装置１は、図１に示すように、メモリコントローラ２、ＣＰＵ３、フレームバッファ（表示データ用半導体メモリ）４、およびＬＣＤコントローラ（表示制御部）５などから構成されている。

そして、これらメモリコントローラ２、ＣＰＵ３、フレームバッファ４、ならびにＬＣＤコントローラ５は、高速バス（内部バス）Ｂｈを介して相互に接続されている。また、フレームバッファ４は、低速専用バス（専用バス）Ｂｌを介してＬＣＤコントローラ５に直接接続されている。

メモリコントローラ２は、半導体集積回路装置１に外部接続された外部メモリＭの制御を司る。この外部メモリＭは、たとえば、ＳＤＲＡＭなどの揮発性半導体メモリからなり、外部接続されるＬＣＤに表示する画像データを一時的に格納する。

ＣＰＵ３は、半導体集積回路装置１におけるすべての制御を司る。フレームバッファ４は、たとえば、ＲＡＭなどの揮発性半導体メモリよりなり、メモリコントローラ２を介して読み出された外部メモリＭの画像データを一時的に格納する。

ＬＣＤコントローラ５は、半導体集積回路装置１に外部接続されたＬＣＤパネルを駆動するＬＣＤドライバＤｒを制御する。このＬＣＤコントローラ５には、半導体集積回路装置１に設けられたクロックパルスジェネレータなど生成した周波数の高い高速のクロック信号（第１のクロック信号）ＣＬＫｈ（たとえば、６６ＭＨｚ程度）と該クロック信号ＣＬＫｈよりも周波数の低い外部入力されるクロック信号（第２のクロック信号）ＣＬＫｌ（たとえば１３ＭＨｚ程度）とがそれぞれ入力されるように接続されている。また、クロック信号ＣＬＫｌは、クロックパルスジェネレータにより生成するようにしてもよい。

以下、半導体集積回路装置１がクロック信号ＣＬＫｈで動作するモードを高速モード（第１のモード）、クロック信号ＣＬＫｌで動作するモードを低速モード（第２のモード）とする。

ＬＣＤコントローラ５は、データ処理部６、バス切り替え部（モード切り替え制御部）７、クロック切り替え部（モード切り替え制御部）８、ならびにレジスタ（モード切り替え制御部、切り替え設定部）９などから構成されている。

データ処理部６は、外部メモリＭ、またはフレームバッファ４から取り込まれた画像データの演算処理を行い、その処理結果をＬＣＤドライバＤｒに出力する。バス切り替え部７は、レジスタ９に格納されたレジスタ値に基づいて、フレームバッファ４を高速バスＢｈ、または低速専用バスＢｌのいずれかに接続されるように切り替えを行う。

クロック切り替え部８は、レジスタ９に格納されたレジスタ値に基づいて、クロック信号ＣＬＫｈ、あるいはクロック信号ＣＬＫｌのいずれかに切り換えてデータ処理部６、およびフレームバッファ４に供給する。

レジスタ９は、ＣＰＵ３にアクセスされるレジスタであり、該ＣＰＵ３の制御により、任意のレジスタ値が設定される。

次に、本実施の形態によるＬＣＤコントローラ５の作用について説明する。

まず、ＬＣＤパネルに静止画を表示する場合、高速モードにおいて、外部メモリＭの画像データをメモリコントローラ２から高速バスＢｈを介してフレームバッファ４に取り込む。

そして、フレームバッファ４に取り込まれた画像データは、高速バスＢｈを介してＬＣＤコントローラ５に読み出される（図１、点線矢印線に示す経路）。この高速モードでは、フレームバッファ４が高速バスＢｈを介して接続されるので、たとえば、画像処理エンジンなどのＬＣＤコントローラ５以外の周辺モジュールからも該フレームバッファ４に高速にアクセスすることが可能となる。

続いて、低速モードに遷移する際、ＣＰＵ３は、ＬＣＤコントローラ５のレジスタ９にアクセスを行い、該レジスタ９のレジスタ値を低速モードで動作するように設定を行う。

クロック切り替え部８は、ＣＰＵ３によるレジスタ９の設定に基づいて、クロック信号ＣＬＫｌをデータ処理部６、およびフレームバッファ４に供給するように切り替えを行う。

同様に、バス切り替え部７は、フレームバッファ４とＬＣＤコントローラ５とが低速専用バスＢｌを介して直接接続されるように切り替えを行う（図１、実線矢印に示す経路）。

これら、クロック切り替え部８、ならびにバス切り替え部７による切り替え動作は、フレーム間のＬＣＤコントローラ５がフレームバッファ４またはＬＣＤドライバＤｒにアクセスしていない期間（以下、帰線期間という）に自動的に行われる。

これにより、画像データは、フレームバッファ４から低速専用バスＢｌを介してＬＣＤコントローラ５に取り込まれて、ＬＣＤパネルに表示されることになる。よって、静止画の表示の際には、ＬＣＤコントローラ５、ならびにフレームバッファ４が高速バスＢｈから切り離されることになり、ＬＣＤリフレッシュ時の消費電力を大幅に低減することができる。

また、この低速モードにおいて、メモリコントローラ２、ＣＰＵ３、ならびにクロックパルスジェネレータや外部メモリＭの電源を遮断する制御を行うことにより、より消費電力を低減することが可能となる。

この電源遮断の場合、高速モードへの復帰は、たとえば、外部割り込み信号が入力された際にＣＰＵ３を起動させ、該ＣＰＵ３がＬＣＤコントローラ５のレジスタ９に高速モードで動作するようにレジスタ値を設定する。

それによって、クロック切り替え部８は、データ処理部６、およびフレームバッファ４に供給するクロック信号を、クロック信号ＣＬＫｌからクロック信号ＣＬＫｈ切り換えるとともに、バス切り替え部７が、フレームバッファ４とＬＣＤコントローラ５とが高速バスＢｈを介して接続されるように切り替える。

これらクロック切り替え部８、ならびにバス切り替え部７による切り替え動作は、帰線期間に自動的に行われる。

次に、ＬＣＤパネルのリフレッシュレートが６０ｆｐｓ程度でフレームバッファ４の更新が１０ｆｐｓ程度の画像表示（たとえば、低速動画など）を行う場合について説明する。

この場合、たとえば、６フレーム毎に画像データの更新が必要とされる。このとき、１フレームは、外部メモリＭから画像データを読み出し、残り５フレームはフレームバッファ４から画像データが読み出されるように制御が行われる。

まず、高速モードにおいて、外部メモリＭから画像データが読み出される。このデータは、高速バスＢｈを介してＬＣＤコントローラ５、ならびにフレームバッファ４にそれぞれ入力される。

ＬＣＤコントローラ５に入力された画像データは、データ処理部６に処理されてＬＣＤドライバＤｒに出力される。このとき、フレームバッファ４は、外部メモリＭから読み出された画像データを格納する。

また、ＣＰＵ３は、レジスタ９にアクセスを行い、該レジスタ９のレジスタ値を低速モードで動作するように設定を行う。

クロック切り替え部８は、レジスタ９の設定値に基づいて、クロック信号ＣＬＫｌをデータ処理部６、およびフレームバッファ４に供給するように切り替えを行い、バス切り替え部７は、フレームバッファ４とＬＣＤコントローラ５とが低速専用バスＢｌを介して直接接続されるように切り替えを行う。

前述したように、クロック切り替え部８、ならびにバス切り替え部７による切り替え動作は、帰線期間に自動的に行われる。

そして、残りの５フレームは、フレームバッファ４に格納された画像データを低速専用バスＢｌを介してＬＣＤコントローラ５が読み出してフレームの描画を行うように制御を行う。

以下、６フレーム毎に同じ動作を繰り返し行うことにより、フレームの描画が行われる。これにより、低速の動画などにおいて、６フレームのうち、５フレームを低速モードでフレーム描画することが可能となる。

それにより、本実施の形態によれば、半導体集積回路装置１における消費電力を大幅に低減することができる。

さらに、低速の動画表示などにおいて、高速バスＢｈの占有率を下げることが可能となり、テレビ電話などの複雑な処理の実行時のバス負荷を軽減することができ、半導体集積回路装置１の処理速度を向上させることができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、ＬＣＤコントローラを備えた半導体集積回路装置における消費電力の低減技術に適している。

本発明の一実施の形態による半導体集積回路装置のブロック図である。

符号の説明

１ 半導体集積回路装置
２ メモリコントローラ
３ ＣＰＵ
４ フレームバッファ（表示データ用半導体メモリ）
５ ＬＣＤコントローラ（表示制御部）
６ データ処理部
７ バス切り替え部（モード切り替え制御部）
８ クロック切り替え部（モード切り替え制御部）
９ レジスタ（モード切り替え制御部、切り替え設定部）
Ｂｈ 高速バス（内部バス）
Ｂｌ 低速専用バス（専用バス）
Ｍ 外部メモリ
Ｄｒ ＬＣＤドライバ
ＣＬＫｈ クロック信号（第１のクロック信号）
ＣＬＫｌ クロック信号（第２のクロック信号）

Claims (5)

1. 表示データを格納する表示データ用半導体メモリと、
   前記表示データ用半導体メモリに格納された表示データを読み出し、表示ディスプレイパネルにおける駆動制御を行う表示制御部と、
   前記表示制御部の制御を司るＣＰＵと、を有し、
   前記表示制御部は、
   前記表示データ用半導体メモリ、前記表示制御部、および前記ＣＰＵが内部バスに相互に接続され、前記表示制御部が前記内部バスを介して前記表示データ用半導体メモリ、または外部接続された半導体メモリに格納された表示データを読み出す第１のモードと、前記表示データ用半導体メモリと前記表示制御部とが専用バスで接続され、前記専用バスを介して前記表示データ用半導体メモリに格納された表示データを読み出す第２のモードとを切り換えるモード切り替え制御部を備え、
   前記モード切り替え制御部は、
   レジスタに設定された設定データに基づいて、前記第１のモードと前記第２のモードとのいずれが設定されたかを判断し、
   前記第１のモードのとき、前記外部接続された半導体メモリに格納された表示データを読み出し、前記内部バスを介して前記表示データ用半導体メモリおよび前記表示制御部に順次入力され、前記表示制御部を介して前記ディスプレイパネルに表示されると共に、前記表示データ用半導体メモリ、および前記表示制御部に第１のクロック信号を供給し、
   前記第２のモードのとき、前記表示データ用半導体メモリに格納された前記表示データは前記専用バスを介して前記表示制御部へ入力され、前記ディスプレイパネルに表示されると共に、前記表示データ用半導体メモリ、および前記表示制御部に前記第１のクロック信号よりも周波数の低い第２のクロック信号を供給し、
   前記第１のクロック信号と前記第２のクロック信号との切り替えは、前記表示制御部が前記表示データ用半導体メモリへアクセスしていない期間である帰線期間に行われる半導体集積回路装置。
2. 請求項１記載の半導体集積回路装置において、
   前記モード切り替え制御部は、更に、
   前記ＣＰＵにアクセスされ、前記ＣＰＵによって前記第１のモードと前記第２のモードとの切り替え設定が行われる前記レジスタを含む切り替え設定部と、
   前記切り替え設定部に設定された設定データに基づいて、前記第１のモードと前記第２のモードとのいずれが設定されたかを判断し、前記内部バスと前記専用バスとの切り替えを行うバス切り替え部と、を有する半導体集積回路装置。
3. 請求項２記載の半導体集積回路装置において、
   前記モード切り替え制御部は、
   前記第１のモードと前記第２のモードとの切り替えを前記表示制御部がアクセスしていない帰線期間に行う半導体集積回路装置。
4. 請求項３記載の半導体集積回路装置において、
   前記モード切り替え制御部が前記第２のモードを設定した際に前記ＣＰＵへの電源遮断が可能である半導体集積回路装置。
5. 請求項４記載の半導体集積回路装置において、
   前記表示制御部は、
   前記第２のモードに設定されている間、前記表示データ用半導体メモリに格納された表示データを前記専用バスを介して読み出し、読み出された表示データを用いて表示する制御を行う半導体集積回路装置。

Images