JP3844072B2 - 半導体集積回路装置、マイクロコンピュータ及び電子機器 - Google Patents
半導体集積回路装置、マイクロコンピュータ及び電子機器 Download PDFInfo
- Publication number
- JP3844072B2 JP3844072B2 JP2002216534A JP2002216534A JP3844072B2 JP 3844072 B2 JP3844072 B2 JP 3844072B2 JP 2002216534 A JP2002216534 A JP 2002216534A JP 2002216534 A JP2002216534 A JP 2002216534A JP 3844072 B2 JP3844072 B2 JP 3844072B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- integrated circuit
- semiconductor integrated
- microcomputer
- lcd controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置、マイクロコンピュータ及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
従来、ＬＣＤコントローラ内蔵の半導体集積回路装置において、例えばＲＧＢ画像データとＹＵＶ画像データのように種類の異なる画像データを取り扱う場合、いずれも汎用バスを使用して画像データの転送を行っていた。しかし汎用バスを使用する場合、汎用バスを使用する他のモジュールと汎用バスの権利取得に関わる競合が生じ、ＬＣＤコントローラに画像データがいくのが滞り、表示遅延の原因になるという問題点があった。
【０００３】
ここにおいて表示にはリアルタイム性を要求されるものもあるので、競合による遅延は好ましくない。
【０００４】
特にＹＵＶデータを扱っているモジュールは動画処理等のストリーミングデータを扱う場合が多く、安定したデータフローが要求される。
【０００５】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、複数の種類の画像データを取り扱うＬＣＤコントローラに対して遅延なく安定して画像データが供給可能な半導体集積回路装置、マイクロコンピュータ及び電子機器の提供を目的とする。
【０００６】
【課題を解決するための手段】
（１）本発明は、ＬＣＤコントローラと第２の画像データを処理する少なくとも一つの第２の画像データ処理モジュールとを含む半導体集積回路装置であって、
ＬＣＤコントローラは、第１の画像データ入力口と第２の画像データ入力口を含む少なくとも２つの画像データ入力口を有し、第１の画像データ入力口は第１の画像データが流れる信号線に接続され、第２の画像データ入力口は第１の画像データとは種類の異なる画像データである第２の画像データ専用の専用バスに接続され、
第２の画像データ処理モジュールとＬＣＤコントローラが使用可能な共有ＲＡＭを含み、
前記第２の画像データ処理モジュールとＬＣＤコントローラと共有ＲＡＭは、前記専用バスを介して接続され、第２の画像データ処理モジュールとＬＣＤコントローラ間の第２の画像データのやりとりを前記共有ＲＡＭを介して行うように制御することを特徴とする。
【０００７】
ここにおいて第２の画像データ処理モジュールとは、第２の画像データに関する処理を行う回路又は、第２の画像データについて入力及び出力の少なくとも一方を行う回路である。
【０００８】
また第１の画像データと第２の画像データは例えばＲＧＢ画像データとＹＵＶ画像データのように種類の異なる画像データである。
【０００９】
第１の画像データが流れる信号線とは例えば、第１の画像データが専用で流れる信号線や第１の画像データ専用バスでもよいし、他のデータも流れる汎用バスでもよい。
【００１０】
（２）本発明の半導体集積回路装置は、
前記第２の画像データ処理モジュールが複数存在する場合には、複数の第２の画像データ処理モジュールと共有ＲＡＭは前記専用バスを介して接続され、第２の画像データ処理モジュール間の第２の画像データのやりとりを前記共有ＲＡＭを介して行うように制御することを特徴とする。
【００１１】
例えば前記第２の画像データ処理モジュールは、前記共有ＲＡＭ以外と第２の画像データのやりとりをしないように制御するようにしてもよい。
【００１２】
（３）本発明の半導体集積回路装置は、
前記第１の画像データがＲＧＢ画像データであることを特徴とする。
【００１３】
（４）本発明の半導体集積回路装置は、
前記第２の画像データがＹＵＶ画像データであることを特徴とする。
【００１４】
（５）本発明は、上記のいずれかに記載の半導体集積回路で構成されたマイクロコンピュータである。
【００１５】
（６）本発明は、上記記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器である。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００１７】
図１は本実施の形態の半導体集積回路装置の構成について説明するための図である。
【００１８】
本実施の形態の半導体集積回路装置１０は、ＬＣＤコントローラ２０とＹＵＶ画像データ（第２の画像データの一例）を処理する少なくとも一つのＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とを含む。
【００１９】
ＬＣＤコントローラ２０は例えば外部のＬＣＤ表示装置１２０に接続され、第１の画像データ（ここではＲＧＢ画像データ）入力口８２と第２の画像データ（ここではＹＵＶ画像データ）入力口４２を含む少なくとも２つの画像データ入力口を有している。第１の画像データ入力口８２はＲＧＢ画像データ（第１の画像データの一例）が流れる汎用バス８０に接続され、第２の画像データ入力口４２はＹＵＶ画像データ（第２の画像データの一例）専用バス４０に接続されている。
【００２０】
なお専用バス４０は、マルチマスタシングルスレーブ方式にして簡素化するようにしても良い。
【００２１】
また本実施の形態の半導体集積回路装置１０は、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０が使用可能な共有ＲＡＭ５０を含む。ここにおいて共有ＲＡＭ５０は画像データが記憶可能で書き換え可能なメモリで構成されていればよく、例えばダイナミックＲＡＭで構成されていてもよいし、ＳＲＡＭで構成されていてもよい。
【００２２】
ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０と共有ＲＡＭ５０は、前記専用バス４２を介して接続され、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・間又はＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０間のＹＵＶ画像データのやりとりを前記共有ＲＡＭ５０を介して行うように制御する。
【００２３】
このようにすることでＬＣＤコントローラ２０は、ＹＵＶ画像データａについては専用バス４０から第２の画像データ入力口４２を介して受信し、ＲＧＢ画像データｂについては汎用バス８０から第１の画像データ入力口８２を介して受信することが出来る。
【００２４】
ここでＹＵＶ画像データａについては、専用バス４０を介してＬＣＤコントローラ２０に入力されるので、汎用バスを使用する場合の用にＲＧＢ画像データを含む他のデータとのバス権利取得の競合が発生せず、安定したデータフローを実現することが出来る。
【００２５】
また、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０間のＹＵＶ画像データのやりとりは前記共有ＲＡＭ５０を介して行われる。従って各ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・やＬＣＤコントローラ２０は、自己の都合にあわせて共有ＲＡＭ５０にアクセスするだけでよいので、ＹＵＶ画像データを出力するモジュールの出力速度とＬＣＤコントローラのＹＵＶデータの受け取り速度の違いにより発生するモジュールまたは、ＬＣＤコントローラのアクセス待ち時間の発生を防止することが出来る。
【００２６】
また本実施の形態では汎用バスの使用率に関わらず、ＬＣＤコントローラに安定してデータを転送できるため、ＬＣＤコントローラに最適なタイミングでデータの転送が出来るようになった。
【００２７】
また安定したデータ転送が得られるだけでなく回路を最適化することも出来、その結果回路規模を縮小できるという効果もある。
【００２８】
また本実施の形態では、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・をすべてバスマスタによって制御することができるのでデータの受け渡しにソフトウエアを介在させる必要がない。
【００２９】
また共有ＲＡＭを共有して使用できるためメモリリソースの有効活用ができ、さらに汎用バスの使用率を下げることもできる。
【００３０】
またＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・は、前記共有ＲＡＭ５０以外とＹＵＶ画像データのやりとりをしないように制御するようにしてもよい。
【００３１】
なおここでは種類の異なる２つの画像データである第１の画像データと第２の画像データについて、第１の画像データがＲＧＢ画像データであり、第２の画像データがＹＵＶ画像データである場合を例にとり説明したがこれに限られない。例えば他の種類の画像データでもよい。
【００３２】
２．マイクロコンピュータ
図２は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００３３】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０、及びそれらを接続する汎用バス６８０、専用バス７３０等、各種ピン６９０等を含む。
【００３４】
ＲＡＭ７２０は主記憶及びビデオメモリとして機能するＤＲＡＭを含む。また前記共有ＲＡＭとして機能するＤＲＡＭ又はＳＲＡＭを含む。
【００３５】
本実施の形態によれば、ソフトウエアを介在させたり、回路規模の増大を招くことなくＬＣＤコントローラに安定して画像データを供給可能可能なマイクロコンピュータを提供することが出来る。
【００３６】
３．電子機器
図３に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００３７】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。 音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００３８】
図４（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００３９】
図４（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００４０】
図４（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【００４１】
本実施の形態のマイクロコンピュータを図４（Ａ）〜図４（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。
【００４２】
なお、本実施形態を利用できる電子機器としては、図４（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００４３】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図１】本実施の形態の半導体集積回路装置の構成について説明するための図である。
【図２】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図３】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図４】図４（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
１０ 半導体集積回路装置
２０ ＬＣＤコントローラ
３０−１、３０−２・・ ＹＵＶ処理モジュール
４０ 専用バス
４２ 第２の画像データ入力口
５０ 共有ＲＡＭ
６０ ＲＧＢ処理モジュール
７０−１、７０−２・・ ＹＵＶ処理モジュール以外のモジュール
８０ 専用バス
８２ 第２の画像データ入力口
５１０ ＣＰＵ
５３０ ＬＣＤコントローラ
５４０ リセット回路
５５０ プログラマブルタイマ
５６０ リアルタイムクロック（ＲＴＣ）
５７０ ＤＲＡＭコントローラ兼バスＩ／Ｆ
５８０ 割り込みコントローラ
５９０ シリアルインターフェース
６００ バスコントローラ
６１０ ＪＰＥＧ
６２０ ＭＰＥＧ
６３０ カメラインターフェース
６４０ ビデオインターフェース
６５０ Ｉ／Ｏポート
６６０ クロック発生装置（ＰＬＬ）
６７０ プリスケーラ
６８０ 汎用バス
６９０ 各種ピン
７００ マイクロコンピュータ
７１０ ＲＯＭ
７２０ ＲＡＭ
７３０ 専用バス
８００ 電子機器
８５０ ＬＣＤ
【発明の属する技術分野】
本発明は、半導体集積回路装置、マイクロコンピュータ及び電子機器に関する。
【０００２】
【背景技術及び発明が解決しようとする課題】
従来、ＬＣＤコントローラ内蔵の半導体集積回路装置において、例えばＲＧＢ画像データとＹＵＶ画像データのように種類の異なる画像データを取り扱う場合、いずれも汎用バスを使用して画像データの転送を行っていた。しかし汎用バスを使用する場合、汎用バスを使用する他のモジュールと汎用バスの権利取得に関わる競合が生じ、ＬＣＤコントローラに画像データがいくのが滞り、表示遅延の原因になるという問題点があった。
【０００３】
ここにおいて表示にはリアルタイム性を要求されるものもあるので、競合による遅延は好ましくない。
【０００４】
特にＹＵＶデータを扱っているモジュールは動画処理等のストリーミングデータを扱う場合が多く、安定したデータフローが要求される。
【０００５】
本発明は以上のような問題点に鑑みてなされたものであり、その目的とするところは、複数の種類の画像データを取り扱うＬＣＤコントローラに対して遅延なく安定して画像データが供給可能な半導体集積回路装置、マイクロコンピュータ及び電子機器の提供を目的とする。
【０００６】
【課題を解決するための手段】
（１）本発明は、ＬＣＤコントローラと第２の画像データを処理する少なくとも一つの第２の画像データ処理モジュールとを含む半導体集積回路装置であって、
ＬＣＤコントローラは、第１の画像データ入力口と第２の画像データ入力口を含む少なくとも２つの画像データ入力口を有し、第１の画像データ入力口は第１の画像データが流れる信号線に接続され、第２の画像データ入力口は第１の画像データとは種類の異なる画像データである第２の画像データ専用の専用バスに接続され、
第２の画像データ処理モジュールとＬＣＤコントローラが使用可能な共有ＲＡＭを含み、
前記第２の画像データ処理モジュールとＬＣＤコントローラと共有ＲＡＭは、前記専用バスを介して接続され、第２の画像データ処理モジュールとＬＣＤコントローラ間の第２の画像データのやりとりを前記共有ＲＡＭを介して行うように制御することを特徴とする。
【０００７】
ここにおいて第２の画像データ処理モジュールとは、第２の画像データに関する処理を行う回路又は、第２の画像データについて入力及び出力の少なくとも一方を行う回路である。
【０００８】
また第１の画像データと第２の画像データは例えばＲＧＢ画像データとＹＵＶ画像データのように種類の異なる画像データである。
【０００９】
第１の画像データが流れる信号線とは例えば、第１の画像データが専用で流れる信号線や第１の画像データ専用バスでもよいし、他のデータも流れる汎用バスでもよい。
【００１０】
（２）本発明の半導体集積回路装置は、
前記第２の画像データ処理モジュールが複数存在する場合には、複数の第２の画像データ処理モジュールと共有ＲＡＭは前記専用バスを介して接続され、第２の画像データ処理モジュール間の第２の画像データのやりとりを前記共有ＲＡＭを介して行うように制御することを特徴とする。
【００１１】
例えば前記第２の画像データ処理モジュールは、前記共有ＲＡＭ以外と第２の画像データのやりとりをしないように制御するようにしてもよい。
【００１２】
（３）本発明の半導体集積回路装置は、
前記第１の画像データがＲＧＢ画像データであることを特徴とする。
【００１３】
（４）本発明の半導体集積回路装置は、
前記第２の画像データがＹＵＶ画像データであることを特徴とする。
【００１４】
（５）本発明は、上記のいずれかに記載の半導体集積回路で構成されたマイクロコンピュータである。
【００１５】
（６）本発明は、上記記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器である。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【００１７】
図１は本実施の形態の半導体集積回路装置の構成について説明するための図である。
【００１８】
本実施の形態の半導体集積回路装置１０は、ＬＣＤコントローラ２０とＹＵＶ画像データ（第２の画像データの一例）を処理する少なくとも一つのＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とを含む。
【００１９】
ＬＣＤコントローラ２０は例えば外部のＬＣＤ表示装置１２０に接続され、第１の画像データ（ここではＲＧＢ画像データ）入力口８２と第２の画像データ（ここではＹＵＶ画像データ）入力口４２を含む少なくとも２つの画像データ入力口を有している。第１の画像データ入力口８２はＲＧＢ画像データ（第１の画像データの一例）が流れる汎用バス８０に接続され、第２の画像データ入力口４２はＹＵＶ画像データ（第２の画像データの一例）専用バス４０に接続されている。
【００２０】
なお専用バス４０は、マルチマスタシングルスレーブ方式にして簡素化するようにしても良い。
【００２１】
また本実施の形態の半導体集積回路装置１０は、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０が使用可能な共有ＲＡＭ５０を含む。ここにおいて共有ＲＡＭ５０は画像データが記憶可能で書き換え可能なメモリで構成されていればよく、例えばダイナミックＲＡＭで構成されていてもよいし、ＳＲＡＭで構成されていてもよい。
【００２２】
ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０と共有ＲＡＭ５０は、前記専用バス４２を介して接続され、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・間又はＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０間のＹＵＶ画像データのやりとりを前記共有ＲＡＭ５０を介して行うように制御する。
【００２３】
このようにすることでＬＣＤコントローラ２０は、ＹＵＶ画像データａについては専用バス４０から第２の画像データ入力口４２を介して受信し、ＲＧＢ画像データｂについては汎用バス８０から第１の画像データ入力口８２を介して受信することが出来る。
【００２４】
ここでＹＵＶ画像データａについては、専用バス４０を介してＬＣＤコントローラ２０に入力されるので、汎用バスを使用する場合の用にＲＧＢ画像データを含む他のデータとのバス権利取得の競合が発生せず、安定したデータフローを実現することが出来る。
【００２５】
また、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・とＬＣＤコントローラ２０間のＹＵＶ画像データのやりとりは前記共有ＲＡＭ５０を介して行われる。従って各ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・やＬＣＤコントローラ２０は、自己の都合にあわせて共有ＲＡＭ５０にアクセスするだけでよいので、ＹＵＶ画像データを出力するモジュールの出力速度とＬＣＤコントローラのＹＵＶデータの受け取り速度の違いにより発生するモジュールまたは、ＬＣＤコントローラのアクセス待ち時間の発生を防止することが出来る。
【００２６】
また本実施の形態では汎用バスの使用率に関わらず、ＬＣＤコントローラに安定してデータを転送できるため、ＬＣＤコントローラに最適なタイミングでデータの転送が出来るようになった。
【００２７】
また安定したデータ転送が得られるだけでなく回路を最適化することも出来、その結果回路規模を縮小できるという効果もある。
【００２８】
また本実施の形態では、ＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・をすべてバスマスタによって制御することができるのでデータの受け渡しにソフトウエアを介在させる必要がない。
【００２９】
また共有ＲＡＭを共有して使用できるためメモリリソースの有効活用ができ、さらに汎用バスの使用率を下げることもできる。
【００３０】
またＹＵＶ画像データ処理モジュール３０−１，３０−２，・・・は、前記共有ＲＡＭ５０以外とＹＵＶ画像データのやりとりをしないように制御するようにしてもよい。
【００３１】
なおここでは種類の異なる２つの画像データである第１の画像データと第２の画像データについて、第１の画像データがＲＧＢ画像データであり、第２の画像データがＹＵＶ画像データである場合を例にとり説明したがこれに限られない。例えば他の種類の画像データでもよい。
【００３２】
２．マイクロコンピュータ
図２は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【００３３】
本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ兼バスＩ／Ｆ５７０、割り込みコントローラ５８０、シリアルインターフェース５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置５６０、プリスケーラ５７０、及びそれらを接続する汎用バス６８０、専用バス７３０等、各種ピン６９０等を含む。
【００３４】
ＲＡＭ７２０は主記憶及びビデオメモリとして機能するＤＲＡＭを含む。また前記共有ＲＡＭとして機能するＤＲＡＭ又はＳＲＡＭを含む。
【００３５】
本実施の形態によれば、ソフトウエアを介在させたり、回路規模の増大を招くことなくＬＣＤコントローラに安定して画像データを供給可能可能なマイクロコンピュータを提供することが出来る。
【００３６】
３．電子機器
図３に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【００３７】
ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。 音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【００３８】
図４（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【００３９】
図４（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【００４０】
図４（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【００４１】
本実施の形態のマイクロコンピュータを図４（Ａ）〜図４（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。
【００４２】
なお、本実施形態を利用できる電子機器としては、図４（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。
【００４３】
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【図１】本実施の形態の半導体集積回路装置の構成について説明するための図である。
【図２】本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。
【図３】マイクロコンピュータを含む電子機器のブロック図の一例を示す。
【図４】図４（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
１０ 半導体集積回路装置
２０ ＬＣＤコントローラ
３０−１、３０−２・・ ＹＵＶ処理モジュール
４０ 専用バス
４２ 第２の画像データ入力口
５０ 共有ＲＡＭ
６０ ＲＧＢ処理モジュール
７０−１、７０−２・・ ＹＵＶ処理モジュール以外のモジュール
８０ 専用バス
８２ 第２の画像データ入力口
５１０ ＣＰＵ
５３０ ＬＣＤコントローラ
５４０ リセット回路
５５０ プログラマブルタイマ
５６０ リアルタイムクロック（ＲＴＣ）
５７０ ＤＲＡＭコントローラ兼バスＩ／Ｆ
５８０ 割り込みコントローラ
５９０ シリアルインターフェース
６００ バスコントローラ
６１０ ＪＰＥＧ
６２０ ＭＰＥＧ
６３０ カメラインターフェース
６４０ ビデオインターフェース
６５０ Ｉ／Ｏポート
６６０ クロック発生装置（ＰＬＬ）
６７０ プリスケーラ
６８０ 汎用バス
６９０ 各種ピン
７００ マイクロコンピュータ
７１０ ＲＯＭ
７２０ ＲＡＭ
７３０ 専用バス
８００ 電子機器
８５０ ＬＣＤ
Claims (6)
- ＬＣＤコントローラと第２の画像データを処理する少なくとも一つの第２の画像データ処理モジュールとを含む半導体集積回路装置であって、
ＬＣＤコントローラは、第１の画像データ入力口と第２の画像データ入力口を含む少なくとも２つの画像データ入力口を有し、第１の画像データ入力口は第１の画像データが流れる信号線に接続され、第２の画像データ入力口は第１の画像データとは種類の異なる画像データである第２の画像データ専用の専用バスに接続され、
第２の画像データ処理モジュールとＬＣＤコントローラが使用可能な共有ＲＡＭを含み、
前記第２の画像データ処理モジュールとＬＣＤコントローラと共有ＲＡＭは、前記専用バスを介して接続され、第２の画像データ処理モジュールとＬＣＤコントローラ間の第２の画像データのやりとりを前記共有ＲＡＭを介して行うように制御することを特徴とする半導体集積回路装置。 - 請求項１において、
前記第２の画像データ処理モジュールが複数存在する場合には、複数の第２の画像データ処理モジュールと共有ＲＡＭは前記専用バスを介して接続され、第２の画像データ処理モジュール間の第２の画像データのやりとりを前記共有ＲＡＭを介して行うように制御することを特徴とする半導体集積回路装置。 - 請求項１乃至２のいずれかにおいて、
前記第１の画像データがＲＧＢ画像データであることを特徴とする半導体集積回路装置。 - 請求項１乃至３のいずれかにおいて、
前記第２の画像データがＹＵＶ画像データであることを特徴とする半導体集積回路装置。 - 請求項１乃至４のいずれかに記載の半導体集積回路で構成されたマイクロコンピュータ。
- 請求項５に記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力手段と、
前記マイクロコンピュータにより処理されたデータを出力するためのＬＣＤ出力手段とを含むことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216534A JP3844072B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体集積回路装置、マイクロコンピュータ及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216534A JP3844072B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体集積回路装置、マイクロコンピュータ及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004061612A JP2004061612A (ja) | 2004-02-26 |
| JP3844072B2 true JP3844072B2 (ja) | 2006-11-08 |
Family
ID=31938270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216534A Expired - Fee Related JP3844072B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体集積回路装置、マイクロコンピュータ及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3844072B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4207912B2 (ja) * | 2005-03-24 | 2009-01-14 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| JP4916156B2 (ja) * | 2005-10-28 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| CN101329459B (zh) * | 2007-06-20 | 2011-04-06 | 青岛海信电器股份有限公司 | 液晶显示装置和信号处理装置 |
-
2002
- 2002-07-25 JP JP2002216534A patent/JP3844072B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004061612A (ja) | 2004-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006277332A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
| CN110147347B (zh) | 用于矩阵处理的芯片、矩阵处理方法、装置及存储介质 | |
| JP3844072B2 (ja) | 半導体集積回路装置、マイクロコンピュータ及び電子機器 | |
| CN114338874A (zh) | 电子设备的图像显示方法、图像处理电路和电子设备 | |
| JP2001345384A (ja) | 半導体集積回路装置及びそのレイアウト方法 | |
| JP2005250650A (ja) | マルチレイヤシステム及びクロック制御方法 | |
| JP4284501B2 (ja) | 画像データ縮小装置、マイクロコンピュータ及び電子機器 | |
| JP3962924B2 (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| JP2006235695A (ja) | ターゲットシステム、デバッグシステム、集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP3928730B2 (ja) | 半導体装置、マイクロコンピュータ及び電子機器 | |
| JP3962923B2 (ja) | 半導体装置、半導体回路、電子機器及びクロック供給制御方法 | |
| JP2006079332A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP4645840B2 (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP2006178725A (ja) | 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器 | |
| JP2005250653A (ja) | マルチレイヤシステム及びクロック制御方法 | |
| JP2006209303A (ja) | 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器 | |
| KR0171373B1 (ko) | 클라이언트 서버구조를 가지는 멀티미디어 입출력 방법 및 그 장치 | |
| JP3722202B2 (ja) | 半導体集積回路装置、マイクロコンピュータ及び電子機器 | |
| JP2006050502A (ja) | 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器 | |
| JP2007199991A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 | |
| WO2023108577A1 (zh) | 图像显示方法以及图像显示装置 | |
| JP2004301906A (ja) | 画像データ読み出し装置、携帯端末、マイクロコンピュータ及び半導体装置 | |
| JP2004118419A (ja) | 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 | |
| JP2008251599A (ja) | 半導体集積回路装置の製造方法、ハードマクロ、マイクロコンピュータ、電子機器 | |
| JP2005175705A (ja) | 画像処理装置、マイクロコンピュータ及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |