JP2006235695A - ターゲットシステム、デバッグシステム、集積回路装置、マイクロコンピュータ及び電子機器 - Google Patents

Abstract

【課題】ＣＰＵ及びデバッグ用のピンと機能を量産チップ上に実装する集積回路装置において、エンドユーザーにとっては不要な端子をより節約すること。
【解決手段】省ピン型のデバッグツール５０と、ターゲットシステム１０を含むデバッグシステム１であって、前記ターゲットシステム１０の基板４０には、ＣＰＵ内蔵の集積回路装置２０と、デジタルクロックを生成して出力する発信器３０が実装さる。集積回路装置２０は、内部デバッグモジュール２４と、クロック入力端子２６を含む。前記基板４０は、クロック出力用端子１２を有し、発信機３０から出力されるデジタルクロック信号３２が、クロック出力用端子１２を介して外部に出力されるともにクロック入力端子２６を介して前記集積回路装置２０の内部に供給される。
【選択図】 図１

Description

本発明は、ターゲットシステム、デバッグシステム、集積回路装置、マイクロコンピュータ、及び電子機器に関する。

近年、ゲーム装置、カーナビゲーションシステム、プリンタ、携帯情報端末などの電子機器に組み込まれ、高度な情報処理を実現できるマイクロコンピュータに対する需要が高まっている。このような組み込み型のマイクロコンピュータは、通常、ターゲットシステムと呼ばれるユーザボードに実装される。そして、このターゲットシステムを動作させるソフトウェアの開発を支援するためにＩＣＥ（In-Circuit Emulator）等の省ピン型のデバッグツール（ソフトウェア開発支援ツール）が広く使用されている。

さて、このようなＩＣＥとしては、従来、図７に示すようなＣＰＵ置き換え型と呼ばれるＩＣＥが主流を占めていた。このＣＰＵ置き換え型ＩＣＥでは、デバッグ時にターゲットシステム３００からマイクロコンピュータ３０２を取り外し、その代わりにデバッグツール３０４のプローブ３０６を接続する。そして、このデバッグツール３０４に、取り外したマイクロコンピュータ３０２の動作をエミュレートさせる。また、このデバッグツール３０４に、デバッグのために必要な種々の処理を行わせる。

しかしながら、このＣＰＵ置き換え型ＩＣＥには、プローブ３０６のピン数が多くなると共にプローブ３０６の線３０８が増えるという欠点があった。このため、マイクロコンピュータ３０２の高周波数動作をエミュレートすることが困難になる（例えば３３ＭＨＺ程度が限界）。またターゲットシステム３００の設計も困難になる。更に、マイクロコンピュータ３０２を実装して動作させる実動作時とデバッグツール３０４でマイクロコンピュータ３０２の動作をエミュレートするデバッグモード時とで、ターゲットシステム３００の動作環境（信号のタイミング、負荷条件）が変化してしまう。またこのＣＰＵ置き換え型ＩＣＥには、マイクロコンピュータが異なれば、たとえそれが派生品であっても、設計が異なるデバッグツールや、ピン数やピンの位置が異なるプローブを使用しなければならないという問題もあった。

一方、このようなＣＰＵ置き換え型ＩＣＥの欠点を解消するものとして、ＩＣＥと同じ機能を実現するためのデバッグ用のピンと機能を量産チップ上に実装するタイプのＩＣＥが知られている。例えばこのようなデバッグ機能実装型ＩＣＥとして、省ピン型のデバッグツール（ＩＣＥ等）とクロック同期通信を行いデバッグツールから入力されたデバッグコマンドを実行するためのオンチップデバッグ機能を有する内部デバッグモジュールを内蔵するマイクロコンピュータが知られている。

かかる場合マイクロコンピュータは、デバッグツールとクロック同期通信でデバッグを行っていた。

かかる場合には、デバッグツールとマイクロコンピュータの間で、デバッグツールからマイクロコンピュータへのブレーク入力、マイクロコンピュータからデバッグツールへのブレーク／ｒｕｎ入力、デバッグツールからマイクロコンピュータへのデータ（デバッグコマンド等）通信、マイクロコンピュータからデバッグツールへのデータ通信、入力デバッグツールとマイクロコンピュータ間での通信用同期クロック、マイクロコンピュータからデバッグツールへのトレース等の付加情報の通信が複数ピン、入力デバッグツールとマイクロコンピュータ間でのグランドライン等の端子（ピン）が必要となる。
特開平８−２５５０９６号 特開平１１−２８２７１９号

かかる端子（ピン）を積算していくとデバッグ用の端子（ピン）がどんどん増加するが、デバッグ時にのみ必要でエンドユーザーにとっては不要な端子はできるかぎり少ないほうが好ましい。またマイクロコンピュータのＰＫＧの端子（ピン）数が増加すると、ＩＣのコストアップ等につながる。

さらにボードとデバッグツールの間のピン数が増加し、ボードの設計難易度が上がり、このため信頼性が低下し、ボードやシステムの開発コストの増加や開発期間の増加を招く。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、デバッグ用のピンと機能を量産チップ上に実装するタイプのターゲットシステムにおいて、エンドユーザーにとっては不要な端子をより節約したデバッグシステム、ターゲットシステム、集積回路装置等を提供することにある。

（１）本発明は、
省ピン型のデバッグツールと、当該デバッグツールのデバッグ対象となるターゲットシステムを含むデバッグシステムであって、
前記ターゲットシステムの基板には、
ＣＰＵ内蔵の集積回路装置と、デジタルクロックを生成して出力する発信器が実装され、
前記集積回路装置は、
省ピン型のデバッグツールとクロック同期通信を行いオンチップデバッグを行う機能を有する内部デバッグモジュールと、
前記省ピン型のデバッグツールとクロック同期通信を行うために必要なクロックを入力するためのクロック入力端子を含み、
前記基板は、
前記省ピン型のデバッグツールと接続可能なクロック出力用端子を有し、
前記発信機から出力されるデジタルクロック信号が、基板に設けられたクロック出力用端子を介して外部に出力されるともに、集積回路装置のクロック入力端子を介して前記集積回路装置の内部に供給され、
前記省ピン型のデバッグツールは、
クロック入力用端子を有し、当該クロック入力用端子と前記基板のクロック出力用端子とは通信線で接続され、当該通信線を介してターゲットシステムから出力された同期通信用のクロックを受信することを特徴とする。

ここにおいて基板とは、ユーザーボード、プリント基板等を含む。なお基板にはＣＰＵ内蔵の集積回路装置（マイクロコンピュータ等）の他、メモリその他の集積回路装置が実装されていてもよい。省ピン型のデバッグツールとは例えばＩＣＥ等である。

デバッグ時には基板に設けられたクロック出力用端子は省ピン型のデバッグツール（ＩＣＥ等）に接続され、デバッグ時にデバッグツール（ＩＣＥ等）は、ターゲットシステムから同期通信用のクロックを受け取る。

発信器の出力はクロック出力用端子と集積回路装置もクロック入力端子に接続されるため、集積回路装置と省ピン型のデバッグツールに同期用のクロックが供給され、クロック同期通信を行うことができる。

本発明によれば集積回路装置は、基板に実装された発信器からデジタルクロックを入力するため、前記集積回路装置はデバッグ時の同期通信に必要なクロック関係の端子としては、クロック入力用の端子のみでよい。

例えば基板上の発信子からアナログ入力を受け取り当該アナログ入力に基づき内部で生成したクロックを出力する構成の集積回路装置の場合、アナログ入力用の端子とクロック出力用の端子が必要となるが、本発明によればクロック入力端子のみもてばよく、クロック出力端子を持つ必要がない。

このように本発明によれば、ＣＰＵ内蔵の集積回路装置においてデバッグモードでのみ使用され、ユーザーモード（ユーザープログラム）では使用されない端子（ピン）を減らすことができるので、集積回路装置のコストの増加を防止することができる。

（２）本発明のデバッグシステムは、
前記ターゲットシステムの基板と前記省ピン型のデバッグツールは接地されていることを特徴とする。

基板は直接接地されている場合でも良いし、コンセント等を介して間接的に接地されている場合でもよい。

このようにすることにより前記ターゲットシステムの基板と前記省ピン型のデバッグツールを結ぶグランド線を省略することが可能となり基板のピン数を削減することができる。

（３）本発明は、
ＣＰＵ内蔵の集積回路装置が基板に実装されたターゲットシステムであって、
基板には、デジタルクロックを生成して出力する発信器が実装され、
前記集積回路装置は、
省ピン型のデバッグツールとクロック同期通信を行いオンチップデバッグを行う機能を有する内部デバッグモジュールと、
前記省ピン型のデバッグツールとクロック同期通信を行うために必要なクロックを入力するためのクロック入力端子を含み、
前記基板は、
前記省ピン型のデバッグツールと接続可能なクロック出力用端子を有し、
前記発信機から出力されるデジタルクロック信号が、基板に設けられたクロック出力用端子を介して外部に出力されるともに、集積回路装置のクロック入力端子を介して前記集積回路装置の内部に供給されることを特徴とする。

（４）本発明のターゲットシステムは、
前記基板は接地されていることを特徴とする。

（５）本発明は、
上記のいずれかに記載の集積回路装置である。

（６）本発明は、
上記のいずれかに記載の集積回路装置を含むマイクロコンピュータである。

（７）本発明は、
上記記載のマイクロコンピュータと、
前記マイクロコンピュータの処理対象となるデータの入力源と、
前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする電子機器である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。

１．本実施形態の特徴
図１は本実施の形態のターゲットシステム、デバッグシステム及びマイクロコンピュータの構成について説明するための図である。

本実施の形態のデバッグシステム１は、省ピン型のデバッグツール（ＩＣＥ等）５０と、当該デバッグツール５０のデバッグ対象となるターゲットシステム１０を含む。

ターゲットシステム１０は、マイクロコンピュータ（ＣＰＵを含む集積回路装置の一例）２０が基板（ユーザーボード）４０に実装される。基板（ユーザーボード）４０には、例えばマイクロコンピュータ２０以外にもメモリ等の半導体集積回路装置が実装されていても良い。

基板（ボード）には、デジタルクロックを生成して出力する発信器（クロック発信器）３０が実装される。発信器（クロック発信器）３０は例えば水晶発振器等で実現することができる。

マイクロコンピュータ２０は、省ピン型のデバッグツール（ＩＣＥ等）５０とクロック同期通信を行いデバッグツールから入力されたデバッグコマンドを実行するためのオンチップデバッグ機能を有する内部デバッグモジュール２４を含む。

またマイクロコンピュータはＣＰＵ２２を含む。

ＣＰＵ２２は、種々の命令の実行処理を行うものであり、内部レジスタを含む。内部レジスタは、汎用レジスタであるＲ０〜Ｒ１５や、特殊レジスタであるＳＰ（スタックポインタレジスタ）、ＡＨＲ（積和結果データの上位レジスタ）、ＡＬＲ（積和結果データの下位レジスタ）などを含む。またＣＰＵ２２はユーザーモードにおいてはユーザープログラムを実行し、デバッグモードにおいてはモニタプログラムやデバッグコマンドを実行する。

デバッグモジュール２４は、ＲＯＭ、ＲＡＭ、制御レジスタ、ＳＩＯ等を含み、デバッグモードにおいてＣＰＵ２２にモニタプログラムやデバッグコマンドを実行させるために必要な各種名処理（デバッグモジュールとのＩ／Ｏインターフェースや、デバッグコマンドの解析や、ユーザープログラムからモニタプログラムへの割り込み処理等）を行う。

デバッグモジュール２４のＲＯＭには、モニタプログラムが格納される。ＲＡＭには、デバッグモードへの移行時に（ユーザプログラムのブレーク発生時に）、ＣＰＵ２２の内部レジスタ２４の内容が退避される。これにより、デバッグモードの終了後にユーザプログラムの実行を適正に再スタートできるようになる。また内部レジスタの内容のリード等を、モニタプログラムが持つコマンド等で実現できるようになる。

制御レジスタは、各種のデバッグ処理を制御するためのレジスタであり、例えばステップ実行イネーブルビット、ブレークイネーブルビット、ブレークアドレスビット、トレースイネーブルビットなどを有する。モニタプログラムにより動作するＣＰＵ２２が制御レジスタの各ビットにデータをライトしたり、各ビットのデータをリードすることで、各種のデバッグ処理が実現される。

ＳＩＯは、マイクロコンピュータ２０の外部に設けられたデバッグツール５０との間で送受信するデバッグ用のデータの制御を行うものである。

またマイクロコンピュータ２０は、省ピン型のデバッグツール（ＩＣＥ等）５０とクロック同期通信を行うために必要なクロックを入力するためのクロック入力端子２６を含む。

基板（ユーザーボード）４０は、外部の省ピン型のデバッグツール５０と接続可能な外部端子１２を有する。

発信機３０の出力はマイクロコンピュータ２０のクロック入力端子２６及び基板の外部端子１２の入力に接続され、発信機３０から出力されるデジタルクロック信号３２は、基板に設けられたクロック出力用外部端子１２を介して外部に出力されるともに、クロック入力端子２６を介してマイクロコンピュータ２０の内部に供給される。

省ピン型のデバッグツール（ＩＣＥ等）５０は、クロック入力用外部端子５２を有し、このクロック入力用外部端子５２と基板（ユーザーボード）４０のクロック出力用外部端子１２とは通信線６０で接続され、当該通信線６０を介してターゲットシステムから出力された同期通信用のクロックを受信する。

省ピン型のデバッグツールは、基板（ユーザーボード）４０から受け取ったクロックに基づきマイクロコンピュータとクロック同期通信によって、デバッグコマンドの送信やデータの送受信を行う。

６２はデバッグモジュール２４からデバッグツール５０へデータ等を送信する通信線であり、６４はデバッグツール５０からデバッグモジュール２４へデータ等（デバッグコマンドを含む）通信線である。６６はデバッグツール５０とデバッグモジュール２４間において双方向通信でデバッグ用信号（トレースのストップ／スタート信号やブレーク信号等を含む）をやりとりするための通信線である。

また６８は基板（ユーザーボード）４０とデバッグツール５０を繋ぐグランド線である。

図２は、比較例のターゲットシステム、デバッグシステム及びマイクロコンピュータの構成について説明するための図である。

比較例のデバッグシステム２０１は、省ピン型のデバッグツール（ＩＣＥ等）２５０と、当該デバッグツール２５０のデバッグ対象となるターゲットシステム２１０を含む。

比較例のターゲットシステム２１０は、マイクロコンピュータ２２０や、アナログ信号を生成して出力する発信子（水晶発振子等）２３０が基板（ユーザー簿度）２４０に実装されている。

マイクロコンピュータ２２０は、省ピン型のデバッグツール（ＩＣＥ等）２５０とクロック同期通信を行うために必要なクロックを生成するために必要なアナログ信号を入力するための入力端子２２６と、入力したアナログ信号に基づきクロックを生成するクロック生成回路２３２と、クロック生成回路２３２が生成したクロックを外部に出力する出力端子２２８を含む。

基板（ユーザーボード）２４０は、外部の省ピン型のデバッグツール２５０と接続可能な外部端子２１２を有する。外部端子２１２の入力は出力端子２２８と接続され、出力端子２２８から出力されるクロックを外部端子２１２から通信線２６０に出力する。

比較例によればターゲットシステム２１０のマイクロコンピュータ２２４はデバッグ用の同期通信のための端子として、クロック入力端子２２６とクロック出力端子２２８の２本の端子が必要となる。

これに対し、図１に示す本実施の形態のターゲットシステム１０のマイクロコンピュータ２４はデバッグ用の同期通信のための端子として、クロックを外部に出力するためのクロック出力端子を持たず、クロック入力端子２６の１端子のみでよい。このように本実施の形態ではデバッグ時にのみ必要な端子（ピン）数を削減することができ、ＩＣ（マイクロコンピュータ）のコストＵＰの防止を図ることができる。

図３は本実施の形態のターゲットシステム、デバッグシステム及びマイクロコンピュータの他の構成について説明するための図である。

同図において図１と同一符号が付されたものについては、図１と同様であるので説明を省略する。

図３の実施形態では図１のグランド線６８は持たず、ターゲットシステム１０の基板（ユーザーボード）４０と前記省ピン型のデバッグツール５０は接地されている（４２、５２参照）。

なお基板（ユーザーボード）４０やデバッグツール５０は直接接地されている場合でも良いし、コンセント等を介して間接的に接地されている場合でもよい。

このようにすることによりターゲットシステム１０の基板（ユーザーボード）４０と前記省ピン型のデバッグツール５０を結ぶグランド線を省略することが可能となり基板（ユーザーボード）４０のピン数を削減することができる。

２．マイクロコンピュータ
図４は、本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。

本マイクロコンピュータ７００は、ＣＰＵ５１０、キャッシュメモリ５２０、ＲＡＭ７１０，ＲＯＭ７２０、ＭＭＵ７３０ＬＣＤコントローラ５３０、リセット回路５４０、プログラマブルタイマ５５０、リアルタイムクロック（ＲＴＣ）５６０、ＤＲＡＭコントローラ５７０、割り込みコントローラ５８０、通信制御装置（シリアルインターフェース）５９０、バスコントローラ６００、Ａ／Ｄ変換器６１０、Ｄ／Ａ変換器６２０、入力ポート６３０、出力ポート６４０、Ｉ／Ｏポート６５０、クロック発生装置６６０、プリスケーラ６７０及びそれらを接続する汎用バス６８０、デバッグモジュール７４０、専用バス７５０等、各種ピン６９０等を含む。

３．電子機器
図５に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、マイクロコンピュータ（またはＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。

ここで、入力部８２０は、種々のデータを入力するためのものである。マイクロコンピュータ８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、マイクロコンピュータ８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。 音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。

図６（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。

図６（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。

図６（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。

本実施の形態のマイクロコンピュータを図６（Ａ）〜図６（Ｃ）の電子機器に組みむことにより、低価格で画像処理速度の速いコストパフォーマンスの高い電子機器を提供することができる。

なお、本実施形態を利用できる電子機器としては、図６（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる。

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。

本実施の形態のターゲットシステム、デバッグシステム及びマイクロコンピュータの構成について説明するための図である。 比較例のターゲットシステム、デバッグシステム及びマイクロコンピュータの構成について説明するための図である。 本実施の形態のターゲットシステム、デバッグシステム及びマイクロコンピュータの他の構成について説明するための図である。 本実施の形態のマイクロコンピュータのハードウエアブロック図の一例である。 マイクロコンピュータを含む電子機器のブロック図の一例を示す。 図６（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。 従来型であるＣＰＵ置き換え型と呼ばれるＩＣＥの一例である。

符号の説明

１ デバッグシステム、１０ ターゲットシステム、１２ 外部端子、２０ マイクロコンピュータ、２２ ＣＰＵ、２４ デバッグモジュール、２６ クロック入力端子、３０ クロック発信機 ４０ ユーザーボード（基板）、５０ デバッグツール、６０ クロック信号線、６８ グランド線、５１０ ＣＰＵ、５２０ キャッシュメモリ５３０ ＬＣＤコントローラ、５４０ リセット回路、５５０ プログラマブルタイマ、５６０ リアルタイムクロック（ＲＴＣ）、５７０ DMAコントローラ兼バスＩ／Ｆ、５８０ 割り込みコントローラ、５９０ 通信制御回路（シリアルインターフェース）、６００ バスコントローラ、６１０ Ａ／Ｄ変換器、６２０ Ｄ／Ａ変換器、６３０ 入力ポート、６４０ 出力ポート、６５０ Ｉ／Ｏポート、６６０ クロック発生装置（ＰＬＬ）、６７０ プリスケーラ、６８０ 汎用バス、６９０ 各種ピン、７００ マイクロコンピュータ、７１０ ＲＯＭ、７２０ ＲＡＭ、７３０ ＭＭＵ、７４０ デバッグモジュール、７５０ 専用バス、８００ 電子機器、８１０ マイクロコンピュータ（ＡＳＩＣ）、８２０ 入力部、８３０ メモリ、８４０ 電源生成部８５０ ＬＣＤ、８６０ 音出力部、９５０ 携帯電話、９５２ ダイヤルボタン、９５４ ＬＣＤ、９５６ スピーカ、９６０ 携帯型ゲーム装置、９６２ 操作ボタン、９６４ 十字キー、９６６ ＬＣＤ、９６８ スピーカ、９７０ パーソナルコンピュータ、９７２ キーボード、９７４ ＬＣＤ、９７６ 音出力部

Claims (7)

1. 省ピン型のデバッグツールと、当該デバッグツールのデバッグ対象となるターゲットシステムを含むデバッグシステムであって、
   前記ターゲットシステムの基板には、
   ＣＰＵ内蔵の集積回路装置と、デジタルクロックを生成して出力する発信器が実装され、
   前記集積回路装置は、
   省ピン型のデバッグツールとクロック同期通信を行いオンチップデバッグを行う機能を有する内部デバッグモジュールと、
   前記省ピン型のデバッグツールとクロック同期通信を行うために必要なクロックを入力するためのクロック入力端子を含み、
   前記基板は、
   前記省ピン型のデバッグツールと接続可能なクロック出力用端子を有し、
   前記発信機から出力されるデジタルクロック信号が、基板に設けられたクロック出力用端子を介して外部に出力されるともに、集積回路装置のクロック入力端子を介して前記集積回路装置の内部に供給され、
   前記省ピン型のデバッグツールは、
   クロック入力用端子を有し、当該クロック入力用端子と前記基板のクロック出力用端子とは通信線で接続され、当該通信線を介してターゲットシステムから出力された同期通信用のクロックを受信することを特徴とするデバッグシステム。
2. 請求項１において、
   前記ターゲットシステムの基板と前記省ピン型のデバッグツールは接地されていることを特徴とするデバッグシステム。
3. ＣＰＵ内蔵の集積回路装置が基板に実装されたターゲットシステムであって、
   基板には、デジタルクロックを生成して出力する発信器が実装され、
   前記集積回路装置は、
   省ピン型のデバッグツールとクロック同期通信を行いオンチップデバッグを行う機能を有する内部デバッグモジュールと、
   前記省ピン型のデバッグツールとクロック同期通信を行うために必要なクロックを入力するためのクロック入力端子を含み、
   前記基板は、
   前記省ピン型のデバッグツールと接続可能なクロック出力用端子を有し、
   前記発信機から出力されるデジタルクロック信号が、基板に設けられたクロック出力用端子を介して外部に出力されるともに、集積回路装置のクロック入力端子を介して前記集積回路装置の内部に供給されることを特徴とするターゲットシステム。
4. 請求項３において、
   前記基板は接地されていることを特徴とするターゲットシステム。
5. 請求項１乃至４のいずれかに記載の集積回路装置。
6. 請求項１乃至５のいずれかに記載の集積回路装置を含むマイクロコンピュータ。
7. 請求項６に記載のマイクロコンピュータと、
   前記マイクロコンピュータの処理対象となるデータの入力源と、
   前記マイクロコンピュータにより処理されたデータを出力するための出力装置とを含むことを特徴とする電子機器。

Images