CN107479411B - 芯片io现场可编程控制的装置及方法 - Google Patents
芯片io现场可编程控制的装置及方法 Download PDFInfo
- Publication number
- CN107479411B CN107479411B CN201710659918.0A CN201710659918A CN107479411B CN 107479411 B CN107479411 B CN 107479411B CN 201710659918 A CN201710659918 A CN 201710659918A CN 107479411 B CN107479411 B CN 107479411B
- Authority
- CN
- China
- Prior art keywords
- input
- output
- pull
- module
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000012360 testing method Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000012905 input function Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Logic Circuits (AREA)
Abstract
本公开提供了一种芯片IO现场可编程控制的装置,包括:输出选择模块,其输入端连接到芯片各内部功能模块,输出端连接到芯片IO,用于选择内部功能模块到IO管脚的输出通路以及IO输出使能控制;输入选择模块,其输入端连接到芯片IO,输出端连接到各内部功能模块,用于选择芯片IO到内部功能模块的输入通路以及IO输入使能控制;配置模块,连接到输出选择模块及输入选择模块,用于配置IO控制器的输入选择及使能,以及输出选择及使能。本公开的装置可以通过少量的芯片IO支持大量不同种类的外部设备,并且在没有真实外部设备的情况下能够测试芯片内部功能模块的装置。
Description
技术领域
本公开涉及集成电路芯片领域,尤其涉及一种芯片IO现场可编程控制装置及方法。
背景技术
设计集成电路芯片是一个非常复杂并且耗时的过程,需要花费大量的时间来配置集成电路的架构,使其能使当地运作以用于其预期目的。虽然对于将会大量生产的专用集成电路(ASIC)而言,这种时间、努力以及花费是可接受的,但是有时设计用于特殊目的的集成电路是不实际的或者是不经济的。例如,用于控制和自动化应用的集成电路是非常复杂的,这是因为它们能够处理大量的功能。这样的集成电路广泛地用于通信、工业自动化以及医疗设备领域。用于这些应用的集成电路通常实现大量的端口来支持多通道的模数转换器(ADC)、多通道的数模转换器(DAC)、通用输入/输出设备(GPIO)、中继器温度、传感器、音频传感器、视频传感器等等。因而集成电路可能变得相当庞大,并且内部布线十分复杂。
而对于集成电路上电测试需要涉及到功能的测试,尤其是硬件接口电路,因为传统方式采用固定电平转换,所以按照传统的做法,需要把所有接口都集成在测试设备上才能达到接口通用性及数量要求,但由于控制电路的资源有限,人们不可能把所有的外设接口都集成上去,所以只能针对不同的测试对象设计不同的接口电路;这样会导致重复设计和较差的兼容性,并且在进行测试时需要大量外部设备对调试信号进行模拟从而辅助调试,因此在没有所需外部辅助调试设备时调试工作难以进行。因此亟需一种以少量的芯片IO支持大量不同种类的外部设备,并且在没有真实外部设备的情况下能够测试芯片内部功能模块的装置。
公开内容
(一)要解决的技术问题
本公开提供了一种芯片IO现场可编程控制装置及方法,以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面,提供了一种芯片IO现场可编程控制的装置,包括:输出选择模块,其输入端连接到芯片各内部功能模块,输出端连接到芯片IO,用于选择内部功能模块到IO管脚的输出通路以及IO输出使能控制;输入选择模块,其输入端连接到芯片IO,输出端连接到各内部功能模块,用于选择芯片IO到内部功能模块的输入通路以及IO输入使能控制;配置模块,连接到输出选择模块及输入选择模块,用于配置IO控制器的输入选择及使能,以及输出选择及使能。
在本公开一些实施例中,所述输出选择模块包括:多个第一选择器,各个第一选择器的数据输入端与各个内部功能模块的输出信号端连接,第一选择器的信号选择端连接至配置模块;所述配置模块,用于按照内部功能模块输出的需求,根据逻辑连接关系选择并使能相应的第一选择器,令需要的内部功能模块输出连接至芯片IO。
在本公开一些实施例中,所述输入选择模块包括:多个第二选择器,各个第二选择器的数据输入端与各个的IO管脚的连接,第二选择器的信号选择端连接至配置模块;所述配置模块,用于按照芯片IO输入的需求,根据逻辑连接关系选择并使能相应的第二选择器,令需要的芯片IO输入连接至内部功能模块。
在本公开一些实施例中,所述第一选择器和芯片IO数量相同,所述第二选择器数量和内部功能模块输入数量相同。
在本公开一些实施例中,配置模块可配置IO为以下两种模式其中之一:高速功能输入输出,该高速功能的输入输出经过一级选择逻辑连接芯片IO和内部功能模块;低速功能输入输出,该低速功能的输入输出经过两级选择逻辑连接芯片IO和内部功能模块。
在本公开一些实施例中,所述芯片IO现场可编程控制的装置还包括:输出上拉下拉控制模块,连接到配置模块,用于控制IO管脚的输出上拉及下拉;输入上拉下拉控制模块,连接到配置模块,用于控制IO管脚的输入上拉及下拉。
在本公开一些实施例中,所述输出上拉下拉控制模块包括:第一上拉下拉控制逻辑模块,接收来自于配置模块的控制信号控制芯片IO的输出上拉及下拉;所述输入上拉下拉控制模块包括:第二上拉下拉控制逻辑模块,接收来自于配置模块的控制信号控制芯片IO的输入上拉及下拉。
根据本公开的另一个方面,提供了一种芯片IO现场可编程控制的方法,包括以下步骤:
步骤A,在芯片上电后,初始化控制装置,将芯片IO配置为调试模式,将调试功能输入数据及使能连接到IO并配置IO为输入模式,将调试功能输出数据及使能连接到IO并配置IO为输出模式;
步骤B,初始化完成后,控制装置读取ROM配置,根据ROM配置判断芯片的工作模式,若是调试模式则转至步骤C,若是正常工作模式则转至步骤D;
步骤C,保持初始化连接方式,并打开调试功能,连接待调试设备到IO管脚;
步骤D,根据工作模式的类型,从所有的可选功能中选出需要的功能,将该功能输入数据及使能连接到IO并配置IO为输入模式,将输出数据及使能连接到IO并配置IO为输出模式。
在本公开一些实施例中,步骤C中,在芯片里同时集成了主设备和从设备时,通过将主设备的输出和从设备的输入连接到同一管脚的输出和输入,将主设备的输入和从设备的输出也连接到同一管脚的输出和输入,在芯片IO上连接成回路,以直接用主设备控制从设备进行自身测试。
在本公开一些实施例中,所述步骤C进一步包括,使用输入上拉下拉控制模块和输出上拉下拉控制模块对芯片执行调试。
在本公开一些实施例中,所述步骤D进一步包括,使用输入上拉下拉控制模块和输出上拉下拉控制模块将未使用的输入根据需要自由做上拉或下拉。
(三)有益效果
从上述技术方案可以看出,本公开芯片IO现场可编程控制装置至少具有以下有益效果其中之一:
(1)通过IO控制器输入选择模块、输出选择模块,可以将内部功能模块大量的输入/输出转换为少量的芯片IO接口,从而精简集成电路系统规模,方便与外设连接;
(2)通过芯片IO连接成回路可以在没有真实外部设备的情况下测试芯片内部功能模块,在芯片内部功能模块同时集成了主设备和从设备时,可将主设备的输出和从设备的输入连接到某一管脚的输出和输入,将主设备的输入和从设备的输出也连接到某一管脚的输出和输入,在芯片IO上连接成回路,从而可以直接用主设备控制从设备,方便做自身测试;
(3)通过使用多组多路选择器,每个输出功能多路选择器的输入端是所有芯片内部功能模块的输出,输出端连接到一个芯片IO的输出,每个输入功能多路选择器的输入端是从所有芯片IO的输入连接过来,输出端是一个芯片内部功能模块的输入,从而使所有的输入输出可以自由配置到任意芯片IO,简化PCB布线;
(4)由于低速功能的输入输出只经过两级选择逻辑连接芯片IO和内部功能模块,高速功能的输入输出只经过一级选择逻辑连接芯片IO和内部功能模块,提高了高速功能的输入输出性能。
(5)由于所有输入电路具有可被处理器配置的上拉及下拉控制,因此处理器通过上拉及下拉控制对输入电路做可编程操作,可用于正常工作模式的功能连接和在无外部设备时做低速设备的自身调试。
附图说明
图1为本公开实施例芯片IO现场可编程控制装置的结构框图。
图2为本公开实施例芯片IO现场可编程控制装置输出选择模块内部结构示意图。
图3为本公开实施例芯片IO现场可编程控制装置输入选择模块内部结构示意图。
图4为本公开实施例芯片IO输入功能和输出功能的可编程配置方法流程图。
图5为本公开实施例芯片IO现场可编程控制装置高速功能输入输出和低速功能输入输出连接关系示意图。
具体实施方式
本公开提供了一种芯片IO现场可编程控制装置,通过现场可编程控制使每个IO均可以配置完全独立的输入功能和输出功能,以及独立配置输入使能和输出使能。
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
本公开某些实施例于后方将参照所附附图做更全面性地描述,其中一些但并非全部的实施例将被示出。实际上,本公开的各种实施例可以许多不同形式实现,而不应被解释为限于此数所阐述的实施例;相对地,提供这些实施例使得本公开满足适用的法律要求。
在本公开的第一个示例性实施例中,提供了一种芯片IO现场可编程控制装置。图1为本公开第一实施例芯片IO现场可编程控制装置的结构框图。如图1所示,本公开芯片IO现场可编程控制装置包括:输出选择模块,输入选择模块,输出上拉下拉控制模块,输入上拉下拉控制模块以及配置模块。每个IO均可以配置完全独立的输入功能和输出功能,以及独立配置输入使能和输出使能。
以下分别对本实施例芯片IO现场可编程控制装置的各个组成部分进行详细描述。
输出选择模块输入端连接到各内部功能模块,输出端连接到芯片IO,用于选择内部功能模块到IO管脚的输出通路以及IO输出使能控制。该输出选择模块包括:多个第一选择器,所述第一选择器和芯片IO数量相同,各个第一选择器的数据输入端与各个内部功能模块的输出信号端连接,第一选择器的选择信号来自于配置模块。
输入选择模块输入端连接到芯片IO,输出端连接到各内部功能模块,用于选择芯片IO到内部功能模块的输入通路以及IO输入使能控制。该输入选择模块包括:多个第二选择器,所述第二选择器数量和内部功能模块输入数量相同,各个第二选择器的数据输入端与各个的IO管脚的连接,第二选择器的选择信号来自于配置模块。
输出上拉下拉控制模块连接到配置模块,用于控制芯片IO的输出上拉及下拉。该输出上拉下拉控制模块包括:第一上拉下拉控制逻辑模块,接收来自于配置模块的控制信号控制芯片IO的输出上拉及下拉;
输入上拉下拉控制模块连接到配置模块,用于控制IO管脚的输入上拉及下拉。该输入上拉下拉控制模块包括:第二上拉下拉控制逻辑模块,接收来自于配置模块的控制信号控制芯片IO的输入上拉及下拉;
配置模块连接到输出选择模块,输入选择模块,IO输入上拉下拉控制模块,输出上拉下拉控制模块以及输入上拉下拉控制模块,用于配置IO控制器的输入选择,输出选择,上拉选择和下拉选择。
在本公开的技术方案中,通过使用多组多路选择器,每个输出功能多路选择器的输入端是所有芯片内部功能模块的输出,输出端连接到一个芯片IO的输出。每个输入功能多路选择器的输入端是从所有芯片IO的输入连接过来,输出端是一个芯片内部功能模块的输入,使所有的输入输出可以自由配置到任意芯片IO,简化了PCB布线。
以下以集成电路芯片系统的内部功能模块具有256路IO,芯片IO为48路为例进行说明。图2为输出选择模块内部结构示意图,如图2所述,其中,输出选择模块输入端连接到内部功能模块的256路输出,输出端连接到48路芯片IO,用于在256路内部功能模块输出中选择到IO管脚的48路输出通路。该输出选择模块包括48个第一选择器,与芯片IO数量相同,48个选择器的数据输入端与256路内部功能模块的输出信号端连接,第一选择器的选择信号来自于配置模块。
图3为输入选择模块内部结构示意图,输入选择模块输入端连接到48路芯片IO,输出端连接到内部功能模块的256路输入,用于选择48路芯片IO到256路内部功能模块的输入通路。该输入选择模块包括256个第二选择器,与内部功能模块输入数量相同,256个第二选择器的数据输入端与48路芯片IO的连接,第二选择器的选择信号来自于配置模块。
由于所有输入电路具有可被配置的上拉及下拉控制,通过上拉及下拉控制对输入电路做可编程操作,可用于正常工作模式的功能连接和在无外部设备时做低速设备的自身调试;低速功能的输入输出只经过两级选择逻辑连接芯片IO和内部功能模块,高速功能的输入输出只经过一级选择逻辑连接芯片IO和内部功能模块,提高了高速功能的输入输出性能。
至此,本公开第一实施例芯片IO现场可编程控制装置介绍完毕。
根据本公开另一个方面,本公开的第二个示例性实施例提供了一种芯片IO输入功能和输出功能的可编程配置方法,图4为本公开实施例芯片IO输入功能和输出功能的可编程配置方法流程图,如图4所示,对芯片IO进行输入功能和输出功能的可编程配置的方法包括以下步骤:
步骤A,在芯片上电后,初始化控制装置,将芯片IO配置为调试模式,将调试功能输入数据及使能连接到IO并配置IO为输入模式,将调试功能输出数据及使能连接到IO并配置IO为输出模式;
步骤B,初始化完成后,控制装置读取ROM配置,根据ROM配置判断芯片的工作模式,若是调试模式则转至步骤C,若是正常工作模式则转至步骤D;
步骤C,保持初始化连接方式,并打开调试功能,连接待调试设备到IO管脚,并使用输入和输出上拉下拉控制模块对芯片执行调试;
优选地,步骤C中,在调试模式下,如果在芯片里同时集成了主设备和从设备,可将主设备的输出和从设备的输入连接到某一管脚的输出和输入,将主设备的输入和从设备的输出也连接到某一管脚的输出和输入,在芯片IO上连接成回路,可以直接用主设备控制从设备,方便做自身测试。
步骤D,根据工作模式的类型,从所有的可选功能中选出需要的功能,将该功能输入数据及使能连接到IO并配置IO为输入模式,将输出数据及使能连接到IO并配置IO为输出模式。
其中,步骤D中进一步包括,将未使用的输入根据需要自由做上拉或下拉。
优选地,步骤D中,可以配置IO为高速功能输入输出或低速功能输入输出,图5为本公开实施例芯片IO现场可编程控制装置高速功能输入输出和低速功能输入输出连接关系示意图,如图5所示,高速功能的输出经过一级选择逻辑连接到IO,输入经过一级选择逻辑从IO连接到内部功能模块;低速功能的输入输出经过两级选择逻辑连接IO和内部功能模块。
当然,上述硬件结构还应当包含电源模块(图未示)等功能模块,这些是本领域内的一般技术人员可以理解的,本领域内一般技术人员也可以根据功能的需要,添加相应的功能模块,在此不作赘述。
至此,本公开第二实施例芯片IO现场可编程控制方法介绍完毕。
至此,已经结合附图对本公开实施例进行了详细描述。需要说明的是,在附图或说明书正文中,未绘示或描述的实现方式,均为所属技术领域中普通技术人员所知的形式,并未进行详细说明。此外,上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式,本领域普通技术人员可对其进行简单地更改或替换,例如:
还需要说明的是,实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附图的方向,并非用来限制本公开的保护范围。贯穿附图,相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时,将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例,而仅示意本公开实施例的内容。另外,在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者,单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
此外,除非特别描述或必须依序发生的步骤,上述步骤的顺序并无限制于以上所列,且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用,即不同实施例中的技术特征可以自由组合形成更多的实施例。
本公开的实施例的所有的模块都可以是硬件结构,硬件结构的物理实现包括但不局限于物理器件,物理器件包括但不局限于晶体管,忆阻器,DNA计算机。
本领域那些技术人员可以理解,可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件,以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且,在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地,应当理解,为了精简本公开并帮助理解各个公开方面中的一个或多个,在上面对本公开的示例性实施例的描述中,本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如下面的权利要求书所反映的那样,公开方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本公开的单独实施例。
以上所述的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (6)
1.一种芯片IO现场可编程控制的装置,包括:
输出选择模块,其输入端连接到芯片各内部功能模块,输出端连接到芯片IO,用于选择内部功能模块到IO管脚的输出通路以及IO输出使能控制;所述输出选择模块包括多个第一选择器,所述第一选择器和芯片IO数量相同;
输入选择模块,其输入端连接到芯片IO,输出端连接到各内部功能模块,用于选择芯片IO到内部功能模块的输入通路以及IO输入使能控制;所述输入选择模块包括多个第二选择器,所述第二选择器数量和内部功能模块输入数量相同;
配置模块,连接到输出选择模块及输入选择模块,用于配置IO控制器的输入选择及使能,以及输出选择及使能;
输出上拉及下拉控制模块,连接到配置模块,用于控制IO管脚的输出上拉及下拉;
输入上拉下拉控制模块,连接到配置模块,用于控制IO管脚的输入上拉及下拉;
其中,所述输出上拉及下拉控制模块包括:第一上拉下拉控制逻辑模块,接收来自于配置模块的控制信号控制芯片IO的输出上拉及下拉;
所述输入上拉及下拉控制模块包括:第二上拉下拉控制逻辑模块,接收来自于配置模块的控制信号控制芯片IO的输入上拉及下拉;
通过上拉及下拉控制对输入电路做可编程操作,用于正常工作模式的功能连接和在无外部设备时做低速设备的自身调试;
在调试模式下,在芯片里同时集成了主设备和从设备时,通过将主设备的输出和从设备的输入连接到同一管脚的输出和输入,将主设备的输入和从设备的输出也连接到同一管脚的输出和输入,在芯片IO上连接成回路,以直接用主设备控制从设备进行自身测试;使用输入上拉下拉控制模块和输出上拉下拉控制模块对芯片执行调试。
2.根据权利要求1所述的装置,其中,
所述输出选择模块中各个第一选择器的数据输入端与各个内部功能模块的输出信号端连接,第一选择器的信号选择端连接至配置模块;
所述配置模块,用于按照内部功能模块输出的需求,根据逻辑连接关系选择并使能相应的第一选择器,令需要的内部功能模块输出连接至芯片IO。
3.根据权利要求2所述的装置,其中:
所述输入选择模块中各个第二选择器的数据输入端与各个的IO管脚的连接,第二选择器的信号选择端连接至配置模块;
所述配置模块,用于按照芯片IO输入的需求,根据逻辑连接关系选择并使能相应的第二选择器,令需要的芯片IO输入连接至内部功能模块。
4.根据权利要求2所述的装置,其中,配置模块可配置IO为以下两种模式其中之一:
高速功能输入输出,该高速功能的输入输出经过一级选择逻辑连接芯片IO和内部逻辑;
低速功能输入输出,该低速功能的输入输出经过两级选择逻辑连接芯片IO和内部逻辑。
5.一种芯片IO现场可编程控制的方法,采用如权利要求1~4任一项所述的芯片IO现场可编程控制的装置,包括以下步骤:
步骤A,在芯片上电后,初始化控制装置,将芯片IO配置为调试模式,将调试功能输入数据及使能连接到IO并配置IO为输入模式,将调试功能输出数据及使能连接到IO并配置IO为输出模式;
步骤B,初始化完成后,控制装置读取ROM配置,根据ROM配置判断芯片的工作模式,若是调试模式则转至步骤C,若是正常工作模式则转至步骤D;
步骤C,保持初始化连接方式,并打开调试功能, 连接待调试设备到IO管脚;
步骤D,根据工作模式的类型,从所有的可选功能中选出需要的功能,将该功能输入数据及使能连接到IO并配置IO为输入模式,将输出数据及使能连接到IO并配置IO为输出模式。
6.根据权利要求5所述的方法,所述步骤D进一步包括,使用输入上拉下拉控制模块和输出上拉下拉控制模块将未使用的输入根据需要自由做上拉或下拉。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710659918.0A CN107479411B (zh) | 2017-08-04 | 2017-08-04 | 芯片io现场可编程控制的装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710659918.0A CN107479411B (zh) | 2017-08-04 | 2017-08-04 | 芯片io现场可编程控制的装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107479411A CN107479411A (zh) | 2017-12-15 |
CN107479411B true CN107479411B (zh) | 2021-04-13 |
Family
ID=60597697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710659918.0A Active CN107479411B (zh) | 2017-08-04 | 2017-08-04 | 芯片io现场可编程控制的装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107479411B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111781490A (zh) * | 2020-07-08 | 2020-10-16 | 上海励驰半导体有限公司 | 芯片测试系统、方法、设备及介质 |
CN112836463A (zh) * | 2020-12-31 | 2021-05-25 | 北京百瑞互联技术有限公司 | 一种集成电路io口复用的装置、方法、存储介质及设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1536486A (zh) * | 2003-04-04 | 2004-10-13 | 上海华园微电子技术有限公司 | 可自测试的带微处理器的智能卡芯片 |
CN105677616A (zh) * | 2016-03-17 | 2016-06-15 | 李晓波 | 处理器实现管脚附加输入/输出功能可配置的方法及装置 |
CN106776195A (zh) * | 2016-12-16 | 2017-05-31 | 福州瑞芯微电子股份有限公司 | 一种soc芯片调试方法和设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85108326A (zh) * | 1984-11-20 | 1986-12-03 | 得克萨斯仪器公司 | 有自测试能力的超大规模集成电路 |
JP4235831B2 (ja) * | 2005-02-22 | 2009-03-11 | セイコーエプソン株式会社 | ターゲットシステム、デバッグシステム、集積回路装置、マイクロコンピュータ及び電子機器 |
CN100545826C (zh) * | 2006-11-10 | 2009-09-30 | 上海海尔集成电路有限公司 | 一种微控制器 |
CN101340352A (zh) * | 2008-08-15 | 2009-01-07 | 华为技术有限公司 | 一种线与仲裁总线互联的方法、装置和系统 |
CN102540050A (zh) * | 2010-12-20 | 2012-07-04 | 安凯(广州)微电子技术有限公司 | 一种测试芯片的方法及装置 |
CN105842615B (zh) * | 2015-01-14 | 2019-03-05 | 扬智科技股份有限公司 | 可于异常状态下进行调试的系统芯片及其调试方法 |
-
2017
- 2017-08-04 CN CN201710659918.0A patent/CN107479411B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1536486A (zh) * | 2003-04-04 | 2004-10-13 | 上海华园微电子技术有限公司 | 可自测试的带微处理器的智能卡芯片 |
CN105677616A (zh) * | 2016-03-17 | 2016-06-15 | 李晓波 | 处理器实现管脚附加输入/输出功能可配置的方法及装置 |
CN106776195A (zh) * | 2016-12-16 | 2017-05-31 | 福州瑞芯微电子股份有限公司 | 一种soc芯片调试方法和设备 |
Also Published As
Publication number | Publication date |
---|---|
CN107479411A (zh) | 2017-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10281524B2 (en) | Test partition external input/output interface control for test partitions in a semiconductor | |
US5331571A (en) | Testing and emulation of integrated circuits | |
JP4422427B2 (ja) | 単一チップシステム及びこのシステムのテスト/デバッグ方法 | |
US20060090110A1 (en) | Connecting multiple test access port controllers on a single test access port | |
US20020153923A1 (en) | Ic with digital and analog circuits and mixed signal i/o pins | |
US6813739B1 (en) | Scan interface chip (SIC) system and method for scan testing electronic systems | |
EP1668375B1 (en) | Integrated circuit with jtag port, tap linking module, and off-chip tap interface port | |
JP2012088321A (ja) | 試験アクセス・ポート・スイッチ | |
CN102998614A (zh) | 可实现dsp单板或多板jtag调试的系统及调试方法 | |
JPH05281304A (ja) | テスト回路を内蔵したアナログ・ディジタル混在マスタ | |
US6754863B1 (en) | Scan interface chip (SIC) system and method for scan testing electronic systems | |
US20100312934A1 (en) | System and Method for Multi-Protocol Bus Communications | |
CN107479411B (zh) | 芯片io现场可编程控制的装置及方法 | |
US20150149842A1 (en) | Test device and method using a separate control module for test | |
US6760876B1 (en) | Scan interface chip (SIC) system and method for scan testing electronic systems | |
CN107300666B (zh) | 一种soc片上嵌入式ip硬核的测试访问隔离结构 | |
CN116243147B (zh) | 基于pad功能矩阵的集成控制芯片外设自测试方法及装置 | |
CN116930730B (zh) | 一种灵活配置片内扫描链的互连测试结构 | |
US8639853B2 (en) | Programmable waveform technology for interfacing to disparate devices | |
US20170146600A1 (en) | Scan Logic For Circuit Designs With Latches And Flip-Flops | |
US9575123B2 (en) | Registers for post configuration testing of programmable logic devices | |
CN203012704U (zh) | 可实现dsp单板或多板jtag调试的系统 | |
JP3207245B2 (ja) | Jtagアーキテクチャのための回路 | |
WO2011091750A1 (zh) | 单板内器件的边界扫描方法、装置及单板 | |
CN115327344A (zh) | 应用于ate测试的芯片内部的tc模块和集成芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |