CN105677616A - 处理器实现管脚附加输入/输出功能可配置的方法及装置 - Google Patents

处理器实现管脚附加输入/输出功能可配置的方法及装置 Download PDF

Info

Publication number
CN105677616A
CN105677616A CN201610152095.8A CN201610152095A CN105677616A CN 105677616 A CN105677616 A CN 105677616A CN 201610152095 A CN201610152095 A CN 201610152095A CN 105677616 A CN105677616 A CN 105677616A
Authority
CN
China
Prior art keywords
pin
function
output
treater
additional input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610152095.8A
Other languages
English (en)
Inventor
李晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201610152095.8A priority Critical patent/CN105677616A/zh
Publication of CN105677616A publication Critical patent/CN105677616A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

处理器实现管脚附加输入/输出功能可配置的方法及装置，本发明涉及计算机技术范畴中的处理器体系结构领域，是通过如下技术方案实现的：在处理器中实现管脚附加输入/输出功能可配置的方法及装置，处理器管脚与配置到该管脚的附加输入/输出功能是可配置的，用户可在使用时通过程序/指令将任意一个附加输入/输出功能配置到处理器的任意的一个管脚上，它的硬件部分主要由一个管脚功能配置表、交换开关及相关控制模块/装置所组成。具有如下特点：处理器管脚与配置到该管脚的附加输入/输出功能是可配置的；用户可在使用时通过程序/指令对处理器管脚的附加输入/输出功能进行配置，即用户可在使用时通过程序/指令将任意一个附加输入/输出功能配置到处理器的任意的一个管脚上。

Description

处理器实现管脚附加输入/输出功能可配置的方法及装置
技术领域
本发明涉及计算机技术范畴中的处理器体系结构领域，具体说是在处理器中实现管脚附加输入/输出功能可配置的方法及使用这种方法的装置。
背景技术
处理器的管脚除具备基本的通用输入输出（GPIO）功能外，还附加了一些与某些内部功能模块相关的附加输入/输出功能。附加了某个附加输入/输出功能的管脚实际上就成为了那个内部功能模块的数据输入/输出管脚。例如串口模块是处理器的一种最为常用的内部功能模块，附加到某个管脚上的附加输入功能RX就是该串口模块的数据输入管脚，而附加到另某个管脚上的附加输出功能TX就是该串口模块的数据输出管脚。值得一提的是，有些附加到管脚上的是即能输入又能输出的附加输入输出功能。
一般情况下，处理器一旦完成设计进入生产销售阶段，处理器的所有管脚的附加输入/输出功能就完全固定且不再能改变了。这种管脚与管脚附加功能之间的固定关系虽然简化了处理器的设计，但也带来了一些应用上的不便。
发明内容
有鉴于此，本发明的目的在于克服上述现有技术中的不足之处，提出一种在处理器中实现管脚附加输入/输出功能可配置的方法。
本发明是通过如下技术方案实现的：在处理器中实现管脚附加输入/输出功能可配置的方法及装置，处理器管脚与配置到该管脚的附加输入/输出功能是可配置的，用户可在使用时通过程序/指令将任意一个附加输入/输出功能配置到处理器的任意的一个管脚上，它的硬件部分主要由一个管脚功能配置表、交换开关及相关控制模块/装置所组成，其中：
管脚功能配置表：用于记录当前配置给每个管脚的功能；配置表是一个一维数组，数组的下标是处理器是通用输入/输出GPIO管脚的编号，数组元素的内容是附加输入/输出功能的编号；
另外，管脚功能配置表也可以采用另外一种设计方案：数组的下标是附加输入/输出功能的编号，数组元素的内容是处理器GPIO管脚的编号；
交换开关：由一些组合逻辑和/或时序逻辑所构成，完成处理器的所有内部功能模块的输入/输出数据寄存器到部分或全部GPIO管脚的连接。
基于该方法设计的处理器具有如下特点：
1、处理器管脚与配置到该管脚的附加输入/输出功能不是固定不变的、而是可配置的；
2、用户可在使用时通过程序/指令对处理器管脚的附加输入/输出功能进行配置，即用户可在使用时通过程序/指令将任意一个附加输入/输出功能配置到处理器的任意的一个管脚上。
具体实施方式：
处理器实现管脚附加输入/输出功能可配置的方法及装置，处理器管脚与配置到该管脚的附加输入/输出功能是可配置的，用户可在使用时通过程序/指令将任意一个附加输入/输出功能配置到处理器的任意的一个管脚上，它的硬件部分主要由一个管脚功能配置表、交换开关及相关控制模块/装置所组成，其中：
管脚功能配置表：用于记录当前配置给每个管脚的功能；配置表是一个一维数组，记为FunAss[]，数组的下标是处理器是通用输入/输出GPIO管脚的编号，数组元素的内容是附加输入/输出功能的编号，即FunAss[i]=j表示配置给“管脚i”的是“附加输入/输出功能j”；
另外，管脚功能配置表也可以采用另外一种设计方案：数组的下标是附加输入/输出功能的编号，数组元素的内容是处理器GPIO管脚的编号，记为PinAss[]；PinAss[i]=j表示将“附加输入/输出功能i”配置给“管脚j”。
交换开关：由一些组合逻辑和/或时序逻辑所构成，完成处理器的所有内部功能模块的输入/输出数据寄存器到部分或全部GPIO管脚的连接。
实现“处理器管脚附加功能可配置”的模块/装置的主要工作要点包括：
1、当处理器的某个或某多个内部功能模块的数据输入使能位被使能后，由管脚功能配置表查得该内部功能模块的数据输入管脚的编号，并据此选通交换开关中“查得的数据输入管脚的数据输入寄存器”到“所述的内部功能模块的数据输入寄存器”之间的连接，亦即将“查得的数据输入管脚的数据输入寄存器”连到“所述的内部功能模块的数据输入寄存器”，实现输入到所述的“内部功能模块”的数据是来自由“管脚功能配置表”所决定的那个管脚上输入的数据；
2、当处理器的某个或某多个内部功能模块的数据输出使能位被使能后，由管脚功能配置表查得该内部功能模块的数据输出管脚的编号，并据此选通交换开关中“查得的数据输入管脚的数据输出寄存器”到“所述的内部功能模块的数据输出寄存器”之间的连接，亦即将“所述的内部功能模块的数据输出寄存器”连到“查得的数据输出管脚的数据输出寄存器”，实现所述的“内部功能模块”输出的数据是输出到由“管脚功能配置表”所决定的那个管脚上；
3、如果处理器的某个或某多个内部功能模块的输入输出是双向（即能输入又能输出）的，则当该内部功能模块的数据输入输出使能位被使能后，同时完成上述1和2所述的连接，实现所述的“内部功能模块”到由“管脚功能配置表”所决定的那个管脚的数据的输入与输出。
本文所述仅为本发明技术构思下的一些基本说明，而依据本发明的技术构想所做的任何等效变换，均应属于本发明的保护范围。

Claims (4)

1.处理器实现管脚附加输入/输出功能可配置的方法，其特征在于：处理器管脚与配置到该管脚的附加输入/输出功能是可配置的。
2.根据权利要求1所述的一种处理器实现管脚附加输入/输出功能可配置的方法，其特征在于：用户可在使用时通过程序/指令将任意一个附加输入/输出功能配置到处理器的任意的一个管脚上。
3.处理器实现管脚附加输入/输出功能可配置的方法的装置，其特征在于：它的硬件部分主要由一个管脚功能配置表、交换开关及相关控制模块/装置所组成，其中：
1）管脚功能配置表：用于记录当前配置给每个管脚的功能；配置表是一个一维数组，数组的下标是处理器是通用输入/输出GPIO管脚的编号，数组元素的内容是附加输入/输出功能的编号；
另外，管脚功能配置表也可以采用另外一种设计方案：数组的下标是附加输入/输出功能的编号，数组元素的内容是处理器GPIO管脚的编号；
2）交换开关：由一些组合逻辑和/或时序逻辑所构成，完成处理器的所有内部功能模块的输入/输出数据寄存器到部分或全部GPIO管脚的连接。
4.根据权利要求1、2或3所述的一种在处理器中实现管脚附加输入/输出功能可配置的方法及装置，其特征在于它的主要工作要点包括：
1）当处理器的某个或某多个内部功能模块的数据输入使能位被使能后，由管脚功能配置表查得该内部功能模块的数据输入管脚的编号，并据此选通交换开关中“查得的数据输入管脚的数据输入寄存器”到“所述的内部功能模块的数据输入寄存器”之间的连接；
2）当处理器的某个或某多个内部功能模块的数据输出使能位被使能后，由管脚功能配置表查得该内部功能模块的数据输出管脚的编号，并据此选通交换开关中“查得的数据输入管脚的数据输出寄存器”到“所述的内部功能模块的数据输出寄存器”之间的连接；
3）如果处理器的某个或某多个内部功能模块的输入输出是双向（即能输入又能输出）的，则当该内部功能模块的数据输入输出使能位被使能后，同时完成上述1）和2）所述的连接。
CN201610152095.8A 2016-03-17 2016-03-17 处理器实现管脚附加输入/输出功能可配置的方法及装置 Pending CN105677616A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610152095.8A CN105677616A (zh) 2016-03-17 2016-03-17 处理器实现管脚附加输入/输出功能可配置的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610152095.8A CN105677616A (zh) 2016-03-17 2016-03-17 处理器实现管脚附加输入/输出功能可配置的方法及装置

Publications (1)

Publication Number Publication Date
CN105677616A true CN105677616A (zh) 2016-06-15

Family

ID=56310814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610152095.8A Pending CN105677616A (zh) 2016-03-17 2016-03-17 处理器实现管脚附加输入/输出功能可配置的方法及装置

Country Status (1)

Country Link
CN (1) CN105677616A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107479411A (zh) * 2017-08-04 2017-12-15 北京嘉楠捷思信息技术有限公司 芯片io现场可编程控制的装置及方法
CN107885681A (zh) * 2016-09-29 2018-04-06 比亚迪股份有限公司 管脚控制装置和方法
WO2018161321A1 (zh) * 2017-03-09 2018-09-13 深圳市大疆创新科技有限公司 F通道控制方法及装置
CN112380160A (zh) * 2020-11-13 2021-02-19 广东青云计算机科技有限公司 一种在处理器中实现管脚功能可动态再配置的装置及方法
CN113906401A (zh) * 2019-06-04 2022-01-07 微芯片技术股份有限公司 用于连接核心独立外围设备的虚拟端口
CN114026552A (zh) * 2019-06-20 2022-02-08 微芯片技术股份有限公司 具有可配置逻辑外围设备的微控制器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201021995Y (zh) * 2006-12-27 2008-02-13 缪立循 一种嵌入式核芯模块
US20080100327A1 (en) * 2006-10-30 2008-05-01 Yuen Tat Lee Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
US20110260752A1 (en) * 2010-04-27 2011-10-27 Sebastien Jouin General purpose input/output pin mapping
CN102609286A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种基于处理器控制的fpga配置程序远程更新系统及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080100327A1 (en) * 2006-10-30 2008-05-01 Yuen Tat Lee Apparatuses and methods for outputting signals during self-heat burn-in modes of operation
CN201021995Y (zh) * 2006-12-27 2008-02-13 缪立循 一种嵌入式核芯模块
US20110260752A1 (en) * 2010-04-27 2011-10-27 Sebastien Jouin General purpose input/output pin mapping
CN102609286A (zh) * 2012-02-10 2012-07-25 株洲南车时代电气股份有限公司 一种基于处理器控制的fpga配置程序远程更新系统及其方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107885681A (zh) * 2016-09-29 2018-04-06 比亚迪股份有限公司 管脚控制装置和方法
CN107885681B (zh) * 2016-09-29 2020-10-23 比亚迪股份有限公司 管脚控制装置和方法
WO2018161321A1 (zh) * 2017-03-09 2018-09-13 深圳市大疆创新科技有限公司 F通道控制方法及装置
CN108700855A (zh) * 2017-03-09 2018-10-23 深圳市大疆创新科技有限公司 F通道控制方法及装置
CN107479411A (zh) * 2017-08-04 2017-12-15 北京嘉楠捷思信息技术有限公司 芯片io现场可编程控制的装置及方法
CN107479411B (zh) * 2017-08-04 2021-04-13 北京嘉楠捷思信息技术有限公司 芯片io现场可编程控制的装置及方法
CN113906401A (zh) * 2019-06-04 2022-01-07 微芯片技术股份有限公司 用于连接核心独立外围设备的虚拟端口
CN114026552A (zh) * 2019-06-20 2022-02-08 微芯片技术股份有限公司 具有可配置逻辑外围设备的微控制器
CN114026552B (zh) * 2019-06-20 2024-04-12 微芯片技术股份有限公司 具有可配置逻辑外围设备的微控制器
CN112380160A (zh) * 2020-11-13 2021-02-19 广东青云计算机科技有限公司 一种在处理器中实现管脚功能可动态再配置的装置及方法

Similar Documents

Publication Publication Date Title
CN105677616A (zh) 处理器实现管脚附加输入/输出功能可配置的方法及装置
WO2014116861A3 (en) Parallel processing with proactive solidarity cells
CN107111572B (zh) 用于避免死锁的方法和电路
US20060149886A1 (en) Bus controller and bus control method for use in computer system
CA2446983A1 (en) Programmable logic device including programmable interface core and central processing unit
CN104202161A (zh) 一种SoC密码芯片
CN102625480A (zh) 一种基于中高速传感器网络的开发平台
CN107562689A (zh) 一种系统级芯片和终端
CN102592683A (zh) 一种芯片测试模式的进入方法及相关装置
CN106852188A (zh) 基于通用串行总线的数据交互方法和通用串行总线设备
CN201374062Y (zh) Fpga在线配置电路
CN103699511A (zh) 一种给多个mcu串行写程序的接口装置
CN105868138B (zh) Usb接口自动切换装置
CN103246623B (zh) Soc计算设备扩展系统
WO2022086730A1 (en) Asynchronous pipeline merging using long vector arbitration
CN105893036A (zh) 一种嵌入式系统的兼容式加速器扩展方法
CN105824396A (zh) 一种桌面式计算机智能控制与管理方法
WO2008099931A1 (ja) マイクロコンピュータの模擬装置
CN203909780U (zh) 车辆远程升级装置
CN102169332A (zh) 一种并行执行多个独立的时序程序的可编程序控制器
CN205566357U (zh) 一种基于cpld实现数据中心框式交换机线卡架构
CN106855846A (zh) 一种基于PCIE Switch的PCIE信号扩展系统及方法
CN105117370B (zh) 一种多协议密码算法处理器及片上系统
US8954622B1 (en) Embedded programmable logic for logic stacking on application processor
CN213092307U (zh) 一种串口切换装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160615

RJ01 Rejection of invention patent application after publication