CN101299228B - 一种基于单cpu双总线的安全网络终端 - Google Patents
一种基于单cpu双总线的安全网络终端 Download PDFInfo
- Publication number
- CN101299228B CN101299228B CN2008100142219A CN200810014221A CN101299228B CN 101299228 B CN101299228 B CN 101299228B CN 2008100142219 A CN2008100142219 A CN 2008100142219A CN 200810014221 A CN200810014221 A CN 200810014221A CN 101299228 B CN101299228 B CN 101299228B
- Authority
- CN
- China
- Prior art keywords
- bus
- safety zone
- bridge
- network terminal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
本发明涉及一种新型的基于单CPU双总线的安全网络终端,通过物理隔离和访问控制对已知或未知的网络入侵提供抵御功能,采用单一的CPU和两条物理上隔离的安全区域和非安全区域系统总线,由总线桥接器控制CPU和系统总线的动态连接,实现两条系统总线的物理隔离;涉及的因特网通讯设备仅连接到一条总线,涉及的安全数据存储设备连接到另一条系统总线上;使用一条共享总线用于共享键盘、鼠标等输入/输出设备与内外系统总线通信;本发明能有效防止网络入侵,保障信息安全,具有成本低廉,扩展功能强,安全可靠等优点。
Description
技术领域:
本发明涉及一种新型的基于单CPU双总线的安全网络终端,特别是一种通过物理隔离和访问控制可对已知或者未知的网络入侵提供抵御功能,提高因特网可靠性、稳定性和安全性的网络终端装置。
背景技术:
现有的计算机网络尤其是因特网具有开放性、互联性、连接方式的多样性及网络终端分布的不均匀性,网络通讯协议、操作系统本身的安全漏洞,再加上人为的疏忽,致使网络易受计算机病毒、黑客或恶意软件的侵害。存储在计算机中的敏感信息(例如密钥、信用卡、银行账户、网络账户、以及个人隐私信息等)容易在用户不知情的情况下被黑客或者恶意软件窃取。
传统的网络终端都是基于冯·诺伊曼体系结构或哈佛体系结构的,CPU、内存、输入/输出、外存和网络接口都被连接到一个单一的系统总线(包括控制总线,数据线和地址线,以下简称单总线)上。一旦来自任何网点的入侵者强行进入系统,它们可以获取对整个网络终端的控制权,对于这种模型,CPU是一个集中的控制和运算单元。尽管现在多处理器计算机非常普遍,但是这些处理器只是通过软件组合,来完成一个或者一系列任务。换句话说,它们共用同一条系统总线,一旦入侵者从任何网点入侵系统,它们就可以接管整个系统。受限于该体系结构模型,网络终端经由网络尤其是因特网特别容易受到入侵。因此,存储在网络终端内的信息非常容易遭受到计算机黑客的攻击。近年来,网络安全问题已经成为研究热点,例如病毒扫描技术和防火墙技术、各类入侵检测技术、软硬件加密技术、网络终端设备中植入可信平台模块(Trusted Platform Module)安全芯片等。这些技术在一定程度上解决了信息窃取问题,但是当前的研究都是基于单总线的,其解决方案不能从根本上解决信息安全问题。
发明内容:
本发明的目的在于克服现有的单总线体系结构的终端技术存在的缺点,设计一种新型的基于单CPU双总线的安全网络终端,通过其物理隔离和访问控制功能,实现防入侵、保护信息安全的特性。为实现上述目的,本发明主体结构分为安全区域和非安全区域,采用单一的CPU,安全区域由内存、硬盘和其他输入/输出设备经过安全区域总线电信息连通组合构成;非安全区域由RAM/ROM、因特网设备和其他输入/输出设备经过非安全区域总线电信息连通组合构成;安全区域与非安全区域之间并行接有交叉开关和总线桥接器,交叉开关一端口与总线桥接器一端口电连通,总线桥接器另一端口连接CPU,交叉开关的另一端口接有共享总线,共享总线上分别接有内存、闪存、时钟和输入/输出各单元并电信息连通;总线桥接器分别控制CPU、安全区域总线、非安全区域总线和共享总线的动态连接并实现安全区域总线和非安全区域总线的数据交换与物理隔离;共享总线用于共享键盘、鼠标或其他输入/输出设备与内外系统总线的通信;因特网设备通过非安全区域总线与网络终端中的其他部分分离,因特网设备接口属于分离的安全区域总线;采用交叉开关,使CPU在同一时刻仅能连接到安全区域总线和非安全区域总线中的一条,使存储设备中数据仅能被计算机用户存取,用户数据与外部网络分离,入侵者通过外部网络非法进入时用户数据也不能被获取;由总线桥接器控制的CPU在同一时刻仅能连接到一条总线,形成两条总线的物理隔离,保护连接到非安全区域总线的用户数据;非安全区域总线和安全区域总线之间的数据通信或设备共享均通过共享总线实现,由总线桥接器控制共享总线在同一时刻仅和一条系统总线相连;连接于共享总线的设备包括键盘、鼠标、显示器、内存(RAM/ROM)和闪存(FLASH)等。
本发明的系统结构分为安全区域、非安全区域和中间电信连接体
系三个部分,以安全区域总线A为主体的安全区域,由内存、硬盘和其他输入/输出设备电连通组合构成;以非安全区域总线B为主体的非安全区域由内存、因特网设备和其他输入/输出设备电连通组合构成;以共享总线为主体构成中间电信连接体系由内存、时钟、交叉开关、总线桥接器、CPU、闪存和输入/输出设备电连通组合而成。
本发明与现有的网络终端相比,能够有效地防止网络入侵,保障信息安全,具有成本低廉,扩展功能强,安全可靠等优点,并可对已知或者未知的网络入侵提供强大的抵御能力,从根本上解决网络终端的信息安全问题。
附图说明:
图1本发明涉及的体系结构原理示意框图。
图2为本发明实施例之硬件组成结构原理示意框图。
具体实施方式:
下面通过实施例并结合附图做进一步描述。
实施例:
本实施例涉及一种新型的基于单CPU双总线安全网络终端的实现体系结构,是一个具有免入侵(intrusion-free)、信息和数据安全的安全网络终端。该体系结构包括:带有独立系统总线A和B的安全区域和非安全区域;因特网接口仅连接到非安全区域总线15上;总线桥接器7(BUS Bridge)通过约定机制控制CPU8和两条总线A与B的连接;主要的(受保护的)存储器仅连接到安全区域的总线(总线A)上;共享设备通过双端口电路和总线A或总线B连接,用于基本输入输出设备的共享以及内外通信等。
本实施例体系结构的单元部件包括内存1和4、硬盘2、其他输入/输出设备3和12、时钟5、交叉开关6、总线桥接器7、CPU8、输入/输出9、闪存10、RAM/ROM11、因特网设备13、安全区域17、安全区域总线14(或总线A)、共享总线16、非安全区域18、非安全区域总线15(或总线B)、CommonFlash19、外围设备20、DMA控制器21和22、SDRAM控制器23和25、IDE控制器24、以太网接口26、可扩展外围设备接口27和28、串行配置设备29和扩展Flash30。
本实施例的主体结构分为安全区域17和非安全区域18,采用单一的CPU8,安全区域17由内存1和4、硬盘2和其他输入/输出设备3和12经过安全区域总线14(或总线A)电信息连通组合构成;非安全区域18由RAM/ROM11、因特网设备13和其他输入/输出设备3和12经过非安全区域总线15(或总线B)电信息连通组合构成;安全区域17与非安全区域18之间并行接有交叉开关6和总线桥接器7,交叉开关6一端口与总线桥接器7一端口电连通,总线桥接器7另一端口连接CPU8,交叉开关6的另一端口接有共享总线16,共享总线16上分别接有内存1和4、闪存10、时钟5和输入/输出9各单元并电信息连通;总线桥接器7分别控制CPU8、安全区域总线14(或总线A)、非安全区域总线15(或总线B)和共享总线16的动态连接并实现安全区域总线14(或总线A)和非安全区域总线15(或总线B)的数据交换与物理隔离;共享总线16用于共享键盘、鼠标或其他输入/输出设备3和12与内外系统总线的通信;因特网设备13通过非安全区域总线15(或总线B)与网络终端中的其他部分分离,因特网设备13接口属于分离的安全区域总线14(或总线A);采用交叉开关6,使CPU8在同一时刻仅能连接到安全区域总线14(或总线A)和非安全区域总线15(或总线B)中的一条,使存储设备中数据仅能被计算机用户存取,用户数据与外部网络分离,入侵者通过外部网络非法进入时用户数据也不能被获取。
本实施例的网络接口作为输入/输出设备加到系统总线上,并与其它硬件接口分离,既把网络和其它部分分隔开,又保证数据通过网络传送;通常网络终端处于安全区域的状态中,在此执行所有的计算工作;根据网络的访问需求(如当需要数据传送时),通过总线桥接器7动态进行区域间的切换。在非安全区域中,所有通信数据通过总线桥接器7存储在共享总线16上的片内内存1上;总线桥接器7由网络终端操作者或OS管理。
本实施例涉及的网络终端系统包含CPU、外存、网络接口(以太网或无线的)以及共享总线上的内存、闪存、显示器、键盘和鼠标等。因为非安全区域仅仅处理网络通讯,网络入侵者所能接触到的只是共享总线上相应设备中的数据,而不可能访问到主存储器(受保护的)上的数据。
本实施例涉及的总线桥接器7位于CPU8和两条总线A和B之间,其主要功能包括:一是切换CPU与总线(总线A或总线B)的连接,由计算机操作者或者操作系统发出切换总线命令,切换时保证时序一致;二是产生EN信号给交叉开关,使共享设备连接到相应的系统总线(总线A或总线B);三是保证两条总线物理上完全隔离(切换前、后,非安全区域总线无法看到安全区域的设备);四是保证访问INTERNET的程序在安全区域执行,使敏感数据存储在安全区域存储设备上。
本实施例涉及的交叉开关6,由EN使能信号控制同一时刻仅能有和一条总线(总线A或总线B)和共享设备连接,通过交叉开关即可在两条总线(总线A和总线B)之间共享设备,又可以保证两条总线在物理上的隔离。总线桥接器根据当前网络终端所处的工作区域,向交叉开关提供EN使能信号。
本实施例采用单板实现方案,其中CPU、部分内存、总线互连模块、外围设备控制器或者接口集成在单一芯片现场可编程逻辑阵列(FPGA)上,外设通过现场可编程逻辑阵列引脚连接到片上系统。其中核心部分就是实现包含一个处理器软核、内存、DMA控制器及外围设备接口的片上系统。各个功能模块均以知识产权(IP)核的形式进行设计,最后进行系统集成。
本实施例的网络终端的硬件系统各部分描述如下:
(1)、NiosII处理器及Avalon总线。采用Altera公司提供的NiosII处理器软内核,NiosII处理器软核几乎可以用在Altera所有的FPGA内部,和Altera提供的外设相同均用HDL语言编写,在FPGA内部利用通用的逻辑资源实现。将NiosII与PLD特有的灵活性和可定制性相结合,使得嵌入式系统的开发具有极大的灵活性。此外,NiosII常被用于一些集成度较高,对成本敏感,以及功耗要求低的场合,特别适合本课题拟开发的网络终端需求。Avalon总线模块由各类控制、数据和地址信号、地址译码以及数据通道多路复用和仲裁逻辑等组成,主要用于连接片内处理器和外设,以构成可编程片上系统(SOPC)。它描述了主从设备间的端口连接关系,以及设备间通信的时序关系。Altera公司提供大量符合Avalon总线规范的IP核,可以和NiosII处理器通过Avalon总线模块无缝互联。另外,Altera公司开发的SOPC Builder工具对Avalon总线模块开发提供强大的支持,系统用户不需要关心总线与外设的具体连接,大大简化了设计,降低系统开发成本。
(2)、顶层共享用Avalon总线模块。
该模块主要用于挂接NiosII处理器软核、片内指令内存、片内数据内存、总线桥接器、Common Flash接口以及其它外围设备控制器。片内指令内存用于存储内外区域切换程序段,经调研发现基于现有的处理器结构以及操作系统设计,这种设计是必需的,如果内外区域分别存储区域切换程序,其实际执行流程将与我们期望的执行流程不同,从而无法实现区域切换功能;片内数据内存用于内外区域通信缓冲区;片内指令内存和片内数据内存可以利用FPGA芯片中内嵌的内存模块。Altera的CycloneII芯片中内嵌如若干M4K RAM(4KbitRAM)块,可以实现真正双端口、简单双端口和单端口的RAM,并且支持移位寄存器和ROM方式,配置灵活。
本实施例的总线桥接器7作为一个从设备连接到共享用总线模块上,其主要功能如下:主设备(NiosII处理器)通过总线桥接器从端口写区域切换命令字,控制命令字分初始化(请求、完成)、通信(请求、完成)、切换工作区域三种模式;主设备(NiosII处理器)通过总线桥接器从端口读状态字,状态字包括当前工作区域、区域切换模式。总线桥接器7作为一个桥接从设备连接到该总线模块上,主要是接收共享区域主设备发给安全区域Avalon总线模块或者非安全区域Avalon总线模块的地址、控制信号;发送安全区域Avalon总线模块或者非安全区域Avalon总线模块的数据信号、响应信号给共享区域主设备。
本实施例的总线桥接器7作为主设备分别连接到安全区域Avalon总线模块和非安全区域Avalon总线模块。任何时刻,总线桥接器7保证该模块的主设备仅能控制一个区域的从设备,即总线桥接器7的两个主端口任何时刻仅有一个输出控制命令、地址信号、数据信号以及接收数据信号、响应信号。闪存(Common Flash)接口10用于连接片外Common Flash19,存放系统引导程序。其它外围设备控制器用于连接内外区域共享用外围设备,主要包括基本I/O设备、USB设备、USB主机等,在设计的各个阶段可以根据需要随时增删。
(3)、安全区域Avalon总线模块。
本实施例的安全区域总线模块主要用于挂接总线桥接器主端口、DMA控制器、IDE控制器、SDRAM控制器以及扩展外围设备控制器。总线桥接器7主端口仅当用户切换到该区域时才将顶层共享用Avalon总线模块主设备信号输出到该总线模块以及接收该总线模块的数据信号和响应信号。IDE控制器24用于连接片外硬盘IDE接口,连接的IDE硬盘用于存储用户本地数据,包括系统和应用程序数据、用户数据等。SDRAM控制器23和25用于连接片外内存,作为安全区域工作时程序、数据存储空间。扩展外围设备接口27和28用于连接安全区域工作时需要的外围设备,可以根据需要随时增删,并预留接口和扩展插槽,供制版完成后扩展用。
(4)、非安全区域Avalon总线模块。
本实施例的非安全区域总线模块主要用于挂接总线桥接器主端口、DMA控制器、以太网接口、SDRAM控制器以及扩展外围设备接口。总线桥接器主端口仅当用户切换到非安全区域时才将顶层共享用Avalon总线模块主设备信号输出到该总线模块以及接收该总线模块的数据信号和响应信号。以太网接口26连接片外以太网卡,用户在该区域可以通过太网卡与Internet连接。SDRAM控制器23和25用于连接片外内存,作为非安全区域工作时程序、数据存储空间。扩展外围设备接口用于连接非安全区域工作时需要的外围设备,可以根据需要随时增删,并预留接口和扩展插槽,供制版完成后扩展用。
本实施例的实现时各元器部件均选用常规市售产品,经过计算机电信息连通原理组合构成完整的结构体系,实现本发明的目的,其实施例运行结果可以完全达到理想效果,有效实现完全功能。
Claims (3)
1.一种基于单CPU双总线的安全网络终端,其特征在于主体结构分为安全区域和非安全区域,采用单一的CPU,安全区域由内存、硬盘和其他输入/输出设备经过安全区域总线电信息连通组合构成;非安全区域由RAM/ROM、因特网设备和其他输入/输出设备经过非安全区域总线电信息连通组合构成;安全区域与非安全区域之间并行接有交叉开关和总线桥接器,交叉开关一端口与总线桥接器一端口电连通,总线桥接器另一端口连接CPU,交叉开关的另一端口接有共享总线,共享总线上分别接有内存、闪存、时钟和输入/输出各单元并电信息连通;总线桥接器分别控制CPU、安全区域总线、非安全区域总线和共享总线的动态连接并实现安全区域总线和非安全区域总线的数据交换与物理隔离;共享总线用于共享输入/输出设备与安全区域总线和非安全区域总线的通信;因特网设备通过非安全区域总线与网络终端中的其他部分分离,因特网设备接口属于分离的非安全区域总线;采用交叉开关,使CPU在同一时刻仅能连接到安全区域总线和非安全区域总线中的一条,使安全区域的存储设备中数据仅能被计算机用户存取,用户数据与外部网络分离,入侵者通过外部网络非法进入时用户数据也不能被获取。
2.根据权利要求1所述的基于单CPU双总线的安全网络终端,其特征在于连接于共享总线的设备包括键盘、鼠标、显示器、内存和闪存。
3.根据权利要求1所述的基于单CPU双总线的安全网络终端,其特征在于总线桥接器根据切换总线命令切换CPU与总线的连接;产生使能信号给交叉开关,使共享设备连接到相应的系统总线;保证两条总线物理上完全隔离;保证访问程序在安全区域执行,使敏感数据存储在安全区域存储设备上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100142219A CN101299228B (zh) | 2008-01-26 | 2008-01-26 | 一种基于单cpu双总线的安全网络终端 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100142219A CN101299228B (zh) | 2008-01-26 | 2008-01-26 | 一种基于单cpu双总线的安全网络终端 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101299228A CN101299228A (zh) | 2008-11-05 |
CN101299228B true CN101299228B (zh) | 2010-09-01 |
Family
ID=40079055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100142219A Expired - Fee Related CN101299228B (zh) | 2008-01-26 | 2008-01-26 | 一种基于单cpu双总线的安全网络终端 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101299228B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101771674B (zh) * | 2008-12-29 | 2013-09-04 | 深圳市维信联合科技有限公司 | 信号处理方法、装置及系统 |
CN101777104A (zh) * | 2009-01-14 | 2010-07-14 | 青岛大学 | 一种基于多cpu双总线的高安全性体系结构 |
DE102011012227A1 (de) * | 2011-02-24 | 2012-08-30 | Giesecke & Devrient Gmbh | Verfahren zum Datenaustausch in einer gesicherten Laufzeitumgebung |
DE102011018431A1 (de) | 2011-04-21 | 2012-10-25 | Giesecke & Devrient Gmbh | Verfahren zur Anzeige von Informationen auf einer Anzeigeeinrichtung eines Endgeräts |
DE102011115135A1 (de) | 2011-10-07 | 2013-04-11 | Giesecke & Devrient Gmbh | Mikroprozessorsystem mit gesicherter Laufzeitumgebung |
US9720868B2 (en) * | 2014-07-07 | 2017-08-01 | Xilinx, Inc. | Bridging inter-bus communications |
CN105790927B (zh) * | 2016-02-26 | 2019-02-01 | 华为技术有限公司 | 一种总线分级加密系统 |
CN109075815A (zh) * | 2016-08-09 | 2018-12-21 | 华为技术有限公司 | 一种片上系统和处理设备 |
CN114024794B (zh) * | 2020-07-15 | 2023-01-10 | 辽宁邮电规划设计院有限公司 | 电力总线通信的安全与非安全数据传输、隔离方法与装置 |
CN114281722B (zh) * | 2021-12-29 | 2024-04-05 | 合肥市芯海电子科技有限公司 | 一种双总线接口的嵌入式控制电路、芯片和电子设备 |
-
2008
- 2008-01-26 CN CN2008100142219A patent/CN101299228B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101299228A (zh) | 2008-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101299228B (zh) | 一种基于单cpu双总线的安全网络终端 | |
CN207380710U (zh) | 集成电路与系统 | |
US8549630B2 (en) | Trojan-resistant bus architecture and methods | |
US10289577B2 (en) | System, method and computer-accessible medium for low-overhead security wrapper for memory access control of embedded systems | |
WO2018036559A1 (zh) | Jtag调试装置以及jtag调试方法 | |
US10394747B1 (en) | Implementing hierarchical PCI express switch topology over coherent mesh interconnect | |
CN107111572B (zh) | 用于避免死锁的方法和电路 | |
US7353315B2 (en) | Bus controller with virtual bridge | |
CN101842784A (zh) | 支持事务认证的硬件装置接口 | |
KR20170042764A (ko) | 프로그래밍가능 논리부를 위한 메모리의 가상화 | |
CN101547102A (zh) | 一种内部网络化的新型计算机体系结构及装置 | |
Wang et al. | A hardware implement of bus bridge based on single CPU and dual bus architecture | |
CN116340243A (zh) | 一种双核可信执行的安全芯片架构 | |
JP7402798B2 (ja) | データセンタにおけるプログラマブルデバイス向けのセキュリティ | |
US9531351B1 (en) | Configurable latch circuit | |
Shao et al. | A new secure architecture of network computer based on single CPU and Dual Bus | |
Tu et al. | Seamless fail-over for PCIe switched networks | |
US11327899B1 (en) | Hardware-based virtual-to-physical address translation for programmable logic masters in a system on chip | |
EP1066567B1 (en) | Method and apparatus for secure address re-mapping | |
CN111427826B (zh) | 一种总线连接调整的异构多核处理器 | |
CN202103700U (zh) | 一种双网隔离系统 | |
Wang et al. | Connputer-A Framework of Intrusion-Free Secure Computer Architecture. | |
Sayed-Ahmed et al. | SoCINT: Resilient system-on-chip via dynamic intrusion detection | |
CN109889502A (zh) | 一种网络安全计算机系统及其实现方法 | |
CN101777104A (zh) | 一种基于多cpu双总线的高安全性体系结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100901 Termination date: 20120126 |