CN111427826B - 一种总线连接调整的异构多核处理器 - Google Patents

一种总线连接调整的异构多核处理器 Download PDF

Info

Publication number
CN111427826B
CN111427826B CN202010530068.6A CN202010530068A CN111427826B CN 111427826 B CN111427826 B CN 111427826B CN 202010530068 A CN202010530068 A CN 202010530068A CN 111427826 B CN111427826 B CN 111427826B
Authority
CN
China
Prior art keywords
bus
communication bus
cpu core
application cpu
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010530068.6A
Other languages
English (en)
Other versions
CN111427826A (zh
Inventor
王渊龙
谭年熊
陈文彬
甄岩
李铮
张彤
黄苏芳
林玲
郑利斌
李新军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Hangzhou Vango Technologies Inc
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Hangzhou Vango Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Hangzhou Vango Technologies Inc filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202010530068.6A priority Critical patent/CN111427826B/zh
Publication of CN111427826A publication Critical patent/CN111427826A/zh
Application granted granted Critical
Publication of CN111427826B publication Critical patent/CN111427826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请公开了一种总线连接调整的异构多核处理器，包括架构总线、与架构总线相连的总线设备及第一通信总线、与第一通信总线相连的应用CPU核，其中：应用CPU核上设置有用于与调试器相连的调试端口，第一通信总线用于与外挂设备相连，第一通信总线用于供总线设备中的主设备及应用CPU核对外挂设备进行存取。本申请公开的上述技术方案，由于应用CPU核及外挂设备均不连接在架构总线上，因此，当将调试器通过调试端口连接到应用CPU上对外挂设备进行操作期间，即使恶意攻击者通过调试端口进行攻击，也只会沿着应用CPU核、第一通信总线对外挂设备进行攻击，而并不会对与架构总线相连的总线设备造成影响，从而可以保证总线设备的安全性。

Description

一种总线连接调整的异构多核处理器
技术领域
本申请涉及多核处理器技术领域，更具体地说，涉及一种总线连接调整的异构多核处理器。
背景技术
异构多核处理器给高性能计算提供了巨大的潜力，其是在一个芯片内集成了多个不同结构或功能的处理器核，一般包含通用主处理和加速器。异构多核处理器可以使用不同类型的处理器核来完成不同类型的任务，如任务并行度高，则使用众多精简的加速器提速，否则用强大的通用主处理器运行，这比用相同的处理器核执行所有任务更有效率，更利于提高处理器的性能。
目前，在异构多核处理器中，运算CPU核（其运算能力比较高，可以对异构多核处理器中的任何设备进行存取）和应用CPU核（其运算能力比较低，主要用于对外挂设备进行存取）均直接挂在连接有多个总线设备的总线上。对于上述结构，在通过应用CPU核的调试端口对异构多核处理器中的外挂设备进行存取、升级、重新配置或调试期间，由于应用CPU核还通过总线与总线设备相连，因此，恶意攻击者可能会通过应用CPU核的调试端口将未经授权的软件、代码等植入到总线设备中，而这则会降低总线设备的安全性。
综上所述，如何提高总线设备的安全性，是目前本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本申请的目的是提供一种总线连接调整的异构多核处理器，用于提高总线设备的安全性。
为了实现上述目的，本申请提供如下技术方案：
一种总线连接调整的异构多核处理器，包括架构总线、与所述架构总线相连的总线设备及第一通信总线、与所述第一通信总线相连的应用CPU核，其中：
所述应用CPU核上设置有用于与调试器相连的调试端口，所述第一通信总线用于与外挂设备相连，且所述第一通信总线用于供所述总线设备中的主设备及所述应用CPU核对所述外挂设备进行存取。
优选的，所述应用CPU核中预先设置有调试加密信息，并用于在所述调试器接入所述调试端口时进行调试加密信息输入的提示。
优选的，所述应用CPU核中预先设置有调试用户名、与所述调试用户名对应的调试登陆密码。
优选的，所述调试端口在调试完成之后处于关闭状态。
优选的，还包括与所述第一通信总线相连的第二通信总线及第三通信总线，其中：
所述第二通信总线及所述第三通信总线均用于与所述外挂设备相连。
优选的，所述第一通信总线为AHB总线，所述第二通信总线及所述第三通信总线均为APB总线。
优选的，所述架构总线为AXI总线。
优选的，所述应用CPU核为Cortex-M33。
本申请提供了一种总线连接调整的异构多核处理器，包括架构总线、与架构总线相连的总线设备及第一通信总线、与第一通信总线相连的应用CPU核，其中：应用CPU核上设置有用于与调试器相连的调试端口，第一通信总线用于与外挂设备相连，且第一通信总线用于供总线设备中的主设备及应用CPU核对外挂设备进行存取。
本申请公开的上述技术方案，设置与架构总线相连的第一通信总线，其中，该第一通信总线用于与外挂设备相连，且第一通信总线用于供总线设备中的主设备及应用CPU核对外挂设备进行存取，由于应用CPU核及外挂设备均不连接在架构总线上，因此，当将调试器通过调试端口连接到应用CPU上对外挂设备进行存取、升级、重新配置或调试期间，即使恶意攻击者通过调试端口进行攻击，也只会沿着应用CPU核、第一通信总线这一路径对外挂设备的安全性造成影响，而并不会对与架构总线相连的总线设备的安全性造成影响，从而可以保证总线设备的安全性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的一种总线连接调整的异构多核处理器的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
参见图1，其示出了本申请实施例提供的一种总线连接调整的异构多核处理器的结构示意图，本申请实施例提供的一种总线连接调整的异构多核处理器，包括架构总线1、与架构总线1相连的总线设备2及第一通信总线3、与第一通信总线3相连的应用CPU核4，其中：
应用CPU核4上设置有用于与调试器相连的调试端口，第一通信总线3用于与外挂设备相连，且第一通信总线3用于供总线设备2中的主设备及应用CPU核4对外挂设备进行存取。
本申请所提供的异构多核处理器包括架构总线1、总线设备2、第一通信总线3、应用CPU核4，其中，总线设备2包括运算CPU核（具体可以为Cortex-A7（即为图1中的CA7（Quad）））等主设备、ROM等从设备，总线设备2及第一通信总线3均与架构总线1相连，应用CPU核4与第一通信总线3相连。
第一通信总线3用于与外挂设备（如图1所示的KBC（键盘控制器）等）相连，且第一通信总线3用于供总线设备2中的主设备及应用CPU核4对外挂设备进行存取，即总线设备2中的主设备可以通过架构总线1、第一通信总线3对外挂设备进行存取，应用CPU核4可以通过第一通信总线3对外挂设备进行存取，但应用CPU核4无法通过第一通信总线3、架构总线1对总线设备2中的从设备进行存取。另外，应用CPU核4上设置有调试端口，该调试端口用于与调试器相连，以使得调试者可以通过调试器、调试端口、应用CPU核4、第一通信总线3对外挂设备进行存取、升级、重新配置或调试等。
对于上述结构，即使恶意攻击者在调试器通过调试接口接入应用CPU核4期间进行恶意攻击，也只能沿着调试端口、应用CPU核4、第一通信总线3将未经授权的软件、代码等植入到外挂设备上，而无法通过调试端口、应用CPU核4、第一通信总线3、架构总线1植入到总线设备2中，因此，则可以减少恶意攻击者通过调试器对总线设备2进行恶意攻击，从而可以提高异构多核处理器中的总线设备2的安全性，进而可以尽量提高异构多核处理器的安全性。
本申请公开的上述技术方案，设置与架构总线相连的第一通信总线，其中，该第一通信总线用于与外挂设备相连，且第一通信总线用于供总线设备中的主设备及应用CPU核对外挂设备进行存取，由于应用CPU核及外挂设备均不连接在架构总线上，因此，当将调试器通过调试端口连接到应用CPU上对外挂设备进行存取、升级、重新配置或调试期间，即使恶意攻击者通过调试端口进行攻击，也只会沿着应用CPU核、第一通信总线这一路径对外挂设备的安全性造成影响，而并不会对与架构总线相连的总线设备的安全性造成影响，从而可以保证总线设备的安全性。
本申请实施例提供的一种总线连接调整的异构多核处理器，应用CPU核4中预先设置有调试加密信息，并用于在调试器接入调试端口时进行调试加密信息输入的提示。
在本申请所提供的异构多核处理器中，应用CPU核4中可以预先设置有调试加密信息。
当调试端口上连接有调试器时，应用CPU核4可以进行调试加密信息输入的提示，以提示调试者在调试器中输入调试加密信息，且应用CPU可以将调试者所输入的调试加密信息与应用CPU核4中所设置的调试加密信息进行对比，若调试者所输入的调试加密信息与应用CPU核4中所设置的调试加密信息一致，则可以允许调试者通过调试器对异构多核处理器所连接的外挂设备进行存取、升级、重新配置或调试等，若调试者所输入的调试加密信息与应用CPU核4中所设置的调试加密信息不一致，则不允许调试者通过调试器对异构多核处理器所连接的外挂设备进行存取、升级、重新配置或调试等，以尽量防止恶意攻击者通过调试器对异构多核处理器所连接的外挂设备进行恶意攻击，从而尽量提高外挂设备及应用CPU核4的安全性。
本申请实施例提供的一种总线连接调整的异构多核处理器，应用CPU核4中预先设置有调试用户名、与调试用户名对应的调试登陆密码。
应用CPU核4中预先所设置的调试加密信息具体可以为调试用户名、与调试用户名对应的调试登陆密码，当调试者输入的这两个信息均正确时应用CPU核4才允许调试者通过应用CPU核4进行操作，当调试者输入的这两个信息中有一个不正确或两个均不正确时，则不允许调试者通过应用CPU核4进行操作，从而尽量防止恶意攻击者通过调试器对异构多核处理器所连接的外挂设备进行恶意攻击，以尽量提高外挂设备及应用CPU核4的安全性。
当然，除了利用调试用户名、调试登陆密码作为加密信息之外，还可以利用调试图案绘制、问题回答等方式作为调试加密信息，本申请对此不作任何限定。
本申请实施例提供的一种总线连接调整的异构多核处理器，调试端口在调试完成之后处于关闭状态。
当调试者输入正确的调试加密信息且完成对与异构多核处理器相连的外挂设备的操作之后，应用CPU核4上的调试端口可以处于关闭状态，以尽量防止恶意攻击者通过调试端口随意接入调试器而对与异构多核处理器相连的外挂设备进行恶意操作，从而尽量提高外挂设备及应用CPU核4的安全性。
本申请实施例提供的一种总线连接调整的异构多核处理器，还包括与第一通信总线3相连的第二通信总线5及第三通信总线6，其中：
第二通信总线5及第三通信总线6均用于与外挂设备相连。
在本申请所提供的异构多核处理器中，还可以包括与第一通信总线3相连的第二通信总线5、与第一通信总线3相连的第三通信总线6，其中，第二通信总线5及第三通信总线6均可以与外挂设备相连。
本申请实施例提供的一种总线连接调整的异构多核处理器，第一通信总线3可以为AHB总线，第二通信总线5及第三通信总线6均可以为APB总线。
在本申请所提供的异构多核处理器中，可以利用AHB（具体可以为图1中的AHBMatrix）总线作为第一通信总线3，并可以利用APB总线作为第二通信总线5（具体可以为如图1所示的Non-Secure APB_1）和第三通信总线6（具体可以为如图1所示的Non-SecureAPB），其中，AHB总线主要是针对高效率、高频宽及快速系统模块所设计的总线，APB总线可针对外挂设备做功率消耗及复杂接口的最佳化，其在AHB总线和低带宽的外挂设备之间提供了通信的桥梁。
当然，也可以利用其它类型的总线作为异构多核处理器的第一通信总线3、第二通信总线5及第三通信总线6。
本申请实施例提供的一种总线连接调整的异构多核处理器，架构总线1可以为AXI总线。
在本申请所提供的异构多核处理器中，可以利用AXI总线作为架构总线1（具体如图1所示的NIC450_1），其具有高速度、高带宽等特点，因此，则可以提高总线设备2对数据读取和处理的速度，并可以提高对架构总线1资源的共享性能。
本申请实施例提供的一种总线连接调整的异构多核处理器，应用CPU核4可以为Cortex-M33。
在本申请所提供的异构多核处理器中，具体可以利用Cortex-M33（即为图1中的CM33）作为应用CPU核4，其具有比较高的配置灵活度，可以满足广泛的系统要求。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、 “包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种总线连接调整的异构多核处理器，其特征在于，包括架构总线、与所述架构总线相连的总线设备及第一通信总线、与所述第一通信总线相连的应用CPU核，所述架构总线与所述第一通信总线为直接连接，所述应用CPU核与所述第一通信总线为直接连接，其中：
所述应用CPU核上设置有用于与调试器相连的调试端口，所述第一通信总线用于与外挂设备间接相连，且所述第一通信总线用于供所述总线设备中的主设备及所述应用CPU核对所述外挂设备进行存取，所述总线设备中的主设备通过所述架构总线、所述第一通信总线对所述外挂设备进行存取，所述应用CPU核通过所述第一通信总线对所述外挂设备进行存取，所述应用CPU核不能通过所述第一通信总线、所述架构总线对所述总线设备中的从设备进行存取。
2.根据权利要求1所述的总线连接调整的异构多核处理器，其特征在于，所述应用CPU核中预先设置有调试加密信息，并用于在所述调试器接入所述调试端口时进行调试加密信息输入的提示。
3.根据权利要求2所述的总线连接调整的异构多核处理器，其特征在于，所述应用CPU核中预先设置有调试用户名、与所述调试用户名对应的调试登陆密码。
4.根据权利要求2所述的总线连接调整的异构多核处理器，其特征在于，所述调试端口在调试完成之后处于关闭状态。
5.根据权利要求1所述的总线连接调整的异构多核处理器，其特征在于，还包括与所述第一通信总线相连的第二通信总线及第三通信总线，其中：
所述第二通信总线及所述第三通信总线均用于与所述外挂设备相连。
6.根据权利要求5所述的总线连接调整的异构多核处理器，其特征在于，所述第一通信总线为AHB总线，所述第二通信总线及所述第三通信总线均为APB总线。
7.根据权利要求1所述的总线连接调整的异构多核处理器，其特征在于，所述架构总线为AXI总线。
8.根据权利要求1所述的总线连接调整的异构多核处理器，其特征在于，所述应用CPU核为Cortex-M33。
CN202010530068.6A 2020-06-11 2020-06-11 一种总线连接调整的异构多核处理器 Active CN111427826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010530068.6A CN111427826B (zh) 2020-06-11 2020-06-11 一种总线连接调整的异构多核处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010530068.6A CN111427826B (zh) 2020-06-11 2020-06-11 一种总线连接调整的异构多核处理器

Publications (2)

Publication Number Publication Date
CN111427826A CN111427826A (zh) 2020-07-17
CN111427826B true CN111427826B (zh) 2020-11-03

Family

ID=71559057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010530068.6A Active CN111427826B (zh) 2020-06-11 2020-06-11 一种总线连接调整的异构多核处理器

Country Status (1)

Country Link
CN (1) CN111427826B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312299B (zh) * 2021-04-12 2023-03-28 北京航空航天大学 一种多核异构域控制器核间安全通信系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912921B2 (ja) * 2007-02-27 2012-04-11 富士通セミコンダクター株式会社 セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法
CN101882127B (zh) * 2010-06-02 2011-11-09 湖南大学 一种多核心处理器
CN102880568A (zh) * 2012-09-18 2013-01-16 杭州中天微系统有限公司 多核处理器状态跟踪装置
CN104021042A (zh) * 2014-06-18 2014-09-03 哈尔滨工业大学 基于arm、dsp及fpga的异构多核处理器及任务调度方法
CN104820657A (zh) * 2015-05-14 2015-08-05 西安电子科技大学 一种基于嵌入式异构多核处理器上的核间通信方法及并行编程模型
CN109213721A (zh) * 2018-08-23 2019-01-15 上海华测导航技术股份有限公司 采用异构多核处理器架构的整机接收机
CN109373996B (zh) * 2018-09-20 2022-04-19 北京遥感设备研究所 基于zynq处理器的实时飞控导航系统及方法
CN110347635B (zh) * 2019-06-28 2021-08-06 西安理工大学 一种基于多层总线的异构多核微处理器

Also Published As

Publication number Publication date
CN111427826A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US20210173933A1 (en) Trusted updates
CN109871695B (zh) 一种计算与防护并行双体系结构的可信计算平台
US10178132B2 (en) Real-time mobile security posture
US9210576B1 (en) Extended trusted security zone radio modem
CN100492300C (zh) 在微处理器实现的设备上执行进程的系统和方法
US20030149796A1 (en) Method and apparatus for creating a secure embedded I/O processor for a remote server management controller
WO2018090201A1 (zh) 一种安全的处理器芯片及终端设备
CN104778401A (zh) 数据处理设备和用于执行应用程序的方法
TWI759827B (zh) 異構處理器透過開放式連接器進行具有遠距認證及資訊獨立的可信運算系統及方法
WO2020197962A1 (en) Persona-based contextual security
CN108549812A (zh) 基于Trustzone的安全隔离方法、安全隔离装置及车载终端
CN104598841A (zh) 一种面向终端安全的双系统引导方法和装置
Grammatikakis et al. High-level security services based on a hardware NoC Firewall module
CN111427826B (zh) 一种总线连接调整的异构多核处理器
CN113728319A (zh) 用于监测硬件-应用的方法和可配置硬件模块
CN103186729B (zh) 利用加密锁对软件进行保护的方法及加密锁
Adnan et al. Secure boot process for wireless sensor node
CN111737178A (zh) 一种计算机内存取证方法、设备及内存取证分析系统
CN115906097A (zh) 同构双计算系统的处理器和同构双计算系统的操作方法
CN105474228B (zh) Io设备与硬件安全元件的自动配对
Sun et al. Analysis and prevention of information security of USB
CN112181860B (zh) 具有快闪存储器仿真功能的控制器及其控制方法
CN114564725A (zh) 命令交互的方法、装置、设备和存储介质
TW202340994A (zh) 單晶片系統、用於其之方法、及運算器件
Hong et al. A dual‐system trusted computing node construction method based on ARM multi‐core CPU architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant