CN104021042A - 基于arm、dsp及fpga的异构多核处理器及任务调度方法 - Google Patents

Abstract

基于ARM、DSP以及FPGA的异构多核处理器及任务调度方法，涉及异构多核处理器技术。它为了解决常规的多核处理器对环境的适应能力差、并行处理能力差以及资源控制能力差的问题。本发明包括ARM、DSP、FPGA和外设接口，ARM、DSP以及FPGA之间进行数据传输，外设接口包括RS232接口、CAN总线接口、SPI接口和USB接口。FPGA内嵌入有软件实现的供电模块，用于控制ARM、DSP以及FPGA的电源供应。本发明能够动态地根据不同接口需求实时重构出不同外设接口，显著提高资源利用率和环境适应能力；能够将软件加载在不同的处理器，真正实现硬件的并行。本发明适用于嵌入式应用环境。

Description

基于ARM、DSP及FPGA的异构多核处理器及任务调度方法

技术领域

本发明涉及异构多核处理器技术。

背景技术

随着集成电路的发展，微处理器工艺已经迈入深亚微米的阶段。如今活跃在市场中绝大多数处理器中集成电路数量也已经达到亿的数量级，处理器工作频率也成迅速上升状态。但随之而引起的问题就是，功耗和发热量巨大，这也决定了其不适用于移动环境。因此，当前诸多处理器产商着手于开发多核处理器，以达到在提高处理速度的前提下尽可能地减小功耗的目的。

如今应用的多核处理器按内部处理器核的类型能够分为两种类型：同构多核处理器和异构多核处理器。前者是指在一个处理器中集成多个具有相同体系结构的处理器核，而后者是集成多个功能不同的处理器核，它们既能够是通用处理器核，也有能够是针对特定应用而设计的硬件核。就软硬件开发难易程度和通用性而言，显然同构多核处理器优于异构多核处理器，但是如果综合考虑能量效率方面的因素，异构多核处理器又强于同构多核处理器。而且，根据Amdahl定律的表述能够知道，由于受到必须逐次执行软件的限制，即使通过增加同种CPU内核数量，多核微处理器并不能相应地提高数据处理量。因此，异构多核技术是未来多核技术的重要发展方向。

另外，在穿戴计算机的诸多应用中，对外设接口的需求都比较大，例如它可能既需要利用短距离无线通讯接口(如zigbee、蓝牙)与附近的路由或者终端设备通讯，也需要利用CAN通讯接口完成对其它传感器数据高速传输的任务。传统的穿戴计算机的体系结构由于其结构上的限制，只能将所有功能都同时集成在一起，依靠轮询或者中断等方法对这些任务响应处理。显然，此方法有很大的局限性，例如应用任务都是随不同环境而改变的，可能在某一环境下只需要简单的无线通讯，而不需要采集传感器数据，而进入另外一环境时则需要将感知数据上传到中心处理器上，如果纯粹的将这些接口，叠加在一起显得很臃肿,不灵活。

目前在绝大多数的嵌入式应用环境中，为了提高系统的处理能力，很多研究人员都针对特定的嵌入式处理器以及特定的应用环境提供一个优化的实时性高的任务调度算法。很显然，这种策略并不具有通用性，严格意义上并不是并行的而是串行的，因为这受硬件上单一处理器的限制。

在嵌入式应用中，资源都是极其有限的，包括计算资源、存储资源以及IO接口资源。因此，如何合理分配使用资源，提高资源的利用效率是嵌入式领域需要重点解决的问题之一。就IO接口资源分配而言，传统的设计方法是通过将其与某单一处理器连接，这样的设计较为死板，容易遇到许多问题，例如当处理器处于高负荷工作状态时，就会使得通信效率低下，不能做到实时响应请求。

发明内容

本发明的目的是为了解决常规的多核处理器对环境的适应能力差、并行处理能力差以及资源控制能力差的问题，提供一种基于ARM、DSP及FPGA的异构多核处理器及任务调度方法。

本发明所述的基于ARM、DSP及FPGA的异构多核处理器包括ARM、DSP、FPGA和外设接口，所述ARM、DSP以及FPGA之间进行数据传输，所述外设接口包括RS232接口、CAN总线接口、SPI接口和USB接口，所述的ARM用于事务处理和系统的管理与控制，DSP用于执行含有大量运算的任务，FPGA用于重构成专用的处理模块和各种I/O接口。

所述的FPGA内嵌入有软件实现的供电模块，所述供电模块用于控制ARM、DSP以及FPGA的电源供应。

基于ARM、DSP及FPGA的异构多核处理器的任务调度该方法，该方法具体为：

在性能最优的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中处理该任务各最快的一个，并分配给其执行；

在性能最优的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中处理该任务所需能耗最少的一个，并分配给其执行；

在负载均衡的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中当前空闲或者负载最少的一个，并分配给其执行；

在禁止使用的情况下，对应某一任务，禁止分配给ARM、DSP及FPGA中的一个；在用户指定的情况下，对应某一任务，由用户指定任务分配给ARM、DSP及FPGA中的一个。

本发明所述的基于ARM、DSP及FPGA的异构多核处理器采用三种完全不同内核架构的处理器核：ARM、FPGA、DSP，因此，节点具有较强的任务处理能力，能够完成大部分数据处理和信息融合的任务，不需要与其它系统协作完成任务，足以满足穿戴计算机中诸多复杂的任务需求。此外，就能量效率而言，相比于传统的同构多核体系结构，它是由多个针对多种特定应用任务类别而选择的硬件核组成，因此在能量效率方面有较大的优势。根据FPGA的特点，该异构多核处理器能够动态地根据不同的接口需求实时地重构出不同外设接口。因此，基于该异构多核处理器的平台能够显著地提高资源利用率和环境适应的能力。本发明做到了真正的硬件上地并行，能够将软件加载在不同的处理器。除此之外，该异构多核处理器能够达到任务最优化的目的。所谓任务最优化是指将任务分配给最适合的处理器执行，即各处理器只负责最擅长的工作，例如ARM负责事务处理和系统的管理与控制、DSP执行含有大量运算的任务，而FPGA重构成专用的处理模块和各种I/O接口。

上述处理器的任务调度方法，当任务较少时，ARM用于事务处理和系统的管理与控制，DSP用于执行含有大量运算的任务，FPGA用于重构成专用的处理模块和各种I/O接口。当有新的任务到来时，遵循性能最优原则、能耗最低原则、负载均衡原则、禁止使用原则和用户指定原则进行任务分配。该任务调度方法可动态调度等特点为系统提供了功能的冗余，从而提高了系统的可靠性和可用性，尽最大可能降低了任务中因设备故障造成的减员。

附图说明

图1为实施方式一所述的基于ARM、DSP及FPGA的异构多核处理器的原理框图；

图2为实施方式一中的基于FPGA的接口资源分配原理框图；

图3为实施方式二中的供电模块的原理框图。

具体实施方式

具体实施方式一：结合图1和图2说明本实施方式，本实施方式所述的基于ARM、DSP及FPGA的异构多核处理器包括ARM、DSP、FPGA和外设接口，所述ARM、DSP以及FPGA之间进行数据传输，所述外设接口包括RS232接口、CAN总线接口、SPI接口和USB接口，所述的ARM用于事务处理和系统的管理与控制，DSP用于执行含有大量运算的任务，FPGA用于重构成专用的处理模块和各种I/O接口。

本实施方式所述的基于ARM、DSP及FPGA的异构多核处理器是面向某些复杂的环境而设计的，如图1所示，以三个嵌入式处理器ARM、DSP以及FPGA为基础，扩展诸多常用的IO接口、通讯接口以及人机交互接口，如USB、SPI、无线Blue Tooth、zigbee等，能够做到根据不同的任务灵活配置和自适应重构接口，进行多CPU系统的动态配置，提高了对环境的适应能力、并行处理能力以及资源的控制能力。另外，该异构多核处理器很好地整合了异构多核的特点，在性能和能量效率上也有较大优势。

本实施方式所述的基于ARM、DSP及FPGA的异构多核处理器采用三种完全不同内核架构的处理器核：ARM、FPGA、DSP，因此，节点具有较强的任务处理能力，能够完成大部分数据处理和信息融合的任务，不需要与其它系统协作完成任务，足以满足穿戴计算机中诸多复杂的任务需求。此外，就能量效率而言，相比于传统的同构多核体系结构，它是由多个针对多种特定应用任务类别而选择的硬件核组成，因此在能量效率方面有较大的优势。根据FPGA的特点，该异构多核处理器能够动态地根据不同的接口需求实时地重构出不同外设接口。因此，基于该异构多核处理器的平台能够显著地提高资源利用率和环境适应的能力。

本实施方式做到了真正的硬件上地并行，能够将软件加载在不同的处理器。除此之外，该异构多核处理器能够达到任务最优化的目的。所谓任务最优化是指将任务分配给最适合的处理器执行，即各处理器只负责最擅长的工作，例如ARM负责事务处理和系统的管理与控制、DSP执行含有大量运算的任务，而FPGA重构成专用的处理模块和各种I/O接口。

另外，该异构多核处理器为开发一个真正适用的软件高度算法提供硬件平台的支持，该异构多核处理器能够在此体系结构上实现如下几种基本的调度策略：

性能最优：将任务分配给处理该任务最快的处理器；

能耗最低：将任务分配给处理该任务所需能耗最少的处理器；

负载均衡：将任务分配给当前空闲或者负载最少的处理器；

禁止使用：禁止将任务分配给某个处理器；

用户指定：由用户指定任务分配给哪个处理器。

本实施方式所述的基于ARM、DSP及FPGA的异构多核处理器，能够基于FPGA设计与接口设备通信的开关功能，对不同的工作状态，将接口的数据流导向不同的处理器，即起到负载均衡的效果，如图2所示。

该异构多核处理器还采用了容错设计，多处理器协作、动态局部可重构、可动态调度等特点为系统提供了功能的冗余，从而提高了系统的可靠性和可用性，尽最大可能降低了任务中因设备故障造成的减员，主要表现在以下几个方面：

处理模块冗余：

ARM、DSP与FPGA不仅能够相互协作，也能够是相互备份，很多任务都能够由三个处理器独立完成。特别是FPGA，甚至能够重构成软核ARM处理器接替硬核ARM处理器；

无线通信冗余：

该异构多核处理器包含由硬件实现的无线通信模块，同时，FPGA也能够通过重构出软件无线电系统，实现了无线通信方面的冗余；

加密模块冗余：

该异构多核处理器与外界通信时的数据需要加密和解密，正常情况下可由DSP来进行处理。当DSP发生故障或被其他紧急任务占用时，能够通过FPGA重构实现加密模块，甚至能够使用ARM通过软件进行加密解密；

I/O接口冗余：

FPGA能够重构出各种各样的I/O接口，甚至是在系统设计时尚未出现的接口；

提供远程更新/重构功能

当该异构多核处理器的软硬件出现故障时，或者当前重构不能满足任务要求时，该异构多核处理器能够通过无线通信模块实现软件的远程更新和硬件重构模块的远程更新，为各种计算任务节约了大量的宝贵时间。

具体实施方式二：结合图3说明本实施方式，本实施方式是对实施方式一所述的基于ARM、DSP及FPGA的异构多核处理器的进一步限定，本实施方式中，所述的FPGA内嵌入有软件实现的供电模块，所述供电模块用于控制ARM、DSP以及FPGA的电源供应。

本实施方式针对功耗问题进行了重点优化。在整体平台中，功耗主要由两个部分组成：接口模块芯片(如USB、IIC、SDIO等)以及处理器核的功耗。经过实验测试，在本实施方式一所述的基于ARM、DSP及FPGA的异构多核处理器中，三个处理器所消耗的能量占整个系统的绝大部分，因此，只有合理地有效地降低三个处理器的功耗才能降低整体平台的功耗。所以，在此体系结构中添加了电源管理模块，该模块的主要作用是控制三个处理器的电源供应。该模块可以在FPGA中实现，如图3所示，它能够根据当前所需的工作状态以及电源的剩余量，合理关闭或者开启某些处理器，从而极大程度地降低了系统功耗。

具体实施方式三：结合图1说明本实施方式，本实施方式是对实施方式一所述的基于ARM、DSP及FPGA的异构多核处理器的进一步限定，本实施方式中，所述的ARM、DSP以及FPGA之间通过串行接口实现互联。

本实施方式中，当各个处理器负载较大且各处理器之间的交互数据量较小时，可以选择最简单的串行接口互联，如UART、SPI等这样，既不浪费各处理器较多的接口资源又可以达到通信的目的。

具体实施方式四：结合图1说明本实施方式，本实施方式是对实施方式一所述的基于ARM、DSP及FPGA的异构多核处理器的进一步限定，本实施方式中，所述的ARM、DSP以及FPGA之间通过PCIE接口实现互联。

本实施方式中，当各处理器负载并不大，但对传输的实时性要求很高时，可以选择利用PCIE接口达到高速传输的目的，最高可达到10GB/s。

具体实施方式五：结合图1说明本实施方式，本实施方式是对实施方式一所述的基于ARM、DSP及FPGA的异构多核处理器的进一步限定，本实施方式中，所述的ARM、DSP以及FPGA之间通过总线实现互联。

本实施方式中，当处理器有明显的主、协处理器角色区分的时候，可以将协处理器挂接到主处理器的存储总线上，方便且快速。

具体实施方式六：本实施方式是实施方式一所述的基于ARM、DSP及FPGA的异构多核处理器的任务调度方法，该方法具体为：

在性能最优的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中处理该任务各最快的一个，并分配给其执行；

在性能最优的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中处理该任务所需能耗最少的一个，并分配给其执行；

在负载均衡的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中当前空闲或者负载最少的一个，并分配给其执行；

在禁止使用的情况下，对应某一任务，禁止分配给ARM、DSP及FPGA中的一个；在用户指定的情况下，对应某一任务，由用户指定任务分配给ARM、DSP及FPGA中的一个。

Claims (6)

1.基于ARM、DSP及FPGA的异构多核处理器，其特征在于：它包括ARM、DSP、FPGA和外设接口，所述ARM、DSP以及FPGA之间进行数据传输，所述外设接口包括RS232接口、CAN总线接口、SPI接口和USB接口，所述的ARM用于事务处理和系统的管理与控制，DSP用于执行含有大量运算的任务，FPGA用于重构成专用的处理模块和各种I/O接口。

2.根据权利要求1所述的基于ARM、DSP及FPGA的异构多核处理器，其特征在于：所述的FPGA内嵌入有软件实现的供电模块，所述供电模块用于控制ARM、DSP以及FPGA的电源供应。

3.根据权利要求1或2所述的基于ARM、DSP及FPGA的异构多核处理器，其特征在于：所述的ARM、DSP以及FPGA之间通过串行接口实现互联。

4.根据权利要求1或2所述的基于ARM、DSP及FPGA的异构多核处理器，其特征在于：所述的ARM、DSP以及FPGA之间通过PCIE接口实现互联。

5.根据权利要求1或2所述的基于ARM、DSP及FPGA的异构多核处理器，其特征在于：所述的ARM、DSP以及FPGA之间通过总线实现互联。

6.权利要求1所述的基于ARM、DSP及FPGA的异构多核处理器的任务调度方法，其特征在于：该方法具体为：

在性能最优的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中处理该任务各最快的一个，并分配给其执行；

在性能最优的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中处理该任务所需能耗最少的一个，并分配给其执行；

在负载均衡的情况下，对应某一任务，异构多核处理器判断ARM、DSP及FPGA中当前空闲或者负载最少的一个，并分配给其执行；

在禁止使用的情况下，对应某一任务，禁止分配给ARM、DSP及FPGA中的一个；在用户指定的情况下，对应某一任务，由用户指定任务分配给ARM、DSP及FPGA中的一个。