JP4912921B2 - セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法 - Google Patents

セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法 Download PDF

Info

Publication number
JP4912921B2
JP4912921B2 JP2007047178A JP2007047178A JP4912921B2 JP 4912921 B2 JP4912921 B2 JP 4912921B2 JP 2007047178 A JP2007047178 A JP 2007047178A JP 2007047178 A JP2007047178 A JP 2007047178A JP 4912921 B2 JP4912921 B2 JP 4912921B2
Authority
JP
Japan
Prior art keywords
key
encryption key
encryption
instruction
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007047178A
Other languages
English (en)
Other versions
JP2008210225A (ja
Inventor
誠司 後藤
英則 小山
順 蒲田
真也 向井
大司 田宮
誠 中原
誠 西方
千鶴香 鶴岡
新 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007047178A priority Critical patent/JP4912921B2/ja
Priority to US12/004,423 priority patent/US20080205651A1/en
Priority to CN2008100010845A priority patent/CN101256613B/zh
Publication of JP2008210225A publication Critical patent/JP2008210225A/ja
Application granted granted Critical
Publication of JP4912921B2 publication Critical patent/JP4912921B2/ja
Priority to US14/621,545 priority patent/US20150186679A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
    • H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
    • H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H04L9/3249—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures using RSA or related signature schemes, e.g. Rabin scheme
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/80—Wireless

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)

Description

本発明は、プロセッサを有するシステムに係り、特に不正なコードの実行を防止可能なセキュアプロセッサシステム、そのようなシステムを構築するためのセキュアプロセッサ及びセキュアプロセッサシステムの制御方法に関する。
プロセッサを使用するシステムでは、動作をプログラムによって記述することができ、ハードウェアによってすべてを構成するシステムに比べ、どの設計及び動作の柔軟性が大きく、多種類の機能が容易に実現できる。このような優れた特性のために、プロセッサはパーソナルコンピュータなどの各種コンピュータや、ＰＤＡ(Personal Digital Assistant)、携帯電話、情報家電などの各種情報機器に実装されるようになっている。
図１の（Ａ）は、従来のプロセッサを使用するシステムの概略構成を示す図である。図示のように、システムは、プロセッサ１と、外付け（外部）ＲＯＭ６と、を有する。一般的に、プロセッサ１は、命令処理を行うＣＰＵコア２と、起動用に使用する内蔵ＲＯＭ４と、内部または外部のメモリとの通信を行うメモリインターフェース（ＩＦ）５と、これらのモジュールを相互接続する内部バス３と、を有し、１チップの半導体として構成されている。なお、内蔵ＲＯＭ４については実装されない場合もあり、その際はメモリインタフェース経由で外部より起動する。また、その他の周辺ブロックも実装される場合が多いが、今回の発明との関連が薄いため省略する。外部ＲＯＭ６には、制御プログラム７が記憶される。プロセッサ１は、制御プログラム７に従って動作を行う。
この構成では、プロセッサに所望の動作をさせるために書き換え可能な外部の記憶媒体（例えばフラッシュＲＯＭ）６にプログラムを記録しておく。しかしながら、このような構成では、例えばＲＯＭ６が物理的に取り外されるなど、外部からの解析に対し非常に弱くなっている。このことは、内部の処理プログラムが著作権管理等に代表される機密性の高いものであった場合、処理の安全性が担保されないことになり、結果としてそのようなシステムの実現が困難になることも考えられる。
また、ネットワークの進展につれ、これらの情報機器はネットワークに接続されて使用され、ネットワークを介してメールやデータの送受信や、プログラムのダウンロードをする機会が増加している。これに伴って、近年、ネットワークなどを介するコンピュータウィルスの感染や、不正アクセスにさらされる危険性が増大しており、コンピュータや携帯情報端末の普及が高まるにつれ、それらの機器で実行されるプログラムに関するセキュリティの重要性が高まっている。
プロセッサを備えた情報機器のセキュリティを強固とするために回線データに対する暗号化、ユーザ認証などの各種のシステム的な措置が施されているが、近年ではシステムレベルでの安全性のみならず、コンピュータウィルスや不正アクセス等の蔓延に対応するために、ソフトウェアレベル、プロセッサレベルの安全性が問題となっている。
例えば、携帯電話や情報家電など、各種のプロセッサ組込機器などがネットワークに接続されることにより、パーソナルコンピュータ等に対するのと同等の脅威をこれらの機器も外部から受ける可能性が高くなっている。不正侵入は、悪意を持った実行コードが端末内で動作することにその原因がある。そのため、悪意のあるコードや、所望しないコードをプロセッサで動作させないようにする必要がある。しかしながら、現状では、悪意のあるコードを動作させないようにするプロセッサ側の対策があまり十分ではなく、安全なソフトウェア実行環境が提供されていないという問題があった。
このため、最近、セキュアプロセッサが研究されている。セキュアプロセッサは、プロセッサの外側で扱われるデータには暗号化を施し、内側にはアクセス保護を施すことで、データを直接読み取ることを不可能とする。例えば、データや命令コードを暗号化して主記憶装置や二次記憶装置に格納し、プロセッサが命令を実行する際には、暗号化された命令コードを復号し、それをプロセッサ内のキャッシュメモリに格納してから実行する。
本出願人は、特許文献１でこのようなセキュアプロセッサを開示している。
図１の（Ｂ）は、特許文献１に開示されたセキュアプロセッサの基本構成を示す図である。図示のように、セキュアプロセッサ１０は、実行ユニットとキャッシュを含む（ＣＰＵ）コア１１と、外部インターフェースとのコマンド処理及びバスデータ（プログラムのコードまたはデータ）の暗号化やその復号などを行う暗号処理ブロック１２と、命令コードの認証を行うコード認証処理ブロック１３と、プロセッサの起動時に用いられる最も基本的なプログラムなどが暗号化されて格納されている暗号化ＲＯＭコード領域１４と、このコード領域１４に格納されているプログラムなどの復号を行うためのＣＰＵ固有鍵を保持するＣＰＵ固有鍵保持レジスタ１５と、を有している。
そして、コア１１と暗号処理ブロック１２との間では、コマンド、およびデータのやり取りが行われると共に暗号化のための鍵の制御が行われ、またコア１１とコード認証処理ブロック１３との間には認証インターフェースが備えられる。さらに暗号処理ブロック１２、およびコード認証処理ブロック１３は、主記憶１７に対するアクセスを実行し、またコード認証ブロック１３は二次記憶１８に対するアクセスを実行する。
特許文献１に開示されたセキュアプロセッサでは、ＣＰＵ固有鍵保持レジスタ１５には外部からアクセスできないようになっている。セキュアプロセッサのユーザ（システム製造者）は、ＣＰＵ固有鍵を決定した後製造者にＣＰＵ固有鍵を通知し、製造者はセキュアプロセッサの製造段階でＣＰＵ固有鍵保持レジスタ１５に通知されたＣＰＵ固有鍵を設定する。以後、ＣＰＵ固有鍵は、外部に漏洩しないように製造者とユーザで厳重に保管される。セキュアプロセッサは、ＣＰＵ固有鍵で正しく暗号化されたプログラム以外では実質的に動作しないので、ＣＰＵ固有鍵を知らない第三者が悪意でプログラムを改竄しても、セキュアプロセッサに不正な動作を行わせることはできない。
特開２００６−１８５２８
特許文献１に記載されたセキュアプロセッサは、機能として充分であるものの、ハードウェア、ソフトウェア共に、システムに対して従来のものから、かなりの程度変更が要求されるものであった。言い換えれば、従来のシステムと良好な互換性を維持するのが難しいという問題があった。安全性の高いプロセッサを提供していく上で、互換性に対するコストはある程度は許容せざるを得ないものの、既存システムからの移行期間においては、変更量、コストを最小限に出来るものが望まれる。
さらに、上記のように、ＣＰＵ固有鍵は製造者とユーザで厳重に管理する必要があるが、厳重な管理にはコストを要し、特に多数のユーザのＣＰＵ固有鍵を管理する製造者にはチップごとにＣＰＵ固有鍵を管理する必要があり、大きな負担となっていた。もし製造者が多数のＣＰＵ固有鍵を一括して管理している場合には、多数のユーザのＣＰＵ固有鍵が同時に漏洩することになり、その被害は膨大なものになる。そのため、ＣＰＵ固有鍵を管理するコストが、製造コストにも影響し、セキュアプロセッサの価格を上昇させる要因にもなる。
このような観点から、セキュアプロセッサの製造者とユーザが相手の暗号情報を知らなくても、セキュアプロセッサとしての安全レベルは維持できるようにすることが望まれている。これにより製造者がユーザの暗号の管理を行う必要がなくなるだけでなく、ユーザにとっても製造者からの暗号漏洩の危険性がなくなるという利点がある。
本発明の第１の目的は、プロセッサ処理の安全性を最小限のモジュール追加で実現し、既存システムへの影響を最小限することである。
本発明の第２の目的は、チップごとの固有情報など、製造コストに影響する要件を代替手段により提供し、より低コストで実現することである。具体的には、セキュアプロセッサの製造者とユーザが相手の暗号情報を知る必要をなくし、暗号情報の管理を不要にすることである。
上記目的を実現するために、本発明によれば、ユーザがセキュアプロセッサの暗号鍵を製造者に知らせることなく設定できるようにする。しかし、セキュアプロセッサの暗号鍵を外部から設定可能にするだけでは、ユーザだけでなく悪意の第三者も暗号鍵を外部から設定できるので、プロセッサ処理の安全性を維持することはできない。
プログラムの安全性証明とは、プログラムが正しい製造者により作成され、かつ改竄されていないことの証明が可能かどうか、ということを意味する。そこで、本発明では、正しいユーザにより作成された暗号鍵のみがセキュアプロセッサの暗号鍵として設定されるようにする。
図２は、本発明の原理を説明する図である。図２に示すように、本発明のセキュアプロセッサシステムは、セキュアプロセッサ２０と、暗号用メモリ３０と、を備える。セキュアプロセッサ２０は、命令コードを実行するコア２１と、プロセッサ鍵を保持する暗号鍵保持部２５と、コア２１に入出力されるデータを、プロセッサ鍵で暗号化または復号化する暗号処理部２４と、を有し、メモリ３０はコア２１に入出力されるデータを記憶する。この他にも、ＣＰＵコア２１を起動するための内蔵ＲＯＭ２３及び各ブロックを接続する内部バス２２などが設けられる。図示のように、暗号鍵保持部２５は、書き換え不能な固定暗号鍵を保持する固定レジスタ２６と、入力される命令暗号鍵が格納され、格納された命令暗号鍵を読み取り不能に保持する書込レジスタ２７と、を備え、プロセッサの立ち上げ時には固定レジスタ２６に保持された固定暗号鍵をプロセッサ鍵として出力し、書込レジスタ２７に命令暗号鍵が書き込まれた後は、書込レジスタ２７に保持された命令暗号鍵をプロセッサ鍵として出力する。メモリ３０は、セキュアプロセッサの製造者からユーザに供給された、入力された命令暗号鍵を書込レジスタ２７に書き込むための変換を行う鍵変換プログラムを固定暗号鍵で暗号化したプログラムデータ３１と、ユーザが独自に決定した命令暗号鍵（暗号化設定情報）３２と、命令暗号鍵３２で暗号化された処理プログラム３３と、を有する。暗号用メモリ３０は、セキュアプロセッサ２０内に設けられても、外部に設けられてもよい。
本発明によれば、鍵変換プログラムは書き換え不能な固定暗号鍵を用いて暗号化されており、正しい鍵変換プログラムでなければ、プロセッサ鍵を固定暗号鍵からユーザが任意に設定する命令暗号鍵に変更することはできない。このように、ソフトウェアからアクセスできない固定暗号鍵から起動し、任意の命令暗号鍵に変換することにより、チップ固有の固定暗号鍵を用いずとも使用者別の命令暗号鍵に設定できる。この構成では、鍵変換プログラム、命令暗号鍵及び処理プログラムはユーザが設ける暗号用メモリに記憶されるので、セキュアプロセッサは、従来の構成（図１の（Ａ））に、暗号処理部２４と暗号鍵保持部２５を追加するだけであり、最小限のモジュール追加で実現できる。
本発明によれば、製造者は鍵変換プログラムの固定鍵暗号化されたデータのみをユーザに供給するだけであり、ユーザは固定鍵自体を知る必要はない。また、ユーザは、命令暗号鍵を任意に決定して暗号用メモリに記憶するだけで、製造者に命令暗号鍵を知らせる必要はない。固定暗号鍵が漏洩しないとすれば、固定暗号鍵により暗号化された鍵変換プログラム、および変更後の命令暗号鍵により暗号化されたプログラムの両者について、正しい実行を保証することが可能となる。さらに、暗号に関する情報は暗号化されてメモリ（ＲＯＭ）に記憶されており、単体での解析は非常に難しい。
従って、製造者は複数のユーザに共通の固定鍵を使用することが可能であり、ユーザごとの命令暗号鍵を知らないので管理の必要がなく、暗号鍵の管理が非常に容易になる。また、ユーザは、製造者が命令鍵を知らないので、製造者からの命令鍵の漏洩の恐れがなく、安全性をより向上できる。
命令暗号鍵（暗号化設定情報）３２はＲＳＡ(Rivest Shamir Adleman)暗号化されていることが望ましい。製造者は、ＲＳＡ暗号化のための設定情報秘密鍵と公開鍵を決定し、公開鍵をユーザに供給する。ユーザが任意に決定した命令暗号鍵（暗号化設定情報）３２は、ＲＳＡ暗号化の公開鍵で暗号化されて暗号用メモリ３０に記憶される。ＲＳＡ暗号化された命令暗号鍵３２は設定情報秘密鍵で復号され、復号された命令暗号鍵が書込レジスタ２７に設定される。命令暗号鍵はＲＳＡ暗号化されているので解読は非常に困難である。この構成では、ユーザが設定情報秘密鍵を知ることはない。
暗号処理部は、暗号化及び復号を、ＡＥＳ暗号化により行うことが望ましい。これは、鍵変換プログラム及び制御プログラムはデータ量が多く、高速の処理が要求されるためである。
これに対して、命令暗号鍵は上記のようにＲＳＡ暗号化されていることが望ましい。これは、命令暗号鍵の暗号化と復号が別々に行なわれ、かつ高い秘匿性を要求され、暗号の対象が命令暗号鍵のみでデータ量が少ないためである。
設定情報秘密鍵は、セキュアプロセッサ内に記憶しておくことも可能であるが、鍵変換プログラムに付加して、設定情報秘密鍵を含む鍵変換プログラムを固定暗号鍵で暗号化したデータを製造者からユーザに供給するようにしてもよい。設定情報復号鍵は暗号化されているので、やはりユーザは設定情報復号鍵を知ることはできない。ユーザは、設定情報復号鍵含む鍵変換プログラムをメモリに記憶する。セキュアプロセッサの起動時には、上記のように鍵変換プログラムが固定暗号鍵により復号されるので、そこから設定情報復号鍵を抽出して、ＲＳＡ暗号化された命令暗号鍵の復号を行う。
さらに、暗号用メモリ３０にユーザが生成した電子署名を記憶するようにしてもよい。電子署名を検証するプログラムは、セキュアプロセッサ２０内に設けても、暗号用メモリ３０に設けてもよい。この構成においては、例えば命令暗号鍵で暗号化されたプログラムの作成者（ユーザ）が、あらかじめ署名公開（検証）鍵を作成して製造者に知らせておき、プログラムの作成者（ユーザ）が作成した電子署名を署名公開鍵で検証することによって、命令暗号鍵で暗号化されたプログラムの正当性を確認する機能を付加することができる。署名公開鍵は電子署名を検証するものであり、署名公開鍵が漏洩しても、その鍵を用いて正しい署名を生成することはできない。命令公開鍵が漏洩した場合、不正な鍵を用いて不正なプログラムを作成することができるが、署名検証により不正な実行を防止することができる。
電子署名は、命令暗号鍵と同様の理由で、ＲＳＡ方式により実施されていることが望ましい。
署名公開鍵はユーザが独自に設定する暗号鍵であり、これをセキュアプロセッサに記憶するとユーザ別のセキュアプロセッサを製造する必要がり、望ましくない。そこで、署名公開鍵も、鍵変換プログラム中に固定鍵で暗号化して記憶することが望ましい。
製造者からユーザに設定情報公開鍵を知らせ、ユーザから製造者に署名公開鍵を知らせ、製造者は、設定情報秘密鍵と署名公開鍵を含む鍵変換プログラムを固定暗号鍵で暗号化したデータを、ユーザに供給する。ユーザは、この暗号化されたデータに、設定情報公開鍵で暗号化された命令暗号鍵と、電子署名と、命令暗号鍵で暗号化した制御プログラムを組み合わせて、ＲＯＭデータを作成する。製造者からユーザに供給されるデータは暗号化されているので、ユーザが設定情報秘密鍵を知ることはできない。また、製造者が、ユーザが決定した署名秘密鍵を知ることもできない。
電子署名を検証する構成で、デバッガの接続検出信号を暗号処理部に接続し、デバッガを検出した際に命令復号処理を停止する機能を備えてもよい。これにより、ＣＰＵコア２１内では実行のために復号された命令が存在するという点を悪用し、その状態においてＣＰＵコア２１の情報を、デバッガを用いて取り出すという攻撃から、プログラムを守ることができる。
さらに、命令暗号鍵の取り出し（復号）処理において、命令暗号鍵に加えて正規ユーザ認証コードの認証を含めてもよい。この構成においては、命令暗号鍵で暗号化されたプログラムの作成者だけが設定可能な命令暗号鍵に、正規ユーザ認証コードを加えた上で、ＲＳＡ方式の公開鍵暗号化を行い、正規ユーザ認証コードをレジスタに記憶させることで、正規ユーザの判定機能を追加することができる。
さらに、デバッガよりアクセス可能な、正規ユーザ認証コードと比較すべき値を格納可能なレジスタを備え、正規ユーザコードと比較し一致した際は、復号停止処理を解除する機能を備えてもよい。この構成においては、命令暗号鍵により暗号化されたプログラムの作成者のみに対し、デバッガ接続時であっても正しく使用できる環境を提供可能とすることができる。
上記の構成において、プロセッサコア２１に対し、暗号処理手段２４を介さず接続され、かつ暗号用メモリ３０の暗号化状態を判定するプログラムを記録した（内蔵）ＲＯＭ２３を備える構成としてもよい。この構成においては、内蔵ＲＯＭ２３に暗号化状態判定プログラムを備え、それにより暗号用ＲＯＭ３０が実装されているかを検証可能にすると共に、暗号化・非暗号化の両用途に共通のプロセッサ構成とすることができる。
さらに、暗号用メモリ３０は、フラッシュＲＯＭ等の書き換え可能な不揮発性メモリであることが望ましく、暗号用メモリ３０はセキュアプロセッサ２０を内部または外部に設ける。この構成では、暗号化状態を外部メモリの特定領域に記載しておくことにより、暗号化プログラムか否かを判定出来るため、起動設定を外部データにより容易に変更可能とすることができる。
さらに、固定暗号鍵を記憶する固定レジスタ２６は、例えば固定暗号鍵を複数記憶可能で、複数鍵の中から任意の鍵を選択できる構成としてもよい。この構成では、複数の固定暗号鍵を任意番号により選択することができ、固定暗号鍵の漏洩時に、新規番号を選択することで、セキュアプロセッサの製造をそのまま続行できる。
本発明によれば、セキュアプロセッサの暗号鍵を、書き換え不可能な固定暗号鍵から、その固定暗号鍵にて暗号化された鍵変換プログラムにより、ユーザが任意に決定した命令暗号鍵に変換するので、セキュアプロセッサの暗号鍵をユーザが独自に製造者に知らせることなく設定でき、暗号鍵の秘密保持が容易である。また、鍵変換プログラムや命令暗号鍵は外部のメモリに記憶すればよく、固定暗号鍵の任意鍵への変換と、暗号処理ハードウェアの単一ブロック化によってプロセッサに追加するモジュールを最小限にして、製造コストを押さえた上で、一般的なプロセッサに非常に付加しやすい構成で実現することが可能である。
さらに、命令暗号鍵をＲＳＡ暗号化すれば、命令暗号鍵を外部から知ることが困難になり、命令暗号鍵の秘密保持が厳重になる。
さらに、電子署名によるプログラムの認証を行い、不正を検出した際に命令暗号鍵を設定しないようにすることにより、セキュアプロセッサを含むシステムの安全性及び信頼性を一層向上することができる。
以下、図面を参照しながら本発明の実施の形態について説明する。
図３は、本発明の第１実施例のセキュアプロセッサシステムの全体構成を示す図である。図示のように、システムは、セキュアプロセッサ２０と、暗号用の外部ＲＯＭ３４と、で構成される。従来例と同様に、他にもＲＡＭや入出力インターフェースなどが接続されるが、発明に直接関係しないので省略している。セキュアプロセッサ２０は、ＣＰＵコア２１と、内部バス２２と、内蔵ＲＯＭ２３と、暗号処理部２４と、暗号鍵保持部２５と、メモリＩＦ２８と、を有する。暗号処理部２４は、ＣＰＵコア２１とメモリＩＦとの間の入出力を、暗号鍵保持部２５から出力されるプロセッサ鍵で、暗号化処理及び復号処理を行う。暗号鍵保持部２５は、書き換え不能でかつ外部からアクセス不能なＲＯＭ２６と、書き込み可能でかつ外部からアクセス不能な書込ＲＯＭ２７と、を有し、ＲＯＭ２６には固定（ＨＷ）暗号鍵が記憶されており、書込ＲＯＭ２７には起動後命令暗号鍵が書き込まれる。なお、実施例では、ＲＯＭ２６は、複数の固定暗号鍵を記憶する複数のレジスタで構成され、ＨＷ鍵番号により複数の固定暗号鍵の１つを選択する選択回路を有し、選択した固定暗号鍵を出力できるようになっているが、ＲＯＭ２６が１つの固定暗号鍵を記憶するようにしてもよい。起動時には、ＲＯＭ２６から選択した固定暗号鍵がプロセッサ鍵として暗号処理部２４に出力され、書込ＲＯＭ２７に命令暗号鍵が書き込まれた後は、書込ＲＯＭ２７から命令暗号鍵がプロセッサ鍵として暗号処理部２４に出力されるように構成されている。また、内蔵ＲＯＭ２３は、本実施例では必須の構成となっており、その内部については後述する。これらを１チップの半導体として構成する。
外部ＲＯＭ３４は、例えば、書き換え可能なフラッシュＲＯＭなどで構成され、内部にＲＯＭヘッダ４１と、鍵変換プログラム４３と、ＲＳＡ暗号化データ４９と、制御プログラム５４と、を記憶している。ＲＯＭヘッダ４１はヘッダデータ４２を有する。鍵変換プログラム４３は、ＡＥＳ暗号化データ４４を有する。ＡＥＳ暗号化データ４４は、固定暗号鍵によりＡＥＳ暗号化されている鍵変換プログラム４５を有し、固定暗号鍵によりＡＥＳ暗号化されている鍵変換プログラム４５は、鍵変換プログラム本体４６と、第２ＲＳＡ公開鍵４７と、第１ＲＳＡ秘密鍵４８と、を有する。ＲＳＡ暗号化データ４９は、第１ＲＳＡ暗号化データ５０と、第２ＲＳＡ暗号化データ５２と、を有し、第１ＲＳＡ暗号化データ５０は暗号化設定情報５１を有し、第２ＲＳＡ暗号化データ５２は認証関連情報５３を有する。第１ＲＳＡ暗号化データ５０と第２ＲＳＡ暗号化データ５２は、異なる暗号鍵で暗号化されている。制御プログラム５４は、命令暗号鍵でＡＥＳ暗号化されたＡＥＳ暗号化データ５５を有し、それにはＡＥＳ暗号化制御プログラム５６が含まれる。ＡＥＳ暗号化制御プログラム５６は、制御プログラム本体５７と、その他のユーザデータ５８と、を有する。
暗号処理部２４では、暗号鍵保持部２５から出力されるプロセッサ鍵で、出力方向のデータはＡＥＳ暗号化を、入力方向のデータはＡＥＳ復号処理をそれぞれ行う。このため、外部ＲＯＭ３４のデータは暗号化されている。本実施例では、セキュアプロセッサ２０のチップの内部の固定暗号鍵はチップごとに個別ではなく共通のものを使用し製造コストの削減を図っている。そのため、プロセッサの使用者（ユーザ）ごとの鍵も同じとなってしまい、第三者からの解析は防ぐことができるものの、使用者間での秘密の保護はできないことになってしまう。そこで、本実施例では、チップの固定暗号鍵を、製造者が作成する鍵変換プログラムの暗号化だけに用いることとし、製造者以外への固定暗号鍵情報の流通を行わないこととした。
図４は、暗号用（外部）ＲＯＭ３４に記憶するデータの作成手順を説明する図であり、図５はデータの流れを示す図である。図４では、上側が製造者の作業を、下側がユーザの作業を示す。まず、図４及び図５を使用して、外部ＲＯＭ３４に記憶するデータを説明する。
セキュアプロセッサ２０のチップ製造者は、複数の（ＨＷ）暗号鍵（Ｄ１）のうちから１つを選択して、チップごとに共通のＡＥＳ暗号化用固定（ＨＷ）暗号鍵６１を決定し、固定暗号鍵６１は外部に漏洩しないように厳重に管理される。また、製造者は外部ＲＯＭ３４から読み取った命令鍵を書き込み可能ＲＯＭ２７に記憶する鍵変換プログラム本体４６を用意する。さらに、製造者は、第１ＲＳＡ秘密鍵６３と第１ＲＳＡ公開鍵６４とで構成される設定情報暗号鍵６２を決定し、第１ＲＳＡ秘密鍵６３は外部に漏洩しないように厳重に管理され、第１ＲＳＡ公開鍵６４はユーザに供給される。
一方、ユーザは、ＡＥＳ暗号化用命令暗号鍵６０を含む暗号化設定情報５１と、制御プログラム５３と、を生成する。さらに、ユーザは、第２ＲＳＡ秘密鍵６６と第２ＲＳＡ公開（検証）鍵６７とで構成される署名用鍵６５を決定し、第２ＲＳＡ秘密鍵６６は外部に漏洩しないように厳重に管理され、第２ＲＳＡ公開鍵６７は製造者に供給される。
製造者は、選択した固定暗号鍵に対応してＣＴＲモードでのカウンタ値（Ｄ２）をプログラムサイズと同じだけ生成する。これをＥＣＢモードで暗号化し（Ｄ３）、暗号化カウンタデータ（Ｄ４）を生成する。そして、鍵変換プログラム本体４６と、第１ＲＳＡ秘密鍵６３と、ユーザから供給された第１ＲＳＡ公開鍵６７と、を合わせてたデータを、暗号化ツール６８において固定暗号鍵６１でＡＥＳ暗号化する。具体的には、これと鍵変換プログラム（Ｄ５）のデータとの排他的論理和（ＸＯＲ）（Ｄ８）を算出することにより暗号化処理が完了し、暗号化された鍵変換プログラム４３になる。鍵変換プログラム４３はユーザごとに生成される。そして、使用した固定暗号鍵を指定するＨＷ鍵番号に基づいて作成したＲＯＭヘッダ４１と、暗号化ツール６８でＡＥＳ暗号化した鍵変換プログラム４３と、を合わせて、プログラムデータとしてユーザに供給される。鍵変換プログラム４３には、ＡＥＳ暗号化された形で第１ＲＳＡ秘密鍵６３と第２ＲＳＡ公開鍵６７とが含まれている。
ユーザは、ＡＥＳ暗号化用命令暗号鍵６０を含む暗号化設定情報５１を、ＲＳＡ暗号化部７２において第１ＲＳＡ公開鍵６４でＲＳＡ暗号化してＲＳＡ暗号化された暗号化設定情報７５を作成する。さらに、ＲＳＡ暗号化された暗号化設定情報７５をハッシュ処理したデータに対して、署名生成部７３において第２ＲＳＡ秘密鍵６６でＲＳＡ暗号化して電子署名７６を作成する。さらにＡＥＳ暗号化部７４において、これらの情報に含まれるカウンタデータ、命令暗号鍵を用いて、Ｄ１４、Ｄ１５、Ｄ１６のように暗号化し、制御プログラムのデータＤ１７とＸＯＲ（Ｄ１８）することで、命令暗号鍵６０でＡＥＳ暗号化された制御プログラム７７を作成する。以上の処理は暗号化データ作成ツール７１を使用して行われる。以上のようにして作成したＲＳＡ暗号化された暗号化設定情報７５、電子署名７６及びＡＥＳ暗号化された制御プログラム７７は、製造者から供給されたＲＯＭヘッド４１と鍵変換プログラム４３を含むプログラムデータと合わされて、外部ＲＯＭ３４に書き込まれる。このようにして、外部ＲＯＭが完成する。
図６は、製造者側とユーザ側での暗号用ＲＯＭ３４の作成手順を示すフローチャートである。製造者側では、あらかじめ複数の固定暗号鍵が記憶されたセキュアプロセッサを製造して、鍵変換プログラム本体４６も作成されているとする。固定暗号鍵は、外部からの設定で選択できるようになっている。ステップＳ１１で、設定情報暗号鍵ペア（第１ＲＳＡ鍵ペア）６２及びＨＷ鍵選択番号を含むユーザ別パラメータを生成する。一方、ユーザ側では、ステップＳ２１で、第２ＲＳＡ鍵ペア６５を含む署名検証用パラメータを作成する。
ステップＳ１２及びＳ２２では、署名検証用の第２ＲＳＡ公開鍵６７がユーザ側から製造者側に供給され、製造者は第２ＲＳＡ公開鍵６７を入手する。すなわち、第２ＲＳＡ公開鍵６７の交換が行われる。
ステップＳ１３及びＳ２３では、設定情報暗号化用の第１ＲＳＡ公開鍵６４が製造者側からユーザ側に供給され、ユーザが第１ＲＳＡ公開鍵６４を入手する。すなわち、第１ＲＳＡ公開鍵６４の交換が行われる。
製造者側では、ステップＳ１４で、鍵変換プログラム本体４６、第１ＲＳＡ秘密鍵６３及び第２ＲＳＡ公開鍵６７を含むデータをＡＥＳ暗号化した暗号化バイナリデータが生成される。この暗号化バイナリデータは、ユーザ側で解読することはできない。
一方、ユーザ側では、ステップＳ２４で、設定定情報を作成して製造者から入手した第１ＲＳＡ公開鍵６４でＲＳＡ暗号化し、制御プログラムを作成して命令暗号鍵でＡＥＳ暗号化し、さらに電子署名を生成する。
製造者は、ステップＳ１５で、ステップＳ１４において生成した暗号化バイナリデータをユーザに供給し、ユーザは暗号化バイナリデータを入手する。
ユーザは、ステップＳ２５で、入手した暗号化バイナリデータと、ステップＳ２４で作成した暗号化した設定定情報、暗号化した制御プログラム及び電子署名と、を合わせて外部ＲＯＭ３４を作成する。
ユーザは、製造者から供給されるセキュアプロセッサと、以上のようにして作成した外部ＲＯＭ３４と、を組合せ、他の要素を組み合わせてシステムを製造する。
以上説明したように、ユーザから製造者に供給されるのは署名検証用の第２ＲＳＡ公開鍵のみであり、製造者はユーザが独自に決定した命令暗号鍵を知ることはない。また、製造者からユーザに供給されるのは設定情報暗号化用の第１ＲＳＡ公開鍵と、暗号化された暗号化バイナリデータのみであり、ユーザは製造者が独自に決定した固定鍵及び第１ＲＳＡ秘密鍵を知ることはない。
図６のようにして作成した暗号用の外部ＲＯＭを作成した後、ユーザ側の都合で制御プログラムを変更する必要が生じる場合がありえる。図７は、そのような外部ＲＯＭの更新作業を示すフローチャートである。製造者はこの作業に関わる必要はなく、更新作業はすべてユーザ側で行うことができる。
ステップＳ３１では、新しい制御プログラムを作成して命令暗号鍵でＡＥＳ暗号化し、以前に作成した第１ＲＳＡ公開鍵６４でＲＳＡ暗号化し設定定情報及び電子署名と合わせ、ステップＳ３２で以前に製造者から供給された暗号化バイナリデータを組み合わせて外部ＲＯＭを作成する。
以上が、暗号用の外部メモリ３４に記憶されている暗号データである。外部ＲＯＭ３４の記憶内容は３つの部分から構成され、各々暗号化されているため、第三者、およびプロセッサの使用者の相互間で解析が出来ない構造とすることができる。なお、ここでは、プロセッサ鍵（固定鍵及び命令暗号鍵）の暗号処理をＡＥＳ方式、設定情報暗号化用及び署名認証用の公開鍵暗号方式をＲＳＡ方式に代表して記載しているが、同等の方式であればどのような方式を使用してもよい。使用者の作成した制御プログラムを暗号化する命令暗号鍵は、第１ＲＳＡ公開鍵により暗号化されるが、ＲＳＡ暗号方式では公開鍵は秘密（復号）鍵と異なるため、公開鍵をユーザに公開してもユーザが秘密鍵を知ることはなく、ユーザは定義した制御プログラム用の命令暗号鍵を自ら暗号化することができる。このことにより、ユーザは、重要機密情報である命令暗号鍵を製造者に明示的に通知することなくプログラムの暗号化を実施できる。
次に、このような暗号データを処理するセキュアプロセッサ２０の内部構成を説明する。まず、セキュアプロセッサ２０の基本的な動作を説明する。セキュアプロセッサ２０は、チップ内のＲＯＭ２６に記憶された固定暗号鍵６１で暗号化された鍵変換プログラム４３を、チップ内固定暗号鍵が供給される暗号処理部２４により復号しながら実行し、さらに、鍵変換プログラム４３内では、第１ＲＳＡ公開鍵６４にて暗号化された制御プログラム用の命令暗号鍵６０を取り出し、書込可能ＲＯＭ２７に設定する。これにより、暗号処理部２４は、命令暗号鍵６０で暗号化及び復号化を行うように設定される。このようにして、セキュアプロセッサ２０のユーザが作成した制御プログラム５４が正しく復号されるべく鍵変換が行われたことになる。鍵変換後は、暗号処理部２４にて、暗号化された制御プログラム５４が復号されることにより、正しい実行が可能となる。
図８は、暗号処理部２４の内部構成を示す。暗号処理部２４は、ＲＳＡ公開鍵処理部８１と、プロセッサ鍵処理部８３の２つから構成される。ＲＳＡ公開鍵処理部８１は、前述のＲＳＡ処理の高速化を図るための公開鍵演算器８２が実装されるものであり、本実施例の構成要件において必須ではないが、既存システムへの容易な追加を可能とする観点から備えられる。プロセッサ鍵処理部８３は、ＣＰＵコア２１側のインタフェースからのコマンドが自モジュール（プロセッサ鍵処理部８３）向けであるかどうかを判定するバス判定部８５、暗号機能がオフである場合のバイパス制御部８４、自モジュール向けのコマンドが、暗号化対象かどうかを判定する暗号化判定部８６、プロセッサ鍵でのＡＥＳ鍵暗号化または復号処理を行う共通鍵演算部８７、共通鍵演算部８７への鍵を供給する暗号鍵保持部２５、及び暗号化および復号処理と終了判定を行う終了判定・復号処理部８８、のいくつかの小ブロックから構成される。
次に、暗号処理部２４におけるデータの流れを説明する。ＣＰＵコア２１から外部ＲＯＭ３４の読み取り（リード）を行う場合及び復号処理を行う場合は、あらかじめプロセッサ鍵情報の設定を行う。そのため、暗号鍵保持部２５に対し、前述の鍵変換プログラムを実行する場合は、設定は不要、ないしいくつかの鍵からどの鍵を選択するかを指定するＨＷ鍵番号を設定しておく。同様に暗号化判定部８６において、対象アドレスが暗号化されているかの情報を暗号化判定部８６に設定する。これらの設定後、ＣＰＵコア２１から、外部ＲＯＭ３４に対しリードコマンドが、内部バス２２を介して暗号処理部２４に送出される。バス判定部８５は暗号化対象であるかどうかの判定指示、鍵設定指示、をそれぞれ暗号化判定部８６及び暗号鍵保持部２５に送出し、各ブロックは共通鍵演算器８７に対し暗号化域判定結果と鍵情報を送出する。共通鍵演算器８７はそれらの情報とバス判定部８５からの起動信号を元に、アドレス情報を元にした情報に対し復号処理を実施する。復号処理終了後、演算結果が終了判定・復号処理部８８に送出される。並行して、バイパス制御部８４、外部アドレス・コマンドバスを介して外部ＲＯＭ３４に対しリードコマンドが発行される。このコマンドの結果、一定時間の後外部ＲＯＭ３４よりデータを受信するが、終了判定・復号処理部８８において外部ＲＯＭ３４のデータ、プロセッサ鍵演算処理の両方の処理を待ち合わせた後、演算し、その結果を処理データバス、内部データバスを介してＣＰＵコア２１に返す。なお、終了判定・復号処理部８８における演算については、ＣＴＲモードを使用している。
図９は、暗号化判定部８６及び暗号鍵保持部８８の構成を示す図である。図示のように、外部ＲＯＭ３４の暗号データは、メモリ復号回路９０でプロセッサ鍵により復号されてＣＰＵコア２１に供給される。固定暗号鍵保持部１００は、図４のＲＯＭ２６に相当する。固定暗号鍵保持部１００は、複数の固定暗号鍵を記憶しており、ＨＷ鍵番号レジスタ９９に保持されたＨＷ鍵番号により複数の固定暗号鍵の１つが選択されて出力されるように構成されている。ＨＷ鍵番号は、セキュアプロセッサ２０の外部から入出力端子を介して設定するか、またはチップに後処理を施すことにより設定する。命令暗号鍵保持部１０１は、図４の書込ＲＯＭ２７に相当する。命令暗号鍵保持部１０１は、正当な鍵変換プログラム４３で署名認証が行われた時に、暗号化設定情報に含まれる命令暗号鍵が復号されて書き込まれる。鍵復号鍵設定部１０２は、命令暗号鍵保持部１０１に命令暗号鍵が書き込まれる前には、固定暗号鍵保持部１００から出力される固定暗号値を保持してプロセッサ鍵としてメモリ復号回路９０に出力し、命令暗号鍵保持部１０１に命令暗号鍵が書き込まれた後には、命令暗号鍵をプロセッサ鍵としてメモリ復号回路９０に出力する。言い換えれば、命令暗号鍵が設定された時点で固定暗号鍵は無効となる。もし、固定暗号鍵保持部１００が１個の固定暗号鍵を保持する時には、ＨＷ鍵番号保持レジスタ９９は必要ない。
暗号化判定部８６は、復号起動レジスタ９１と、デバッガ検出回路９２と、正規ユーザ認証データ保持部９３と、認証比較値保持部９４と、正規ユーザ認証データ保持部９３と認証比較値保持部９４の値を比較する比較器９５と、スクランブル解除レジスタ９６と、暗号化域指定レジスタ９７と、復号動作制御部９８と、を有する。この部分については後述する。
図１０は、本実施例のセキュアプロセッサシステムにおける動作を示すフローチャートである。図５に示したデータの流れと併せて動作を説明する。なお、図１０のフローチャートにおいて、左側の実行プログラムの項が、その時点における実行プログラムの記録位置を示している。
ステップＳ４１でのパワーオンにより、内蔵ＲＯＭ２３に記録されている起動プログラムが処理される。ステップＳ４２で、内蔵ＲＯＭ２３のプログラムは、まず外部ＲＯＭ３４のヘッダデータ４２を読み込む。ヘッダデータ４２は、図５のＲＯＭヘッダ４１に記載されている通り、暗号化ＲＯＭであるかどうかの情報、暗号化ＲＯＭであった場合の各データの配置情報が平文で記録されている。ステップＳ４３で、読み込まれたヘッダデータが、平文ＲＯＭであったならばステップＳ４４に進んで暗号化に関する処理は行われず、通常の起動を行う。暗号化ＲＯＭであった場合はステップＳ４４に進み、ＲＯＭヘッダを元にブートパラメータの設定を行う。具体的にはＲＯＭヘッダ４１に示す暗号鍵番号のＨＷ鍵番号保持レジスタ９９（図８）への設定と、各アドレス情報の保持である。これは、図５におけるデータ４１の設定に対応する。
続いて、ステップＳ４５で、メモリ復号機能を、図９の復号起動レジスタ９１に設定することで起動する。これで、外部ＲＯＭ３４のデータが復号しながらリード可能な状態となる。その後、鍵変換プログラム４３に分岐する。鍵変換プログラム４３はチップ製造元により作成されるプログラムで、前述の暗号鍵番号で指定される固定暗号鍵で暗号化されている。分岐すると、鍵変換の処理を開始する。鍵変換処理は、まずステップＳ４６で、ＲＳＡ暗号化データ部を読み込み、復号する。ＲＳＡ暗号化データ部は、ハードウェア設定関連情報をＲＳＡ方式により暗号化した暗号化設定情報５１と、その情報に対し電子署名を施した認証関連情報５３の２つから構成されている。署名検証のための検証鍵（第２ＲＳＡ公開鍵）と、復号のためのＲＳＡ秘密鍵（第１ＲＳＡ秘密鍵）は、前述のように、あらかじめ鍵変換プログラム４３内に保持しておく。
ステップＳ４５で、読み込まれたＲＳＡ暗号化データ部の署名部分を、まず検証を行う。ステップＳ４６で検証結果を判定し、この署名が改竄されていると判定できた場合、ステップＳ４７に進んで、エラー処理、すなわち実行停止処理を行う。改竄されていない場合は、ステップＳ４８で外部ＲＯＭ３４内のＲＳＡ暗号化データ部を読み取り、ステップＳ４９でＲＳＡ暗号化データ部から暗号化設定情報５１を復号する。暗号化設定情報５１は、図５のＤ９に示すように正規ユーザ認証コード、暗号化領域指定、暗号化カウンタ、命令暗号鍵より構成されており、これらの情報を元に、ハードウェアによる逆変換処理Ｄ１０が行われた後、各データがハードウェアに反映される。なお、ＲＯＭデータ作成時には、図５でのスクランブル処理Ｄ１０、ＲＳＡ暗号化処理Ｄ１１を経て暗号化設定情報５１が生成されている。復号された暗号化設定情報５１は、図９のスクランブル解除レジスタ９６に一括して設定する。この処理が、図１０のステップＳ５０のユーザデータ更新処理に相当する。ここでの処理で、命令暗号鍵が保持部１０１に設定され、プロセッサ鍵が変更されたのであるが、即座に復号鍵が変更されたのでは、暗号化状態で実行中のプログラムの正しい復号が出来ないことになる。本実施例では、図９の復号起動レジスタ９１を再起動したタイミングで、復号処理の鍵が更新されることとしている。フローは安全のため、一度内蔵ＲＯＭ３４に戻り、ステップＳ５１で復号機能の起動を行っている。ここまでの状態で、ユーザの制御プログラム用の命令暗号鍵が正しくハードウェア（書込ＲＯＭ２７）に設定され、復号可能な状態となっている。あとはステップＳ５２で、ユーザプログラムに分岐して、通常のプログラムと全く同様に実行することが可能である。また、ユーザプログラム実行時には、製造者が作成した鍵変換プログラムを正しく読み込むことは出来ず、各秘密鍵の安全性も維持できる。
図９に戻り、他の機能について説明する。図９のＲＳＡ復号結果をスクランブル解除レジスタ９６に設定した際、命令暗号鍵以外に暗号化域指定及び認証比較値９４も同時にレジスタ９４、９７に設定される。暗号化域指定は、一定単位のアドレスごとに暗号化するかどうかの指定を行うことが出来る機能である。認証比較値は、正規ユーザであるかの認証に用いる。ＲＳＡ暗号化データは、図５のＤ５＝Ｄ６、Ｄ５＝Ｄ７の各組合せで定義され、前述のように製造者は暗号化設定情報の暗号化を行うための第１ＲＳＡ鍵ペアを作成し、ユーザは署名に関する第２ＲＳＡ鍵ペアを作成したうえで、それぞれの公開鍵相当データを交換する。この鍵交換により、正しいユーザが正しくデータを作成した場合のみ正常に実行することができる。認証比較値は、これらの情報により暗号化されているため、制御プログラムを暗号化する際に定義した情報を知らない限り知り得ない情報であると言える。暗号判定部８６は、図９のように、ソフトウェアから書き込み可能な正規ユーザ認証レジスタ９３と、鍵変換プログラムによってのみ書き込まれる認証比較値レジスタ９４の認証比較値を常時比較し、正規ユーザか否かを判定している。この情報は、図１１の表に基づいた処理に使用される。パターン１の場合、復号処理が起動されておらず、暗号化プログラムは動作していないため、特段の制御は必要ない。パターン２では、復号処理は起動されているものの、デバッガを検出していないため、正規ユーザの認証を問わず動作する。これは、通常の運用状態に相当する。パターン３は、パターン２の状態で、デバッガを検出した場合である。正規ユーザ認証のレジスタに、適切な値が設定されないままデバッガが接続されると、復号処理を即座に停止するため正しい実行はできない。正規ユーザはパターン４の如く、事前に正規ユーザコードをレジスタ９３に設定した上でデバッガを接続する。ユーザ認証が正しく行われていれば、デバッガ検出時でも復号処理は継続する。これにより、暗号化命令を復号しながら動作するプロセッサにおける解析を困難とすることができる。
本発明により、既存システムに対する追加が非常に容易な形で、動作の安全性を保証出来るセキュアプロセッサの提供が可能となる。
（付記１）
命令コードを実行するコアと、プロセッサ鍵を保持する暗号鍵保持部と、前記コアに入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、を有するセキュアプロセッサと、
前記コアに入出力されるデータを記憶するメモリと、を備えるセキュアプロセッサシステムであって、
前記セキュアプロセッサの前記暗号鍵保持部は、
書き換え及び読み取り不能な固定暗号鍵を保持する固定レジスタと、
入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を読み取り不能に保持する書込レジスタと、を備え、
前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力することを特徴とするセキュアプロセッサシステム。
（付記２）
前記セキュアプロセッサは、前記コアに前記暗号処理部を介さず接続され、前記メモリに記憶されたデータの暗号化状態を判定するプログラムを記録したＲＯＭ（読み出し専用メモリ）をさらに備え、暗号化状態の判定結果に応じて起動設定を変更することを特徴とする付記１に記載のセキュアプロセッサシステム。
（付記３）
前記メモリは、平文または暗号化されたプログラムと、該プログラムの識別情報を記憶していることを特徴とする付記１に記載のセキュアプロセッサシステム。
（付記４）
前記メモリは、前記命令暗号鍵を前記書込レジスタに格納する鍵変換プログラムを、前記固定暗号鍵で暗号化した形で記憶することを特徴とする付記３に記載のセキュアプロセッサシステム。
（付記５）
前記メモリは、前記命令暗号鍵を設定情報公開鍵で暗号化した形で記憶しており、
前記セキュアプロセッサは、前記設定情報公開鍵で暗号化した前記命令暗号鍵を復号するための設定情報秘密鍵を、書き換え及び外部アクセス不能に記憶していることを特徴とする付記４に記載のセキュアプロセッサシステム。
（付記６）
前記メモリは、前記命令暗号鍵を設定情報公開鍵で暗号化した形で記憶しており、
前記鍵変換プログラムは、前記設定情報公開鍵で暗号化した前記命令暗号鍵を復号するための設定情報秘密鍵を記憶していることを特徴とする付記４に記載のセキュアプロセッサシステム。
（付記７）
前記メモリは、当該セキュアプロセッサで実行する処理プログラムを、前記命令暗号鍵で暗号化した形で記憶していることを特徴とする付記６に記載のセキュアプロセッサシステム。
（付記８）
前記暗号処理部は、暗号化及び復号をＡＥＳ暗号方式で行い、
前記命令暗号鍵の暗号化は、ＲＳＡ方式で行われることを特徴とする付記６に記載のセキュアプロセッサシステム。
（付記９）
前記メモリは、署名用秘密鍵で暗号化した電子署名を記憶しており、
前記鍵変換プログラムは、前記電子署名を検証するための署名公開鍵を記憶していることを特徴とする付記６に記載のセキュアプロセッサシステム。
（付記１０）
前記メモリは、署名用秘密鍵で暗号化した電子署名を記憶しており、
前記鍵変換プログラムは、前記電子署名を検証するための署名公開鍵を記憶しており、
前記セキュアプロセッサは、前記署名公開鍵での前記電子署名の検証が成功した時に前記命令暗号鍵を前記書込レジスタに書き込むプログラムを、前記固定暗号鍵により暗号化された形で記憶していることを特徴とする付記６に記載のセキュアプロセッサシステム。
（付記１１）
前記電子署名は、ＲＳＡ方式で作成されることを特徴とする付記９または１０に記載のセキュアプロセッサシステム。
（付記１２）
前記セキュアプロセッサは、デバッガの接続検出信号を暗号処理部に接続し、デバッガの検出時は前記プロセッサ鍵での復号処理を停止することを特徴とする付記９または１０に記載のセキュアプロセッサシステム。
（付記１３）
前記セキュアプロセッサは、デバッガよりアクセス可能な、ユーザ認証コードを記憶するレジスタと、
前記命令暗号鍵と前記ユーザ認証コードを比較部と、をさらに備え、
一致した場合はデバッガ接続時の復号停止処理を解除することを特徴とする付記１２に記載のセキュアプロセッサシステム。
（付記１４）
前記セキュアプロセッサの前記暗号鍵保持部は、前記固定レジスタを複数備え、前記複数の固定レジスタの１つを選択して前記プロセッサ鍵として出力することを特徴とする付記１から１３のいずれか１項に記載のセキュアプロセッサシステム。
（付記１５）
前記メモリは、当該セキュアプロセッサと同じチップの内部に設けられていることを特徴とする付記１から１４のいずれか１項に記載のセキュアプロセッサシステム。
（付記１６）
前記メモリは、当該セキュアプロセッサのチップの外部に設けられていることを特徴とする付記１から１４のいずれか１項に記載のセキュアプロセッサシステム。
（付記１７）
前記メモリは、少なくとも一部に書き換え可能な不揮発性メモリを有することを特徴とする付記１から１６のいずれか１項に記載のセキュアプロセッサシステム。
（付記１８）
命令コードを実行するコアと、プロセッサ鍵を保持する暗号鍵保持部と、前記コアに入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、を有するセキュアプロセッサと、前記コアに入出力されるデータを記憶するメモリと、を備えるセキュアプロセッサシステムであって、前記セキュアプロセッサの前記暗号鍵保持部は、書き換え及び読み取り不能な固定暗号鍵を保持する固定レジスタと、入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を読み取り不能に保持する書込レジスタと、を備え、前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力し、前記メモリは、前記命令暗号鍵を前記書込レジスタに格納する鍵変換プログラムを、前記固定暗号鍵で暗号化した形で記憶し、前記命令暗号鍵を設定情報公開鍵で暗号化した形で記憶しており、前記鍵変換プログラムは、前記設定情報公開鍵で暗号化した前記命令暗号鍵を復号するための設定情報秘密鍵を記憶しており、前記メモリは、署名用秘密鍵で暗号化した電子署名を記憶しており、前記鍵変換プログラムは、前記電子署名を検証するための署名公開鍵を記憶しており、前記セキュアプロセッサは、前記署名公開鍵での前記電子署名の検証が成功した時に前記命令暗号鍵を前記書込レジスタに書き込むプログラムを、前記固定暗号鍵により暗号化された形で記憶しているセキュアプロセッサシステムの構築方法であって、
前記設定情報公開鍵は、前記セキュアプロセッサの製造者から前記セキュアプロセッサのユーザに通知され、
前記署名公開鍵は、前記セキュアプロセッサのユーザから製造者に通知されることを特徴とするセキュアプロセッサシステムの構築方法。
（付記１９）
命令コードを実行するコアと、
プロセッサ鍵を保持する暗号鍵保持部と、
前記コアとメモリとの間で入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、を備えるセキュアプロセッサであって、
前記暗号鍵保持部は、
書き換え不能な固定暗号鍵を保持する固定レジスタと、
入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を読み取り不能に保持する書込レジスタと、を備え、
前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力することを特徴とするセキュアプロセッサ。
（付記２０）
前記コアに前記暗号処理部を介さず接続され、前記メモリに記憶されたデータの暗号化状態を判定するプログラムを記録したＲＯＭ（読み出し専用メモリ）をさらに備え、暗号化状態の判定結果に応じて起動設定を変更することを特徴とする付記１９に記載のセキュアプロセッサ。
（付記２１）
デバッガの接続検出信号を暗号処理部に接続し、デバッガの検出時は前記プロセッサ鍵での復号処理を停止することを特徴とする付記１９に記載のセキュアプロセッサ。
（付記２２）
デバッガよりアクセス可能な、ユーザ認証コードを記憶するレジスタと、
前記命令暗号鍵と前記ユーザ認証コードを比較部と、をさらに備え、
一致した場合はデバッガ接続時の復号停止処理を解除することを特徴とする付記２１に記載のセキュアプロセッサ。
（付記２３）
前記暗号鍵保持部は、複数の前記固定レジスタを備え、前記複数の固定レジスタの１つを選択して前記プロセッサ鍵として出力することを特徴とする付記１９から２２のいずれか１項に記載のセキュアプロセッサ。
（付記２４）
命令コードを実行するコアと、プロセッサ鍵を保持する暗号鍵保持部と、前記コアに入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、設定情報秘密鍵を記憶する設定情報秘密鍵記憶部と、を有し、前記暗号鍵保持部は、書き換え及び外部読み取り不能な固定暗号鍵を保持する固定レジスタと、入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を外部読み取り不能に保持する書込レジスタと、を有し、前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力するセキュアプロセッサと、
前記コアに入出力されるデータを記憶するメモリと、を備えるセキュアプロセッサシステムの制御方法であって、
起動時に、前記メモリに記憶された、前記固定暗号鍵で暗号化された前記命令暗号鍵を前記書込レジスタに格納する鍵変換プログラムを、前記暗号処理部で復号し、
前記メモリに記憶され、設定情報公開鍵で暗号化した前記命令暗号鍵を、前記設定情報秘密鍵記憶部に記憶された前記設定情報秘密鍵で復号して前記書込レジスタに格納し、
前記暗号鍵保持部が前記命令暗号鍵で暗号化または復号化するように設定する、ことを特徴とするセキュアプロセッサシステムの制御方法。
（付記２５）
前記暗号鍵保持部は、ＡＥＳ暗号方式で処理を行い、
前記命令暗号鍵の暗号化は、ＲＳＡ方式で行われることを特徴とする付記２４に記載のセキュアプロセッサシステムの制御方法。
（付記２６）
前記設定情報秘密鍵は、前記鍵変換プログラムに前記固定暗号鍵で暗号化されて含まれており、復号した前記鍵変換プログラムから抽出されて前記設定情報秘密鍵保持部に保持されることを特徴とする付記２４に記載のセキュアプロセッサシステムの制御方法。
（付記２７）
前記メモリに記憶されたデータが改ざんされているかを判定し、判定結果に応じて起動設定を変更することを特徴とする付記２４に記載のセキュアプロセッサシステムの制御方法。
（付記２８）
前記鍵変換プログラムを復号した後、復号した前記鍵変換プログラムから、署名用秘密鍵で暗号化した電子署名を復号するための署名公開鍵を抽出し、
前記メモリに記憶された、前記電子署名を前記署名公開鍵で復号し、
復号した署名情報と、復号した前記命令暗号鍵を含む暗号化設定情報とを比較して、前記電子署名の検証を行い、
前記電子署名の検証が成功した時に前記命令暗号鍵を前記書込レジスタに書き込むことを特徴とする付記２４に記載のセキュアプロセッサシステムの制御方法。
（付記２９）
前記電子署名は、ＲＳＡ方式で作成されることを特徴とする付記２８に記載のセキュアプロセッサシステムの制御方法。
本発明は、ＣＰＵコアとの間で入出力するデータを暗号化したセキュアプロセッサに適用可能である。
従来のプロセッサ及びセキュアプロセッサの構成を示す図である。 本発明のセキュアプロセッサシステムの原理を説明する図である。 実施例のセキュアプロセッサシステムの構成を示す図である。 暗号用ＲＯＭの作成を説明する図である。 暗号用ＲＯＭの作成におけるデータの流れを示す図である。 暗号用ＲＯＭの作成手順を示すフローチャートである。 暗号用ＲＯＭの更新手順を示すフローチャートである。 暗号処理部の構成を示す図である。 暗号化判定部及び暗号鍵保持部の構成を示す図である。 実施例のセキュアプロセッサにおける動作を示すフローチャートである。 デバッガ検出と正規ユーザ認証の関係を示す図である。
符号の説明
２０ セキュアプロセッサ
２１ ＣＰＵコア
２２ 内部バス
２３ 内蔵ＲＯＭ
２４ 暗号処理部
２５ 暗号鍵保持部
２６ ＲＯＭ
２７ 書込ＲＯＭ
２８ メモリインターフェース
３０ 暗号用メモリ
３１ 固定鍵暗号化（鍵変換プログラム）
３２ 命令暗号鍵（暗号化設定情報）
３３ 命令鍵暗号化データ（処理プログラム）

Claims (10)

  1. 命令コードを実行するコアと、プロセッサ鍵を保持する暗号鍵保持部と、前記コアに入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、を有するセキュアプロセッサと、
    前記コアに入出力されるデータを記憶するメモリと、を備えるセキュアプロセッサシステムであって、
    前記セキュアプロセッサの前記暗号鍵保持部は、
    書き換え及び読み取り不能な固定暗号鍵を保持する固定レジスタと、
    入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を読み取り不能に保持する書込レジスタと、を備え、
    前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力することを特徴とするセキュアプロセッサシステム。
  2. 前記メモリは、前記命令暗号鍵を前記書込レジスタに格納する鍵変換プログラムを、前記固定暗号鍵で暗号化した形で記憶することを特徴とする請求項１に記載のセキュアプロセッサシステム。
  3. 前記メモリは、前記命令暗号鍵を設定情報公開鍵で暗号化した形で記憶しており、
    前記鍵変換プログラムは、前記設定情報公開鍵で暗号化した前記命令暗号鍵を復号するための設定情報秘密鍵を記憶していることを特徴とする請求項２に記載のセキュアプロセッサシステム。
  4. 前記メモリは、当該セキュアプロセッサで実行する処理プログラムを、前記命令暗号鍵で暗号化した形で記憶していることを特徴とする請求項３に記載のセキュアプロセッサシステム。
  5. 前記暗号処理部は、暗号化及び復号をＡＥＳ暗号方式で行い、
    前記命令暗号鍵の暗号化は、ＲＳＡ方式で行われることを特徴とする請求項３に記載のセキュアプロセッサシステム。
  6. 前記メモリは、署名用秘密鍵で暗号化した電子署名を記憶しており、
    前記鍵変換プログラムは、前記電子署名を検証するための署名公開鍵を記憶していることを特徴とする請求項３に記載のセキュアプロセッサシステム。
  7. 前記メモリは、署名用秘密鍵で暗号化した電子署名を記憶しており、
    前記鍵変換プログラムは、前記電子署名を検証するための署名公開鍵を記憶しており、
    前記セキュアプロセッサは、前記署名公開鍵での前記電子署名の検証が成功した時に前記命令暗号鍵を前記書込レジスタに書き込むプログラムを、前記固定暗号鍵により暗号化された形で記憶していることを特徴とする請求項３に記載のセキュアプロセッサシステム。
  8. 命令コードを実行するコアと、プロセッサ鍵を保持する暗号鍵保持部と、前記コアに入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、を有するセキュアプロセッサと、前記コアに入出力されるデータを記憶するメモリと、を備えるセキュアプロセッサシステムであって、前記セキュアプロセッサの前記暗号鍵保持部は、書き換え及び読み取り不能な固定暗号鍵を保持する固定レジスタと、入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を読み取り不能に保持する書込レジスタと、を備え、前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力し、前記メモリは、前記命令暗号鍵を前記書込レジスタに格納する鍵変換プログラムを、前記固定暗号鍵で暗号化した形で記憶し、前記命令暗号鍵を設定情報公開鍵で暗号化した形で記憶しており、前記鍵変換プログラムは、前記設定情報公開鍵で暗号化した前記命令暗号鍵を復号するための設定情報秘密鍵を記憶しており、前記メモリは、署名用秘密鍵で暗号化した電子署名を記憶しており、前記鍵変換プログラムは、前記電子署名を検証するための署名公開鍵を記憶しており、前記セキュアプロセッサは、前記署名公開鍵での前記電子署名の検証が成功した時に前記命令暗号鍵を前記書込レジスタに書き込むプログラムを、前記固定暗号鍵により暗号化された形で記憶しているセキュアプロセッサシステムの構築方法であって、
    前記設定情報公開鍵は、前記セキュアプロセッサの製造者から前記セキュアプロセッサのユーザに通知され、
    前記署名公開鍵は、前記セキュアプロセッサのユーザから製造者に通知されることを特徴とするセキュアプロセッサシステムの構築方法。
  9. 命令コードを実行するコアと、
    プロセッサ鍵を保持する暗号鍵保持部と、
    前記コアとメモリとの間で入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、を備えるセキュアプロセッサであって、
    前記暗号鍵保持部は、
    書き換え不能な固定暗号鍵を保持する固定レジスタと、
    入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を読み取り不能に保持する書込レジスタと、を備え、
    前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力することを特徴とするセキュアプロセッサ。
  10. 命令コードを実行するコアと、プロセッサ鍵を保持する暗号鍵保持部と、前記コアに入出力されるデータを、前記プロセッサ鍵で暗号化または復号化する暗号処理部と、設定情報秘密鍵を記憶する設定情報秘密鍵記憶部と、を有し、前記暗号鍵保持部は、書き換え及び外部読み取り不能な固定暗号鍵を保持する固定レジスタと、入力される命令暗号鍵が格納され、格納された前記命令暗号鍵を外部読み取り不能に保持する書込レジスタと、を有し、前記暗号鍵保持部は、当該プロセッサの立ち上げ時には前記固定レジスタに保持された前記固定暗号鍵を前記プロセッサ鍵として出力し、前記書込レジスタに前記命令暗号鍵が書き込まれた後は、前記書込レジスタに保持された前記命令暗号鍵を前記プロセッサ鍵として出力するセキュアプロセッサと、
    前記コアに入出力されるデータを記憶するメモリと、を備えるセキュアプロセッサシステムの制御方法であって、
    起動時に、前記メモリに記憶された、前記固定暗号鍵で暗号化された前記命令暗号鍵を前記書込レジスタに格納する鍵変換プログラムを、前記暗号処理部で復号し、
    前記メモリに記憶され、設定情報公開鍵で暗号化した前記命令暗号鍵を、前記設定情報秘密鍵記憶部に記憶された前記設定情報秘密鍵で復号して前記書込レジスタに格納し、
    前記暗号鍵保持部が前記命令暗号鍵で暗号化または復号化するように設定する、ことを特徴とするセキュアプロセッサシステムの制御方法。
JP2007047178A 2007-02-27 2007-02-27 セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法 Active JP4912921B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007047178A JP4912921B2 (ja) 2007-02-27 2007-02-27 セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法
US12/004,423 US20080205651A1 (en) 2007-02-27 2007-12-21 Secure processor system without need for manufacturer and user to know encryption information of each other
CN2008100010845A CN101256613B (zh) 2007-02-27 2008-01-18 无需制造者和用户知道彼此的加密信息的安全处理器系统
US14/621,545 US20150186679A1 (en) 2007-02-27 2015-02-13 Secure processor system without need for manufacturer and user to know encryption information of each other

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007047178A JP4912921B2 (ja) 2007-02-27 2007-02-27 セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法

Publications (2)

Publication Number Publication Date
JP2008210225A JP2008210225A (ja) 2008-09-11
JP4912921B2 true JP4912921B2 (ja) 2012-04-11

Family

ID=39715938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007047178A Active JP4912921B2 (ja) 2007-02-27 2007-02-27 セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法

Country Status (3)

Country Link
US (2) US20080205651A1 (ja)
JP (1) JP4912921B2 (ja)
CN (1) CN101256613B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12047504B2 (en) 2020-09-18 2024-07-23 Kabushiki Kaisha Toshiba Semiconductor device including a normal mode, a debug mode, and a key

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8738932B2 (en) * 2009-01-16 2014-05-27 Teleputers, Llc System and method for processor-based security
JP5272751B2 (ja) 2009-01-26 2013-08-28 富士通セミコンダクター株式会社 プロセッサ
US9846789B2 (en) 2011-09-06 2017-12-19 International Business Machines Corporation Protecting application programs from malicious software or malware
US8954752B2 (en) 2011-02-23 2015-02-10 International Business Machines Corporation Building and distributing secure object software
US9298894B2 (en) 2009-06-26 2016-03-29 International Business Machines Corporation Cache structure for a computer system providing support for secure objects
US8578175B2 (en) 2011-02-23 2013-11-05 International Business Machines Corporation Secure object having protected region, integrity tree, and unprotected region
US8819446B2 (en) 2009-06-26 2014-08-26 International Business Machines Corporation Support for secure objects in a computer system
US9954875B2 (en) 2009-06-26 2018-04-24 International Business Machines Corporation Protecting from unintentional malware download
CN101872297B (zh) * 2009-08-07 2013-07-24 威盛电子股份有限公司 微处理器及限制存取的方法
KR101457355B1 (ko) * 2009-12-22 2014-11-04 인텔 코포레이션 보안 애플리케이션 실행을 제공하는 방법 및 장치
GB2477774A (en) * 2010-02-12 2011-08-17 Icera Inc Overriding production processor authentication restrictions through remote security unit for development code testing
US8774407B2 (en) * 2010-08-25 2014-07-08 Cisco Technology, Inc. System and method for executing encrypted binaries in a cryptographic processor
US8904190B2 (en) * 2010-10-20 2014-12-02 Advanced Micro Devices, Inc. Method and apparatus including architecture for protecting sensitive code and data
JP5772031B2 (ja) * 2011-02-08 2015-09-02 富士通株式会社 通信装置およびセキュアモジュール
US9864853B2 (en) 2011-02-23 2018-01-09 International Business Machines Corporation Enhanced security mechanism for authentication of users of a system
CN104012030B (zh) 2011-12-21 2018-04-13 英特尔公司 用于保护对称加密密钥的系统及方法
US9152577B2 (en) * 2012-08-17 2015-10-06 Broadcom Corporation Security central processing unit management of a transcoder pipeline
JP2014048635A (ja) * 2012-09-04 2014-03-17 Hitachi Solutions Ltd ハードディスク暗号化プログラムおよびハードディスク暗号化システム
IL228523A0 (en) * 2013-09-17 2014-03-31 Nds Ltd Processing private data in a cloud-based environment
JP6265783B2 (ja) * 2014-03-06 2018-01-24 キヤノン株式会社 暗号化／復号化システム及びその制御方法、並びにプログラム
EP3183685A1 (en) * 2014-08-20 2017-06-28 Intel Corporation Encrypted code execution
JP6578814B2 (ja) 2015-08-20 2019-09-25 株式会社ソシオネクスト プロセッサ及びプロセッサシステム
US10142101B2 (en) * 2015-09-29 2018-11-27 Intel Corporation Hardware enforced one-way cryptography
US9864879B2 (en) * 2015-10-06 2018-01-09 Micron Technology, Inc. Secure subsystem
US10721067B2 (en) * 2016-08-10 2020-07-21 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Secure processor for multi-tenant cloud workloads
US10728026B2 (en) * 2016-11-24 2020-07-28 Samsung Electronics Co., Ltd. Data management method
EP4149054A1 (en) * 2017-06-16 2023-03-15 Sony Semiconductor Solutions Corporation Signal processing device, signal processing method, and program
JP6773000B2 (ja) * 2017-10-26 2020-10-21 京セラドキュメントソリューションズ株式会社 情報処理装置、改ざん検出方法
KR20190075363A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 모듈
US11184164B2 (en) 2018-02-02 2021-11-23 Microsoft Technology Licensing, Llc Secure crypto system attributes
US10990691B2 (en) * 2018-05-11 2021-04-27 Arris Enterprises Llc Secure deferred file decryption
US10785028B2 (en) * 2018-06-29 2020-09-22 Intel Corporation Protection of keys and sensitive data from attack within microprocessor architecture
US10853273B2 (en) * 2018-08-01 2020-12-01 Micron Technology, Inc. Secure memory system programming
CN109902452A (zh) * 2018-11-01 2019-06-18 北京旷视科技有限公司 Fpga授权验证方法、装置及处理设备
CN109947479A (zh) * 2019-01-29 2019-06-28 安谋科技（中国）有限公司 指令执行方法及其处理器、介质和系统
KR102837803B1 (ko) 2019-12-03 2025-07-22 삼성전자주식회사 사용자에 대한 인증을 통해 유저 데이터에 대한 권한을 부여하는 시큐리티 프로세서 및 이를 포함하는 컴퓨팅 시스템
US11216366B2 (en) 2020-02-13 2022-01-04 Intel Corporation Security check systems and methods for memory allocations
US12277234B2 (en) 2020-02-13 2025-04-15 Intel Corporation Cryptographic computing in multitenant environments
CN111427826B (zh) * 2020-06-11 2020-11-03 杭州万高科技股份有限公司 一种总线连接调整的异构多核处理器
US11595189B2 (en) 2020-10-27 2023-02-28 Microsoft Technology Licensing, Llc Secure key exchange using key-associated attributes
US11558190B2 (en) * 2020-12-07 2023-01-17 International Business Machines Corporation Using keys for selectively preventing execution of commands on a device
US11570010B2 (en) * 2020-12-26 2023-01-31 Intel Corporation ISA accessible physical unclonable function
US11706039B2 (en) * 2020-12-26 2023-07-18 Intel Corporation ISA accessible physical unclonable function
US11700135B2 (en) * 2020-12-26 2023-07-11 Intel Corporation ISA accessible physical unclonable function
US12022013B2 (en) 2020-12-26 2024-06-25 Intel Corporation ISA accessible physical unclonable function
WO2022139850A1 (en) 2020-12-26 2022-06-30 Intel Corporation Cryptographic computing including enhanced cryptographic addresses
US11972126B2 (en) 2021-03-26 2024-04-30 Intel Corporation Data relocation for inline metadata
CN113688439A (zh) * 2021-08-30 2021-11-23 中国电信股份有限公司 基于混淆电路的数据处理方法、装置、设备及存储介质
US11954045B2 (en) 2021-09-24 2024-04-09 Intel Corporation Object and cacheline granularity cryptographic memory integrity
CN114996725B (zh) * 2022-05-06 2023-07-28 北京中科昊芯科技有限公司 一种保护开发程序的方法以及处理器
US12321467B2 (en) 2022-06-30 2025-06-03 Intel Corporation Cryptographic computing isolation for multi-tenancy and secure software components
US12306998B2 (en) 2022-06-30 2025-05-20 Intel Corporation Stateless and low-overhead domain isolation using cryptographic computing
WO2024101156A1 (ja) * 2022-11-11 2024-05-16 Ｎｅｃソリューションイノベータ株式会社 プログラム管理装置、プログラム管理方法、及びコンピュータ読み取り可能な記録媒体
US12470527B2 (en) 2024-01-31 2025-11-11 Bank Of America Corporation System and method to dynamically decrypt data

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817140A (en) * 1986-11-05 1989-03-28 International Business Machines Corp. Software protection system using a single-key cryptosystem, a hardware-based authorization system and a secure coprocessor
US6385723B1 (en) * 1997-05-15 2002-05-07 Mondex International Limited Key transformation unit for an IC card
JPH11282667A (ja) * 1998-03-31 1999-10-15 Nakamichi Corp 多重鍵方式の暗号処理機能を有するマイクロプロセッサ
JP2001223687A (ja) * 2000-02-08 2001-08-17 Toshiba Corp 秘匿データ処理装置と方法及びそのｉｃ装置
WO2001061437A2 (en) * 2000-02-17 2001-08-23 General Instrument Corporation Method and system for secure downloading of software
JP2002353960A (ja) * 2001-05-30 2002-12-06 Fujitsu Ltd コード実行装置およびコード配布方法
EP1276033B1 (de) * 2001-07-10 2012-03-14 Trident Microsystems (Far East) Ltd. Speichereinrichtung mit Datenschutz in einem Prozessor
US20040078584A1 (en) * 2002-08-23 2004-04-22 General Instrument Corp. Interchip transport bus copy protection
US7373509B2 (en) * 2003-12-31 2008-05-13 Intel Corporation Multi-authentication for a computing device connecting to a network
JP2005227995A (ja) * 2004-02-12 2005-08-25 Sony Corp 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム
JP4447977B2 (ja) * 2004-06-30 2010-04-07 富士通マイクロエレクトロニクス株式会社 セキュアプロセッサ、およびセキュアプロセッサ用プログラム。
WO2006084375A1 (en) * 2005-02-11 2006-08-17 Universal Data Protection Corporation Method and system for microprocessor data security
US7161402B1 (en) * 2005-05-13 2007-01-09 Sun Microsystems, Inc. Programmable delay locked loop
US20070094507A1 (en) * 2005-10-21 2007-04-26 Rush Frederick A Method and system for securing a wireless communication apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12047504B2 (en) 2020-09-18 2024-07-23 Kabushiki Kaisha Toshiba Semiconductor device including a normal mode, a debug mode, and a key

Also Published As

Publication number Publication date
JP2008210225A (ja) 2008-09-11
CN101256613B (zh) 2010-09-22
US20080205651A1 (en) 2008-08-28
US20150186679A1 (en) 2015-07-02
CN101256613A (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
JP4912921B2 (ja) セキュアプロセッサシステム、セキュアプロセッサ及びセキュアプロセッサシステムの制御方法
CN111095213B (zh) 嵌入式程序的安全引导方法、装置、设备及存储介质
JP4099039B2 (ja) プログラム更新方法
KR102239711B1 (ko) 보안 파라미터들에 기초한 작업 보안 키의 생성
CN101951316B (zh) 操作系统的受保护的网络引导
US9135417B2 (en) Apparatus for generating secure key using device and user authentication information
US8281115B2 (en) Security method using self-generated encryption key, and security apparatus using the same
KR101735023B1 (ko) 민감한 코드와 데이터를 보호하는 아키텍처를 포함하는 방법 및 장치
JP4912879B2 (ja) プロセッサの保護された資源へのアクセスに対するセキュリティ保護方法
EP2711859B1 (en) Secured computing system with asynchronous authentication
WO2021013245A1 (zh) 一种数据密钥保护方法、系统及电子设备和存储介质
CN101072097B (zh) 用于受信数据处理的方法和系统
JP2007512787A (ja) トラステッド・モバイル・プラットフォーム・アーキテクチャ
JP5052287B2 (ja) ロボット不正使用防止装置およびロボット不正使用防止方法
CN101470789A (zh) 一种计算机的加解密方法及装置
CN113343215A (zh) 嵌入式软件的授权和认证方法及电子设备
CN103370718B (zh) 使用分布式安全密钥的数据保护方法、设备和系统
KR101656092B1 (ko) 비동기적인 인증을 갖는 보안 컴퓨팅 시스템
JP4791250B2 (ja) マイクロコンピュータおよびそのソフトウェア改竄防止方法
CN114816549B (zh) 一种保护bootloader及其环境变量的方法及系统
CN117892319A (zh) 固态硬盘的加密数据读取方法、设备以及可读存储介质
CN111291389B (zh) 一种计算机核心程序全生命周期的保护方法及系统
JP4580030B2 (ja) セキュアデバイス
JP2007272923A5 (ja)
CN119622778A (zh) 软件升级方法、计算设备及矿用设备

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120118

R150 Certificate of patent or registration of utility model

Ref document number: 4912921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350