CN113312299B - 一种多核异构域控制器核间安全通信系统 - Google Patents

一种多核异构域控制器核间安全通信系统 Download PDF

Info

Publication number
CN113312299B
CN113312299B CN202110390110.3A CN202110390110A CN113312299B CN 113312299 B CN113312299 B CN 113312299B CN 202110390110 A CN202110390110 A CN 202110390110A CN 113312299 B CN113312299 B CN 113312299B
Authority
CN
China
Prior art keywords
data
shared
core
heterogeneous
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110390110.3A
Other languages
English (en)
Other versions
CN113312299A (zh
Inventor
杨世春
荣冬雪
李强伟
周新岸
周思达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN202110390110.3A priority Critical patent/CN113312299B/zh
Publication of CN113312299A publication Critical patent/CN113312299A/zh
Application granted granted Critical
Publication of CN113312299B publication Critical patent/CN113312299B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Multi Processors (AREA)

Abstract

本发明涉及一种多核异构域控制器核间安全通信系统，包括根据多核异构域控制器中的处理器类型划分的若干物理分区以及与各物理分区相连的片上网络，相同类型的处理器位于同一物理分区，各处理器包括相互连接的处理器核心和独立缓存单元，各物理分区内还包括共享通信总线和共享内存单元，在同一物理分区内的各相同类型的处理器的同构的处理器核心均通过各自的独立缓存单元连接共享通信总线，共享通信总线连接共享内存单元，不同物理分区内的共享通信总线均连接片上网络。本发明建立了多个同构的处理器核心以及异构的处理器核心间的核间通信机制，优化核心间数据的传输量以及数据的安全性，提高了多核异构域控制器的综合性能。

Description

一种多核异构域控制器核间安全通信系统
技术领域
本发明涉及新能源汽车控制领域，具体涉及一种多核异构域控制器核间安全通信系统。
背景技术
汽车自动驾驶、网联化、动力系统电气化和共享移动化是汽车工业未来的发展趋势，并且这四个方向将相辅相成的发展。随着自动驾驶与新能源技术的快速渗透，对整车电子化控制与算力要求大幅提升，推动整车集成的重点从物理架构向高速、安全、可靠的电子架构进行转变，总体趋势是从分散的体系结构(由中央网关连接组件的第三代汽车电子电气结构)过渡到更集中的具有专用域控制器的系统，其中功能运行在具有高软件到硬件集成的专用ECU上。新的控制器架构对算力的要求也呈指数级上升，车规级的中央计算未来将成为重中之重，综合要求极高，而在提高处理器性能的方面，传统方法是提高处理器时钟频率，但这会使得处理器功耗也随之增加，而多核处理器通过增加计算核心，处理器提供了较高的计算能力，并支持并行计算技术。
多核异构控制器通常由不同构型的计算逻辑单元组成，可以发挥不同计算单元的优势，提高处理器的综合性能，但是由于集成了大量的不同计算逻辑单元，其计算单元之间的数据交互、跨核任务调度问题正有待研究，而核间通信技术将用于多核异构各个核心间的数据共享以及同步，对系统性能影响非常大，尤其核心间的数据一致性以及数据安全急需研究。在这种情况下，设计基于多核异构架构的新能源汽车域集中控制器的核间通信机制的意义十分重大。
发明内容
为解决现有多核异构控制器核间通信技术中存在的诸多欠缺及不足的问题，本发明提供了一种多核异构域控制器核间安全通信系统，通过物理分区以及共享通信总线与片上网络相结合，建立多个同构的处理器核心以及异构的处理器核心间的核间通信机制，优化核心间数据的传输量以及数据的安全性。
本发明的技术方案如下：
一种多核异构域控制器核间安全通信系统，其特征在于，包括根据多核异构域控制器中的处理器类型划分的若干物理分区以及与各物理分区相连的片上网络，相同类型的处理器位于同一物理分区，各处理器包括相互连接的处理器核心和对应的独立缓存单元，各物理分区内还包括共享通信总线和共享内存单元，在同一物理分区内的各相同类型的处理器的同构的处理器核心均通过各自的独立缓存单元连接共享通信总线，所述共享通信总线连接共享内存单元，不同物理分区内的共享通信总线均连接片上网络；
所述独立缓存用于对应的处理器核心的独立访问，所述共享通信总线通过共享总线仲裁策略处理各处理器核心间数据与指令的交换，所述共享内存单元用于保存数据且同一物理分区的同构的处理器核心具有共享内存单元的访问权限；所述片上网络通过分层通信协议以及路由仲裁策略计算不同物理分区的异构的处理器核心间的数据交互需求以及协议握手，采用分层通信协议将不同物理分区的异构的处理器核心间的数据以及指令信息进行点对点的传输，并采用路由仲裁策略根据不同的数据请求方以及数据提供方动态地分配传输线路以及接口资源。
优选地，所述多核异构域控制器中的处理器包括若干CPU、GPU和FPGA，各所述CPU作为一个异构处理单元被划分至一个物理分区，各所述GPU作为另一个异构处理单元被划分至另一个物理分区，各所述FPGA作为第三个异构处理单元被划分至第三个物理分区。
优选地，所述独立缓存单元包括总线接口模块，独立缓存单元存储相应处理器核心的数据请求指令并通过总线接口模块连接共享通信总线，进而共享通信总线读取到独立缓存中的数据请求指令。
优选地，所述共享通信总线包括共享总线仲裁器，所述共享总线仲裁器根据共享总线仲裁策略将来自外部的数据和指令信息以及异构处理单元内部处理器核心间的信息进行仲裁，并分配到目标处理器核心进行相关数据处理以及指令执行。
优选地，所述共享总线仲裁策略包括优先级仲裁和轮循访问仲裁方式。
优选地，在不同物理分区内的各不同类型的处理器的异构的处理器核心间进行通信时，由某一异构处理单元内的处理器核心作为数据需求方发送数据请求指令信息并依次经独立缓存单元和共享通信总线，发送到片上网络路由仲裁，由片上网络路由通过路由仲裁策略计算处理，在处理结果为符合分层通信协议后向数据提供方所在物理分区内的共享通信总线发送数据请求指令，由数据提供方所在物理分区内的共享通信总线判断数据请求指令信息中的数据提供处理器核心并从中调取数据需求方请求的数据，再发送到片上网络并由片上网络进行回传。
优选地，所述片上网络负责连接不同异构处理单元内部的通讯网络并通过报文的数据交换方式进行数据交互，将不同物理分区的异构的处理器核心间的数据以及指令信息进行点对点的打包传输。
优选地，数据提供方所在物理分区内的共享通信总线判断数据请求指令信息中的数据提供处理器核心，向数据提供处理器核心的独立缓存单元写入数据请求指令信息，所述数据提供处理器核心从独立缓存单元中读取到数据请求指令信息后，将数据需求方请求的数据根据片上网络核间通信协议要求进行打包再将数据包发送到独立缓存单元，进而由自身所在物理分区的共享通信总线发至片上网络，再经数据需求方所在物理分区的共享通信总线发送到数据需求方的独立缓存单元，数据需求方的处理器核心读取独立缓存单元的数据包并根据片上网络核间通信协议解包数据包进而获得数据。
优选地，所述异构处理单元中的某处理器作为主控单元，所述主控单元除执行自身的算法功能外，还执行预设的电源管理策略及功耗控制策略以及对其它处理器进行资源管控。
本发明的技术效果如下：
本发明涉及的多核异构域控制器核间安全通信系统，根据多核异构域控制器中的处理器类型划分若干物理分区，在同一物理分区内的各相同类型的处理器的同构的处理器核心均通过各自的独立缓存单元连接共享通信总线，以进行同构的处理器核心(简称同构核心)之间的数据交互，同一物理分区的同构的处理器核心具有共享内存单元的访问权限，即同构核心间共享内存(该内存仅限同一物理分区的相同类型的处理器的同构核心具有访问权限)，不同物理分区的不同构的处理器之间无共享的存储。在同一物理分区内形成核心间通信网络，是在同一构型处理器核心之间的通信网络，采用的共享总线式通信结构以及共享式内存，尤其适用于同构的处理器单元核心数较少、数据交互量较小的情况，此时硬件资源占用较小。不同物理分区内的共享通信总线均连接片上网络，即在不同物理分区内的各不同类型的处理器的异构的处理器核心依次通过各自的独立缓存单元以及各自物理分区的共享通信总线连接片上网络，片上网络通过分层通信协议以及路由仲裁策略计算不同物理分区的异构的处理器核心(简称异构核心)间的数据交互需求以及协议握手，采用分层通信协议将不同物理分区的异构的处理器核心间的数据以及指令信息进行点对点的传输，采用路由仲裁策略根据不同的数据请求方以及数据提供方动态地分配传输线路以及接口资源，实现异构核心之间的安全数据交互，各单元与共享通信总线和片上网络相互协同工作，采用的混合的片上通信结构，把共享总线结构、片上网络结构相结合，充分发挥各种通信方式的优点，使得片上通信的方式更加趋于多样化。通过共享通信总线结构以及片上网络结构的组合方式，解决同构核心、异构核心之间的安全数据交互问题，具有总线方式硬件资源占用较小、片上通信网络高带宽、分层协议传输的高可靠、分层网络中点对点传输低功耗的特点，使得控制器的性能参数得到优化。本发明兼顾同构核心、异构核心间的不同数据交互需求，作为一种的高性能的多核处理器的通信架构，提供了多核异构控制器的核间交互解决方案，提高了多核异构控制器的综合性能，提供给用户更好的硬件平台，伴随着多核处理器核间通信技术的不断发展和社会需求的日益增长，使得多核处理器具有更广阔的应用前景。
附图说明
图1是本发明多核异构域控制器核间安全通信系统的优选结构框图。
图2是本发明共享通信总线通信机制的优选流程图。
图3是本发明片上网络通信机制的优选流程图。
具体实施方式
下面结合附图对本发明进行说明。
本发明涉及一种多核异构域控制器核间安全通信系统，包括根据多核异构域控制器中的处理器类型划分的若干物理分区以及与各物理分区相连的片上网络，相同类型的处理器位于同一物理分区，如图1所示优选结构，多核异构域控制器中的处理器主要包括若干CPU、FPGA和GPU，各CPU(CPU0、CPU1……)作为一个异构处理单元被划分至物理分区A，各FPGA(FPGA0、FPGA1……)作为另一个异构处理单元被划分至物理分区B，各GPU(GPU0、GPU1……)作为第三个异构处理单元被划分至第三个物理分区C，作为扩展，作为扩展，多核异构域控制器中的处理器还可以包括DSP等其他类型的处理器，其他类型的处理器也被划分至其它物理分区，各自单元执行特定功能。各处理器均包括相互连接的处理器核心(即计算核心)和对应的独立缓存单元，各物理分区内还包括共享通信总线和共享内存单元，在同一物理分区内的各相同类型的处理器的同构的处理器核心均通过各自的独立缓存单元连接共享通信总线，共享通信总线连接共享内存单元，不同物理分区内的共享通信总线均连接片上网络。
处理器核心为主设备，是通信的发起方；独立缓存是每个处理核心私有的缓存，只能由相应处理单元内的特定处理核心进行独立访问，用于加快读取速度；共享通信总线通过共享总线仲裁策略处理各处理器核心间数据与指令安全可靠的交换，共享内存单元容量大，用于保存一些比较常用的数据，同一物理分区的同构的处理器核心具有共享内存单元的访问权限；共享内存单元的读写权限可由共享通信总线仲裁机制分发给处理单元内的任一处理器核心。片上网络具有路由作用，其路由策略是面向服务式的动态交换技术，其根据不同的数据请求方以及数据提供方动态地分配传输线路以及接口资源。片上网络其具有通信协议层，支持并行通信以及点对点的通信，具有高带宽、高可靠性的分层协议传输、以及良好的可拓展性和可重用性的特点。片上网络通过分层通信协议以及路由仲裁策略计算不同物理分区的异构的处理器核心间的数据交互需求以及协议握手，采用分层通信协议将不同物理分区的异构的处理器核心间的数据以及指令信息进行点对点的传输，保证发送方和接收方之间的数据传输不产生错误，并采用路由仲裁策略根据不同的数据请求方以及数据提供方动态地分配传输线路以及接口资源，使得不同异构处理单元间的大量数据及指令能够通过灵活的通信方式交换数据，保证了核心间的数据低网络延时、数据高吞吐率、数据高可靠性以及安全性。本发明所述系统把共享通信总线结构以及片上网络通信结构相组合，充分发挥了各种通信方式的优点，使得片上通信的方式更加趋于多样化，解决了同构核心、异构核心之间的安全数据交互问题。
优选地，在图1所示实施例中，示出了三个物理分区，各物理分区的异构处理单元包括中央处理器单元(CPU)、图形处理器单元(GPU)、现场可编程逻辑门阵列单元(FPGA)，不同处理单元内部由数个相同构型的处理器组成，各自单元执行特定功能。其中，优选设置异构处理单元中的某处理器作为主控单元，比如，设置CPU0为主控单元，不仅需要执行自身的计算功能，还需要执行预设的电源管理策略及功耗控制策略并对其他处理器进行资源管控，当某个处理单元需要工作时就工作，不需要工作时将执行相关的电源管理策略及功耗控制策略，以降低功耗。
优选地，独立缓存单元包括总线接口模块，独立缓存单元存储相应处理器核心的数据请求指令并通过总线接口模块连接共享通信总线，进而共享通信总线读取到独立缓存中的数据请求指令。共享通信总线包括共享总线仲裁器，共享总线仲裁器根据共享总线仲裁策略将来自外部的数据和指令信息以及异构处理单元内部处理器核心间的信息进行仲裁，并分配到目标处理器核心进行相关数据处理以及指令执行。当同一物理分区的异构处理单元内的多个处理器核心同时需要与共享通信总线通讯时，总线仲裁器根据已有的仲裁策略分配每个处理核心的通信权限。进一步优选地，共享总线仲裁策略包括优先级仲裁和轮循访问仲裁方式。
图2是本发明共享通信总线通信机制的优选流程图，在同一物理分区的异构处理单元内的处理器核心间通信时构建处理单元内核心间通信网络，是将共享内存单元数据写入共享通信总线，由共享通信总线中的共享总线仲裁器根据共享总线仲裁策略进行仲裁，并将数据及指令分配到目标处理器核心，该目标处理器核心向共享通信总线发送数据访问请求，由共享通信总线根据共享总线仲裁策略从共享内存单元读取数据。采用共享总线式通信结构以及共享式内存，可应用自旋锁方式保证处理单元内的数据同步与一致性，而且共享式总线适用于同构的处理器单元核心数较少、数据交互量较小的情况，此时硬件资源占用较小。
在不同物理分区内的各不同类型的处理器的异构的处理器核心间进行通信时，是由某一异构处理单元内的处理器核心作为数据需求方发送数据请求指令信息并依次经独立缓存单元和共享通信总线，发送到片上网络路由仲裁，由片上网络路由通过路由仲裁策略计算处理，在处理结果为符合分层通信协议后向数据提供方所在物理分区内的共享通信总线发送数据请求指令，由数据提供方所在物理分区内的共享通信总线判断数据请求指令信息中的数据提供处理器核心并从中调取数据需求方请求的数据，再发送到片上网络并由片上网络进行回传。进一步优选地，片上网络负责连接不同异构处理单元内部的通讯网络并通过报文的数据交换方式进行数据交互，将不同物理分区的异构的处理器核心间的大量数据以及指令信息根据相关通信协议进行点对点的打包传输，保证发送方和接收方之间的数据传输不产生错误，同时由于片上网络的高带宽及低延迟特性，保证核心间的数据一致性以及数据安全性。
图3是本发明片上网络通信机制的优选流程图，针对的是在不同物理分区内的各不同类型的处理器的异构的处理器核心间进行通信，构建的是处理单元间网络，用于传输处理单元间的数据以及指令信息，具体步骤为：
首先由某一异构处理单元内的核心发送数据请求指令(包含数据需求方、数据提供方及数据类型信息)到独立缓存单元；
共享通信总线读取到独立缓存单元中的数据请求指令信息，再发送数据请求指令到片上网络，进而到达片上网络路由仲裁；
由片上网络路由综合仲裁数据的请求方、提供方以及数据请求内容，通过路由仲裁策略计算处理，在处理结果为符合片上网络通讯协议(包含数据需求方、数据提供方、数据类型之间的详细传输权限)相关要求后向相关数据的提供方所在物理分区内的共享通信总线发送数据请求指令；
数据提供方所在物理分区内的共享通信总线判断数据请求指令里的数据提供处理器核心，向数据提供处理器核心的独立缓存单元写入数据请求指令；
数据提供处理器核心从独立缓存单元中读取到数据请求指令信息后，将需求方请求的相关数据根据片上网络核间通信协议要求进行打包，再将数据包发送到该核心对应的独立缓存单元中；
由数据提供方分区内的共享通信总线读取到该核心对应的独立缓存单元中的数据包，将其发送到片上网络；
片上通信网络路由将数据包再发送到作为接收方(即数据需求方)的异构处理分区内的共享通信总线；
共享通信总线将数据包发送到数据需求方的独立缓存单元中；
数据需求方处理器核心读取独立缓存单元中的数据包根据片上网络核间通信协议解包数据包，获得数据并进行数据读取或者存储。
本发明所述系统通过共享通信总线、片上网络等通信方式将不同的CPU、GPU、FPGA等异构处理单元的同构核心以及异构核心进行了连接，保证了多核异构控制器异构核心、同构核心的数据交互以及跨核调度，并进一步可以把共享通信总线结构、片上通信网络结构组合在同一块控制器上，充分发挥了各种通信方式的优点，使得片上通信的方式更加趋于多样化，同时具有硬件资源占用小、高带宽、低延迟、传输可靠以及低功耗的特点，使得控制器的性能参数得到优化，提高了多核异构控制器的综合性能，并提供了更好的硬件平台给用户。
应当指出，以上所述具体实施方式可以使本领域的技术人员更全面地理解本发明创造，但不以任何方式限制本发明创造。因此，尽管本说明书参照附图和实施例对本发明创造已进行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等同替换，总之，一切不脱离本发明创造的精神和范围的技术方案及其改进，其均应涵盖在本发明创造专利的保护范围当中。

Claims (9)

1.一种多核异构域控制器核间安全通信系统，其特征在于，包括根据多核异构域控制器中的处理器类型划分的若干物理分区以及与各物理分区相连的片上网络，相同类型的处理器位于同一物理分区，各处理器包括相互连接的处理器核心和对应的独立缓存单元，各物理分区内还包括共享通信总线和共享内存单元，在同一物理分区内的各相同类型的处理器的同构的处理器核心均通过各自的独立缓存单元连接共享通信总线，所述共享通信总线连接共享内存单元，不同物理分区内的共享通信总线均连接片上网络；
所述独立缓存单元用于对应的处理器核心的独立访问，所述共享通信总线通过共享总线仲裁策略处理各处理器核心间数据与指令的交换，所述共享内存单元用于保存数据且同一物理分区的同构的处理器核心具有共享内存单元的访问权限；所述片上网络通过分层通信协议以及路由仲裁策略计算不同物理分区的异构的处理器核心间的数据交互需求以及协议握手，采用分层通信协议将不同物理分区的异构的处理器核心间的数据以及指令信息进行点对点的传输，并采用路由仲裁策略根据不同的数据请求方以及数据提供方动态地分配传输线路以及接口资源。
2.根据权利要求1所述的一种多核异构域控制器核间安全通信系统，其特征在于，所述多核异构域控制器中的处理器包括若干CPU、GPU和FPGA，各所述CPU作为一个异构处理单元被划分至一个物理分区，各所述GPU作为另一个异构处理单元被划分至另一个物理分区，各所述FPGA作为第三个异构处理单元被划分至第三个物理分区。
3.根据权利要求2所述的一种多核异构域控制器核间安全通信系统，其特征在于，所述独立缓存单元包括总线接口模块，独立缓存单元存储相应处理器核心的数据请求指令并通过总线接口模块连接共享通信总线，进而共享通信总线读取到独立缓存单元中的数据请求指令。
4.根据权利要求1至3之一所述的一种多核异构域控制器核间安全通信系统，其特征在于，所述共享通信总线包括共享总线仲裁器，所述共享总线仲裁器根据共享总线仲裁策略将来自外部的数据和指令信息以及异构处理单元内部处理器核心间的信息进行仲裁，并分配到目标处理器核心进行相关数据处理以及指令执行。
5.根据权利要求4所述的一种多核异构域控制器核间安全通信系统，其特征在于，所述共享总线仲裁策略包括优先级仲裁和轮循访问仲裁方式。
6.根据权利要求4所述的一种多核异构域控制器核间安全通信系统，其特征在于，在不同物理分区内的各不同类型的处理器的异构的处理器核心间进行通信时，由某一异构处理单元内的处理器核心作为数据需求方发送数据请求指令信息并依次经独立缓存单元和共享通信总线，发送到片上网络路由仲裁，由片上网络路由通过路由仲裁策略计算处理，在处理结果为符合分层通信协议后向数据提供方所在物理分区内的共享通信总线发送数据请求指令，由数据提供方所在物理分区内的共享通信总线的共享总线仲裁器判定数据请求指令信息中的数据提供处理器核心并从中调取数据需求方请求的数据，再发送到片上网络并由片上网络进行回传。
7.根据权利要求6所述的一种多核异构域控制器核间安全通信系统，其特征在于，所述片上网络负责连接不同异构处理单元内部的通讯网络并通过报文的数据交换方式进行数据交互，将不同物理分区的异构的处理器核心间的数据以及指令信息进行点对点的打包传输。
8.根据权利要求7所述的一种多核异构域控制器核间安全通信系统，其特征在于，数据提供方所在物理分区内的共享通信总线的共享总线仲裁器判定数据请求指令信息中的数据提供处理器核心，向数据提供处理器核心的独立缓存单元写入数据请求指令信息，所述数据提供处理器核心从独立缓存单元中读取到数据请求指令信息后，将数据需求方请求的数据根据片上网络核间通信协议要求进行打包再将数据包发送到独立缓存单元，进而由自身所在物理分区的共享通信总线发至片上网络，再经数据需求方所在物理分区的共享通信总线发送到数据需求方的独立缓存单元，数据需求方的处理器核心读取独立缓存单元的数据包并根据片上网络核间通信协议解包数据包进而获得数据。
9.根据权利要求2所述的一种多核异构域控制器核间安全通信系统，其特征在于，所述异构处理单元中的某处理器作为主控单元，所述主控单元除执行自身的算法功能外，还执行预设的电源管理策略及功耗控制策略以及对其它处理器进行资源管控。
CN202110390110.3A 2021-04-12 2021-04-12 一种多核异构域控制器核间安全通信系统 Active CN113312299B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110390110.3A CN113312299B (zh) 2021-04-12 2021-04-12 一种多核异构域控制器核间安全通信系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110390110.3A CN113312299B (zh) 2021-04-12 2021-04-12 一种多核异构域控制器核间安全通信系统

Publications (2)

Publication Number Publication Date
CN113312299A CN113312299A (zh) 2021-08-27
CN113312299B true CN113312299B (zh) 2023-03-28

Family

ID=77372339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110390110.3A Active CN113312299B (zh) 2021-04-12 2021-04-12 一种多核异构域控制器核间安全通信系统

Country Status (1)

Country Link
CN (1) CN113312299B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113687955B (zh) * 2021-06-18 2023-03-17 上海天数智芯半导体有限公司 一种高效处理gpu片内和片间缓存一致性的数字电路设计方法
CN114116167B (zh) * 2021-11-25 2024-03-19 中国人民解放军国防科技大学 一种面向高性能计算的区域自治异构众核处理器
CN114285693B (zh) * 2021-12-23 2023-04-21 延锋伟世通电子科技（上海）有限公司 Autosar网络flexray硬件buffer复用的实现方法及系统
CN114201427B (zh) * 2022-02-18 2022-05-17 之江实验室 一种并行式确定性数据处理装置及方法
CN114710513B (zh) * 2022-03-30 2024-03-08 广州导远电子科技有限公司 一种网络数据的处理系统及方法
CN114817120A (zh) * 2022-06-29 2022-07-29 湖北芯擎科技有限公司 一种跨域数据共享方法、系统级芯片、电子设备及介质
CN115412394B (zh) * 2022-08-22 2023-08-18 奥特酷智能科技(南京)有限公司 基于AutoSar的异构域控制器核间通信方法
CN115114221B (zh) * 2022-08-30 2022-12-06 湖南矩阵电子科技有限公司 基于异构多核架构的数据处理系统及方法
CN115811536B (zh) * 2023-02-07 2023-05-05 南京芯驰半导体科技有限公司 一种基于多核异构的汽车中央网关系统及实现方法
CN115878549A (zh) * 2023-03-03 2023-03-31 上海聪链信息科技有限公司 核间通信系统
CN116151345B (zh) * 2023-04-20 2023-09-26 西安紫光展锐科技有限公司 数据传输方法、装置、电子设备及存储介质
CN116500896B (zh) * 2023-04-28 2024-03-15 重庆大学 智能网联汽车域控制器多虚拟cpu任务智能实时调度模型和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103207782B (zh) * 2013-03-27 2014-02-26 北京航空航天大学 基于multi-kernel MOS 的分区系统构建方法
CN104794100B (zh) * 2015-05-06 2017-06-16 西安电子科技大学 基于片上网络的异构多核处理系统
US11601436B2 (en) * 2017-05-09 2023-03-07 Intel Corporation Internet of things (IoT) network domain resource model
WO2020092886A1 (en) * 2018-11-02 2020-05-07 InfoSci, LLC Systems and methods for device authentication and protection of communication on a system on chip
US11169836B2 (en) * 2019-01-23 2021-11-09 International Business Machines Corporation Hardware placement and maintenance scheduling in high availability systems
CN111427826B (zh) * 2020-06-11 2020-11-03 杭州万高科技股份有限公司 一种总线连接调整的异构多核处理器

Also Published As

Publication number Publication date
CN113312299A (zh) 2021-08-27

Similar Documents

Publication Publication Date Title
CN113312299B (zh) 一种多核异构域控制器核间安全通信系统
US11934883B2 (en) Computer cluster arrangement for processing a computation task and method for operation thereof
EP3748510A1 (en) Network interface for data transport in heterogeneous computing environments
CN110347635B (zh) 一种基于多层总线的异构多核微处理器
CN103810133B (zh) 用于管理对共享读缓冲器资源的访问的方法和装置
US20210271517A1 (en) Resource selection based in part on workload
US20220294743A1 (en) Methods and apparatus for network interface fabric operations
US11936571B2 (en) Reliable transport offloaded to network devices
US20140122565A1 (en) Centralized Computing
US20210326221A1 (en) Network interface device management of service execution failover
Xie et al. WCRT analysis and evaluation for sporadic message-processing tasks in multicore automotive gateways
CN117493237B (zh) 计算设备、服务器、数据处理方法和存储介质
US10496565B2 (en) Micro-architectural techniques to minimize companion die firmware loading times in a server platform
US20220091886A1 (en) Queueing Techniques for a Shared Computer Resource
CN109144722B (zh) 一种多应用高效共用fpga资源的管理系统及方法
EP4124932A1 (en) System, apparatus and methods for power communications according to a cxl.power protocol
US11451435B2 (en) Technologies for providing multi-tenant support using one or more edge channels
CN112311695A (zh) 一种片上带宽动态分配方法及系统
Kim et al. A cost-effective latency-aware memory bus for symmetric multiprocessor systems
CN116483536B (zh) 数据调度方法、计算芯片及电子设备
US20230019974A1 (en) Method and apparatus to detect network idleness in a network device to provide power savings in a data center
US20230305720A1 (en) Reservation of memory in multiple tiers of memory
US20240048489A1 (en) Dynamic fabric reaction for optimized collective communication
US20240111691A1 (en) Time-aware network data transfer
US20220360646A1 (en) Apparatus and method to perform synchronization services in a switch

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant