CN114201427B - 一种并行式确定性数据处理装置及方法 - Google Patents

一种并行式确定性数据处理装置及方法 Download PDF

Info

Publication number
CN114201427B
CN114201427B CN202210148318.9A CN202210148318A CN114201427B CN 114201427 B CN114201427 B CN 114201427B CN 202210148318 A CN202210148318 A CN 202210148318A CN 114201427 B CN114201427 B CN 114201427B
Authority
CN
China
Prior art keywords
data
deterministic
management
parallel
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210148318.9A
Other languages
English (en)
Other versions
CN114201427A (zh
Inventor
杨汶佼
赵许阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Lab
Original Assignee
Zhejiang Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Lab filed Critical Zhejiang Lab
Priority to CN202210148318.9A priority Critical patent/CN114201427B/zh
Publication of CN114201427A publication Critical patent/CN114201427A/zh
Application granted granted Critical
Publication of CN114201427B publication Critical patent/CN114201427B/zh
Priority to PCT/CN2022/139287 priority patent/WO2023155578A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00—Indexing scheme relating to G06F9/00
    • G06F2209/54—Indexing scheme relating to G06F9/54
    • G06F2209/548—Queue

Abstract

本发明公开了一种并行式确定性数据处理装置及方法，包括多核CPU、数据业务平面以及数据管理平面，多核CPU与数据业务平面之间采用内部互连总线一一对应连接，数据管理平面连接数据业务平面，本发明解决工业控制系统中的数据确定性传输问题，通过采用多核SoC的并行式数据处理方法，将工业实时性数据并行的分发到多核SoC进行处理。处理后的数据根据标识的优先级进行数据调度，依次安排到端口的不同优先级队列，对高优先级的数据降低数据在设备中的处理时间，并经过装置中的安全加密引擎保障数据在设备处理中的安全性，提高确定性网络中的数据传输可靠性、实时性和稳定性。

Description

一种并行式确定性数据处理装置及方法
技术领域
本发明涉及工业控制系统的确定性网络数据传输技术领域，具体涉及一种并行式确定性数据处理装置及方法。
背景技术
传统的工业控制系统一般采用的性能低下的单核处理器，针对采集到的工业数据按照单核单线程的数据操作方式，依次对数据进行解析、处理、控制操作，由硬件对数据流进行控制，对关键数据处理能力差，数据调度能力缺失。传统的工业现场级设备的数据传输是基于QoS传输的，对数据传输的实时性比较有限，数据传输的可靠性较低，随着现场层面接入的设备越来越多，可用带宽和不同流量类型共存成为工厂骨干网络上行信道的一个重要问题。当时间关键型流量和后台流量共享相同的网络基础设施时，单核单线程的数据处理机制难以满足现代化工业技术发展的需要。
工业物联网（IIoT）的发展时代遇到各种各样的困境，其中最典型的难题在于工业现场级环境设备的接入数量越来越多，数据的吞吐量越来越大，传统的工业控制器对数据的处理主要依赖的单核单线程的数据处理方式，数据的处理速度难以满足生产效率的提高，多核的处理装置存在数据处理的效率低下，顺序式的处理方式造成CPU核的资源浪费，多核并行式操作存在数据处理乱序的问题。
发明内容
针对现有技术的不足，本发明提供了一种并行式确定性数据处理装置及方法，能够有效的解决网络数据处理的问题主要包括多核处理器负载平衡/利用率、流顺序维护和有效的缓存利用率等问题。
为实现以上目的，本发明通过以下技术方案予以实现：一种并行式确定性数据处理装置，包括若干个多核CPU、若干个数据业务平面以及数据管理平面，多核CPU与数据业务平面之间采用内部互连总线交互式连接；数据管理平面控制数据业务平面，定义数据路径处理器与数据结构交互方式，以最小的CPU开销通过卸载引擎和出站网络接口移动包。
作为优选，所述的数据业务平面用于对输入链路和输出链路的数据交互提供处理转发功能，其包括解析分类、DMA、缓存资源池、光接口和电接口。
作为优选，所述的缓存资源池功用于提高端口数据的大吞吐量的数据缓存能力，避免端口的堵塞造成的数据丢失。
作为优选，所述的解析分类依据确定性网络数据帧的优先级种类，将数据依照优先级分配到不同等级的队列等待传输调度，建立快速数据包处理的函数库与驱动集合，极大提高数据处理性能和吞吐量。
作为优选，所述的数据管理平面用于为数据业务平面建立安全机制、资源调度、缓存共享、可靠性的综合性优化、分析、计算配置管理，通过对数据业务平面的管理实现多核规划并行式处理，其包括安全引擎、队列管理、模式匹配引擎、缓存管理、阵列运算引擎和帧管理。
作为优选，所述的安全引擎提供装置执行安全引导、运行时代码完整性保护和会话密钥保护功能，包括端口异常流量监控、端口异常数据攻击。
作为优选，所述的阵列运算引擎利用数据条带、镜像和数据校验技术来获取高性能、可靠性、容错能力和扩展性。
作为优选，所述的内部互联总线采用AMBA NIC型总线，提供高速数据交互连接方式，提高确定性网络数据在装置内部的处理效率，采用并行总线的方式提高数据传输效率。
本发明还提供了一种并行式确定性数据处理方法，包括以下步骤：
S1数据获取及存储：数据通过光接口、电接口物理传输介质到达并行式确定性数据传输处理装置，将数据缓存在缓存资源池进行存储；
S2数据调度：对于需要直接进行交换处理的数据则直接通过DMA模块将数据从对应的端口处进行调度；对于需要转发的确定性数据需要经过解析分类模块来识别数据的优先级和转发调度端口；
S3数据处理计算：经过解析分类模块的数据将依次的根据数据管理平面中的安全引擎、队列管理、模式匹配引擎、缓存管理、阵列运算引擎、帧管理模块的功能进行数据处理，CPU将根据模块的功能对数据进行计算；
S4数据队列传输：内部互联总线解决多核处理器运行环境中的数据传输乱序问题以及数据帧传输队列映射问题，实现数据传输的负载均衡问题，实现数据帧按照确定性时间传输到的队列中；
S5数据输出：经过处理后的确定性数据将转发到对应的输出端口，解析分类模块按照解析后的数据的优先级将数据放到对应的传输队列中等待传输。
本发明通过提出一种并行式确定性数据处理及方法，针对I/O部分提供工业数据智能处理机制，对实时性数据进行路由、管理相关的处理工作，以简化多核装置中的相关的数据排序和负载平衡问题处理方法，降低数据在装置中的处理停留时间。并行式确定性数据处理装置的硬件检查入口流量，并从端口流量中提取用户定义的流量。然后引导特定流（或相关流量）到一个特定的核心或一组核心，通过有序化管理实现数据传输的实时性、可靠性和稳定性。
本发明规定了控制处理器在流建立时要创建的特定数据结构，还定义了数据路径处理器应该如何与这些数据结构交互，以最小的CPU开销通过卸载引擎和出站网络接口移动包。
本发明不是全有或全无的编程模型，可以使用包分类和缓冲区管理的传统实现，同时还可以利用队列接口驱动程序简化的、软件友好的接口。操作在放置在队列上的架构消息中进行编码，响应(正常和错误)使用相同的队列结构流回软件。
附图说明
图1为本发明的一种并行式确定性数据处理装置的模块示意图；
图2为本发明的一种并行式确定性数据处理方法的步骤流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
如图1所示，一种并行式确定性数据处理装置，包括若干个多核CPU、若干个数据业务平面以及数据管理平面，多核CPU与数据业务平面之间采用内部互连总线交互式连接，数据管理平面控制数据业务平面，定义数据路径处理器与数据结构交互方式，以最小的CPU开销通过卸载引擎和出站网络接口移动包。
所述的多核CPU用于提供确定性数据的并行式处理核心，通过内部互联总线共享数据业务平面，对确定性网络数据进行并行式计算处理，其设有L2缓存、缓存指令、缓存数据。通过多核CPU对确定性数据进行并行式处理，L2缓存对待处理的数据进行缓存，降低确定性数据在装置中的处理时间，保障确定性数据传输时间准确性。
所述的数据业务平面用于对输入链路和输出链路的数据交互提供处理转发功能，其包括解析分类、DMA、缓存资源池、光接口和电接口。通过丰富的光电接口类型将数据依照解析分类功能分配到不同等级的队列在缓存资源池等待传输调度，极大提高数据处理性能和吞吐量。DMA提供了端口到端口的非确定性数据直通式传输机制，直接查找非确定性数据的目的地址和源地址进行数据交换。
所述的缓存资源池功能，将端口接收或者待发送的数据进行存储，避免数据在端口处的堵塞导致的数据包丢失，缓存资源池通过提高建立端口处数据存储空间增加大吞吐量的数据缓存能力，避免端口的堵塞造成的数据丢失。
所述的解析分类依据确定性网络数据帧的优先级种类，将数据依照优先级分配到不同等级的队列等待传输调度，建立快速数据包处理的函数库与驱动集合，极大提高数据处理性能和吞吐量。
所述的数据管理平面用于为数据业务平面建立安全机制、资源调度、缓存共享、可靠性的综合性优化、分析、计算配置管理，通过对数据业务平面的管理实现多核规划并行式处理，其包括安全引擎、队列管理、模式匹配引擎、缓存管理、阵列运算引擎和帧管理。
所述的安全引擎提供装置执行安全引导、运行时代码完整性保护和会话密钥保护功能，包括端口异常流量监控、端口异常数据攻击。为整个并行式确定性数据处理装置提供数据安全处理机制，通过对运行代码完整性校检机制和数据通信加密机制提高装置的安全性能，能够有效的防止DDos攻击和异常突发流量造成的端口堵塞。
所述的阵列运算引擎利用数据条带、镜像和数据校验技术来获取高性能、可靠性、容错能力和扩展性。所述的内部互联总线采用AMBA NIC型总线，提供高速数据交互连接方式，提高确定性网络数据在装置内部的处理效率，采用并行总线的方式提高数据传输效率。阵列运算引擎主要用于解决确定性数据在并行式处理机制中的乱序问题导致的数据丢失、误码率较高的问题。
如图2所示，一种并行式确定性数据处理方法的数据调度流程主要如下步骤：
S1数据获取及存储：数据通过光接口、电接口物理传输介质到达并行式确定性数据传输处理装置，将数据缓存在缓存资源池进行存储；
S2数据调度：对于需要直接进行交换处理的数据则直接通过DMA模块将数据从对应的端口处进行调度；对于需要转发的确定性数据需要经过解析分类模块来识别数据的优先级和转发调度端口；
S3数据处理计算：经过解析分类模块的数据将依次的根据数据管理平面中的安全引擎、队列管理、模式匹配引擎、缓存管理、阵列运算引擎、帧管理模块的功能进行数据处理，CPU将根据模块的功能对数据进行计算；
S4数据队列传输：内部互联总线解决多核处理器运行环境中的数据传输乱序问题以及数据帧传输队列映射问题，实现数据传输的负载均衡问题，实现数据帧按照确定性时间传输到的队列中；
S5数据输出：经过处理后的确定性数据将转发到对应的输出端口，解析分类模块按照解析后的数据的优先级将数据放到对应的传输队列中等待传输。
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
本发明提供了一种并行式确定性数据处理方法：
1. CPU启动对装置中的光接口或者电接口进行数据包遍历检索，对接收到的数据开始进行数据加速处理；对于非时间敏感数据直接通过DMA模块调度到对应的输出端口进行处理；
2.接收到时间敏感数据帧后，解析分类模块识别时间敏感数据帧的调度信息，帧管理向缓存管理请求一个或多个缓冲区来存储数据帧帧。缓存管理维护缓存资源池，缓存资源池具有软件定义的特征，帧管理初始化从缓存资源池请求缓冲区。如果不能为数据帧配置合适的缓冲区，模式匹配引擎提供从数据流中自动扫描数据，以查找与SDRAM中的规范匹配的模式，包括支持的字节长度、数据校检方式。缓存管理提供共享资源池，支持大小不同的缓冲区和不同内存的缓冲区，防止端口的拥堵造成的数据丢失，帧管理将数据帧存储在几个较小的缓冲区中，并为缓冲区创建一个分散/收集列表。
3. 帧管理具备可配置解析和归档功能，可以执行数据帧初始分类，将数据帧转向控制处理器CPU。将数据帧转向控制处理器CPU主要基于流的服务质量属性(例如，DSCP、IP优先级或用户定义的专有报头)来区分流。
4.数据帧转向控制处理器CPU是通过帧管理向队列管理发出的队列请求命令完成，命令中带有指定的帧管理ID以及数据参数，例如帧管理ID和优先级参数，队列管理使用帧管理ID引导数据通过内部互联总线到CPU#1的专用通道或者CPU#2的专用通道，可以根据数据帧的QoS需求以及用户配置文件来选择对应的CPU处理。
5.各个处理器通过用户自定义的负载均衡，通过对数据的细粒度分类，将空闲的CPU优先处理高级别的数据帧，实现时间敏感数据的加速处理。
6.在经过数据加速处理后安全引擎对数据进行加密处理，阵列运算引擎利用数据条带、镜像和数据校验技术将处理后的数据帧进行复制传输提高数据的传输可靠性和扩展性。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (9)

1.一种并行式确定性数据处理方法，其特征在于，包括以下步骤：
S1数据获取及存储：数据通过光接口、电接口物理传输介质到达并行式确定性数据传输处理装置，将数据缓存在缓存资源池进行存储；
S2数据调度：对于需要直接进行交换处理的数据则直接通过DMA模块将数据从对应的端口处进行调度；对于需要转发的确定性数据需要经过解析分类模块来识别数据的优先级和转发调度端口；
S3数据处理计算：经过解析分类模块的数据将依次的根据数据管理平面中的安全引擎、队列管理、模式匹配引擎、缓存管理、阵列运算引擎、帧管理模块的功能进行数据处理，CPU将根据模块的功能对数据进行计算，具体包括：
安全引擎提供装置执行安全引导、运行时代码完整性保护和会话密钥保护功能，包括端口异常流量监控、端口异常数据攻击；解析分类模块接收到时间敏感数据帧后识别时间敏感数据帧的调度信息，帧管理向缓存管理请求一个或多个缓冲区来存储数据帧；帧管理具备可配置解析和归档功能，执行数据帧初始分类，将数据帧转向控制处理器CPU；队列管理使用帧管理ID引导数据通过内部互联总线到专用通道，根据数据帧的QoS需求以及用户配置文件来选择对应的CPU处理；
S4数据队列传输：内部互联总线解决多核处理器运行环境中的数据传输乱序问题以及数据帧传输队列映射问题，实现数据传输的负载均衡问题，实现数据帧按照确定性时间传输到的队列中；
S5数据输出：经过处理后的确定性数据将转发到对应的输出端口，解析分类模块按照解析后的数据的优先级将数据放到对应的传输队列中等待传输。
2.根据权利要求1所述的一种并行式确定性数据处理方法，其特征在于：所述步骤S1中的并行式确定性数据传输处理装置包括若干个多核CPU、若干个数据业务平面以及数据管理平面，多核CPU与数据业务平面之间采用内部互连总线交互式连接，数据管理平面控制数据业务平面，定义数据路径处理器与数据结构交互方式，以最小的CPU开销通过卸载引擎和出站网络接口移动包。
3.根据权利要求2所述的一种并行式确定性数据处理方法，其特征在于：所述的多核CPU用于提供确定性数据的并行式处理核心，通过内部互联总线共享数据业务平面，对确定性网络数据进行并行式计算处理，其设有L2缓存、缓存指令、缓存数据，L2缓存对待处理的数据进行缓存。
4.根据权利要求3所述的一种并行式确定性数据处理方法，其特征在于：所述的数据业务平面用于对输入链路和输出链路的数据交互提供处理转发功能，其包括解析分类、DMA、缓存资源池、光接口和电接口。
5.根据权利要求4所述的一种并行式确定性数据处理方法，其特征在于：所述的解析分类依据确定性网络数据帧的优先级种类，将数据依照优先级分配到不同等级的队列等待传输调度，建立快速数据包处理的函数库与驱动集合；所述的DMA提供了端口到端口的非确定性数据直通式传输机制，直接查找非确定性数据的目的地址和源地址进行数据交换；所述的缓存资源池将端口接收或者待发送的数据进行存储；所述的光接口和电接口将数据依照解析分类功能分配到不同等级的队列在缓存资源池等待传输调度。
6.根据权利要求2所述的一种并行式确定性数据处理方法，其特征在于：所述的数据管理平面用于为数据业务平面建立安全机制、资源调度、缓存共享、可靠性的综合性优化、分析、计算配置管理，通过对数据业务平面的管理实现多核规划并行式处理，其包括安全引擎、队列管理、模式匹配引擎、缓存管理、阵列运算引擎和帧管理。
7.根据权利要求6所述的一种并行式确定性数据处理方法，其特征在于：所述的安全引擎提供装置执行安全引导、运行时代码完整性保护和会话密钥保护功能，包括端口异常流量监控、端口异常数据攻击。
8.根据权利要求6所述的一种并行式确定性数据处理方法，其特征在于：所述的阵列运算引擎利用数据条带、镜像和数据校验技术来获取高性能、可靠性、容错能力和扩展性。
9.根据权利要求8所述的一种并行式确定性数据处理方法，其特征在于：所述的内部互联总线采用AMBA NIC型总线，提供高速数据交互连接方式，提高确定性网络数据在装置内部的处理效率，采用并行总线的方式提高数据传输效率。
CN202210148318.9A 2022-02-18 2022-02-18 一种并行式确定性数据处理装置及方法 Active CN114201427B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210148318.9A CN114201427B (zh) 2022-02-18 2022-02-18 一种并行式确定性数据处理装置及方法
PCT/CN2022/139287 WO2023155578A1 (zh) 2022-02-18 2022-12-15 时间敏感网络交换机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210148318.9A CN114201427B (zh) 2022-02-18 2022-02-18 一种并行式确定性数据处理装置及方法

Publications (2)

Publication Number Publication Date
CN114201427A CN114201427A (zh) 2022-03-18
CN114201427B true CN114201427B (zh) 2022-05-17

Family

ID=80645643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210148318.9A Active CN114201427B (zh) 2022-02-18 2022-02-18 一种并行式确定性数据处理装置及方法

Country Status (2)

Country Link
CN (1) CN114201427B (zh)
WO (1) WO2023155578A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114201427B (zh) * 2022-02-18 2022-05-17 之江实验室 一种并行式确定性数据处理装置及方法
CN117459394A (zh) * 2022-07-18 2024-01-26 中兴通讯股份有限公司 传输优化方法、设备、控制器及可读存储介质
CN116032859B (zh) * 2023-02-16 2023-06-27 之江实验室 一种融合式快速数据交换装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103838552A (zh) * 2014-03-18 2014-06-04 北京邮电大学 4g宽带通信系统多核并行流水线信号的处理系统和方法
CN106371925A (zh) * 2016-08-31 2017-02-01 北京中测安华科技有限公司 一种高速大数据的检测方法及装置
CN111404818A (zh) * 2020-03-12 2020-07-10 深圳市风云实业有限公司 一种面向通用多核网络处理器的路由协议优化方法
US10997106B1 (en) * 2020-09-22 2021-05-04 Pensando Sytems Inc. Inter-smartNIC virtual-link for control and datapath connectivity
CN112769785A (zh) * 2020-12-29 2021-05-07 深圳市风云实业有限公司 基于机架交换机设备的网络一体化深度检测装置及方法
CN113312299A (zh) * 2021-04-12 2021-08-27 北京航空航天大学 一种多核异构域控制器核间安全通信系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008121690A2 (en) * 2007-03-30 2008-10-09 Packeteer, Inc. Data and control plane architecture for network application traffic management device
US9288157B2 (en) * 2013-10-15 2016-03-15 National Instruments Corporation Time-sensitive switch for scheduled data egress
US10725825B2 (en) * 2017-07-10 2020-07-28 Fungible, Inc. Data processing unit for stream processing
US10754816B2 (en) * 2018-12-21 2020-08-25 Intel Corporation Time sensitive networking device
CN109787919B (zh) * 2018-12-27 2023-04-07 瑞斯康达科技发展股份有限公司 一种信息传输的方法、装置、计算机存储介质及终端
US10972768B2 (en) * 2019-06-27 2021-04-06 Intel Corporation Dynamic rebalancing of edge resources for multi-camera video streaming
CN112105080B (zh) * 2020-11-18 2021-02-12 之江实验室 一种时间敏感网络数据传输系统及传输方法
CN112804297B (zh) * 2020-12-30 2022-08-19 之江实验室 一种可组装的分布式计算和存储系统及其构造方法
CN113300800B (zh) * 2021-07-27 2021-10-29 之江实验室 一种多模式确定性数据处理装置及方法
CN114201427B (zh) * 2022-02-18 2022-05-17 之江实验室 一种并行式确定性数据处理装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103838552A (zh) * 2014-03-18 2014-06-04 北京邮电大学 4g宽带通信系统多核并行流水线信号的处理系统和方法
CN106371925A (zh) * 2016-08-31 2017-02-01 北京中测安华科技有限公司 一种高速大数据的检测方法及装置
CN111404818A (zh) * 2020-03-12 2020-07-10 深圳市风云实业有限公司 一种面向通用多核网络处理器的路由协议优化方法
US10997106B1 (en) * 2020-09-22 2021-05-04 Pensando Sytems Inc. Inter-smartNIC virtual-link for control and datapath connectivity
CN112769785A (zh) * 2020-12-29 2021-05-07 深圳市风云实业有限公司 基于机架交换机设备的网络一体化深度检测装置及方法
CN113312299A (zh) * 2021-04-12 2021-08-27 北京航空航天大学 一种多核异构域控制器核间安全通信系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
软件定义网络控制平面可扩展性研究进展;张少军等;《软件学报》;20170712(第01期);全文 *
面向网络处理器的数据平面软件设计框架;赵丽萍;《计算机工程》;20060320(第06期);全文 *

Also Published As

Publication number Publication date
WO2023155578A1 (zh) 2023-08-24
CN114201427A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
CN114201427B (zh) 一种并行式确定性数据处理装置及方法
US8949838B2 (en) Multi-threaded processing with hardware accelerators
US9444737B2 (en) Packet data processor in a communications processor architecture
US11516149B1 (en) Distributed artificial intelligence extension modules for network switches
Ramakrishnan Performance considerations in designing network interfaces
CN108200086B (zh) 一种高速网络数据包过滤装置
EP2406723B1 (en) Scalable interface for connecting multiple computer systems which performs parallel mpi header matching
US9755947B2 (en) Hierarchical self-organizing classification processing in a network switch
US9485200B2 (en) Network switch with external buffering via looparound path
US7706275B2 (en) Method and apparatus for routing data in an inter-nodal communications lattice of a massively parallel computer system by employing bandwidth shells at areas of overutilization
EP2486715B1 (en) Smart memory
US9461930B2 (en) Modifying data streams without reordering in a multi-thread, multi-flow network processor
US9356844B2 (en) Efficient application recognition in network traffic
US8949578B2 (en) Sharing of internal pipeline resources of a network processor with external devices
US8873550B2 (en) Task queuing in a multi-flow network processor architecture
JP2505050B2 (ja) 複数プロセツサ間で通信するためのシステム
US20230353419A1 (en) Cross network bridging
CA2430964C (en) Modular and scalable switch and method for the distribution of fast ethernet data frames
US8874878B2 (en) Thread synchronization in a multi-thread, multi-flow network communications processor architecture
CN114363269B (zh) 一种消息传输方法、系统、设备以及介质
Ding et al. A split architecture approach to terabyte-scale caching in a protocol-oblivious forwarding switch
US7725886B2 (en) Merger of tables storing protocol data unit related data
CN111131243B (zh) Dpi系统策略处理方法及装置
CN113132258A (zh) 一种时间敏感网络数据传输系统及时延分析方法
Soryani et al. Improving inter-node communications in multi-core clusters using a contention-free process mapping algorithm

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant