JP2008065549A - マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 - Google Patents
マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 Download PDFInfo
- Publication number
- JP2008065549A JP2008065549A JP2006241881A JP2006241881A JP2008065549A JP 2008065549 A JP2008065549 A JP 2008065549A JP 2006241881 A JP2006241881 A JP 2006241881A JP 2006241881 A JP2006241881 A JP 2006241881A JP 2008065549 A JP2008065549 A JP 2008065549A
- Authority
- JP
- Japan
- Prior art keywords
- program
- external
- microcomputer
- startup
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【課題】起動時にのみ作動する専用のハードウェアを持つことなく容易に複数の起動モードを実現することができ、かつ、様々な外部デバイスからの起動モードを実現可能なマイクロコンピュータを提供すること。
【解決手段】本マイクロコンピュータ10は、複数の外部デバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納する内蔵ROM30(不揮発性メモリ)と、起動モード設定端子52(外部端子入力)に基づいて、複数の外部デバイスに格納された各起動用プログラムのいずれか一つを選択する起動用プログラム選択信号を生成するブートアドレスコントロール回路50(起動用プログラム選択信号生成部)と、リセット時に、起動用プログラム選択信号に基づいて、起動用プログラムに対応づけられた前処理プログラムを実行し、前処理プログラムの実行により分岐した先の起動用プログラムを実行するCPU20とを含む。
【選択図】図1
【解決手段】本マイクロコンピュータ10は、複数の外部デバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納する内蔵ROM30(不揮発性メモリ)と、起動モード設定端子52(外部端子入力)に基づいて、複数の外部デバイスに格納された各起動用プログラムのいずれか一つを選択する起動用プログラム選択信号を生成するブートアドレスコントロール回路50(起動用プログラム選択信号生成部)と、リセット時に、起動用プログラム選択信号に基づいて、起動用プログラムに対応づけられた前処理プログラムを実行し、前処理プログラムの実行により分岐した先の起動用プログラムを実行するCPU20とを含む。
【選択図】図1
Description
本発明は、マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法に関する。
従来のマイクロコンピュータでは、内蔵メモリに格納された固定のプログラムにより固定の起動モードを実現していた。あるいは、従来のマイクロコンピュータでは、特定のインターフェースを介して起動用プログラムを内蔵メモリに転送して特定の起動モードを実現していた。これらのマイクロコンピュータは、固定または特定の起動モードを実現するものであり、起動用プログラムを格納する外付けのメモリのタイプを自由に選択できなかったり、特定のインターフェースからの起動のみ可能である等、起動モードを選択する自由度が低かった。また、特許文献1に記載されているように、特定インターフェースからの起動用プログラムを内蔵メモリに転送する場合には、起動用プログラムの転送のために起動時にのみ作動する専用のハードウェアが必要であった。
特開平10−116187号公報
本発明は以上のような問題点に鑑みてなされたものであり、起動時にのみ作動する専用のハードウェアを持つことなく容易に複数の起動モードを実現することができ、かつ、様々な外部デバイスからの起動モードを実現することができるマイクロコンピュータの提供を目的とする。
(1)本発明のマイクロコンピュータは、
複数の外部デバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリと、
外部端子入力に基づいて、前記複数の外部デバイスに格納された各起動用プログラムのいずれか一つを選択する起動用プログラム選択信号を生成する起動用プログラム選択信号生成部と、
リセット時に、前記起動用プログラム選択信号に基づいて、前記起動用プログラムに対応づけられた前処理プログラムを実行し、当該前処理プログラムの実行により分岐した先の起動用プログラムを実行するCPUとを含むことを特徴とする。
複数の外部デバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリと、
外部端子入力に基づいて、前記複数の外部デバイスに格納された各起動用プログラムのいずれか一つを選択する起動用プログラム選択信号を生成する起動用プログラム選択信号生成部と、
リセット時に、前記起動用プログラム選択信号に基づいて、前記起動用プログラムに対応づけられた前処理プログラムを実行し、当該前処理プログラムの実行により分岐した先の起動用プログラムを実行するCPUとを含むことを特徴とする。
外部デバイスは、起動用プログラムを格納することができるデバイスであれば良く、例えば、NAND型フラッシュメモリ、NOR型フラッシュメモリ、シリアルROMなどのメモリデバイスやRS232インターフェース、USBインターフェースに対応するパーソナルコンピュータなどのホストデバイスであっても良い。また、複数の外部デバイスとは、複数の外部メモリデバイスでも良いし、複数の外部ホストデバイスでも良いし、外部メモリデバイスと外部ホストデバイスの両方を含む場合であっても良い。
不揮発性メモリは、電源を切っても前処理プログラムの情報が消えないような記憶媒体であれば良く、例えば、ROM(Read Only Memory)であっても良いし、不揮発性のRAM(Random Access Memory)であっても良い。
起動用プログラム選択信号は、外部端子入力に基づいて、複数の外部デバイスにそれぞれ格納された各起動用プログラムのいずれか一つを選択するために十分な信号であれば良く、例えば、外部端子入力の組み合わせと起動用プログラムに対応して用意された前処理プログラムの格納アドレスの対応表に基づいて選択された前処理プログラムの格納アドレスを示す信号であっても良い。
本発明によれば、内蔵のメモリに格納された固定の起動モードに限定されず、外部端子入力を変更するだけで、複数の外部デバイスに格納された各起動用プログラムに応じた様々な起動モードを選択することができる。
(2)本発明のマイクロコンピュータは、
前記不揮発性メモリは、少なくとも1つの外部ホストデバイスと少なくとも1つの外部メモリデバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
前記不揮発性メモリは、少なくとも1つの外部ホストデバイスと少なくとも1つの外部メモリデバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
本発明によれば、内蔵のメモリに格納された固定のプログラムによる起動モードに限定されず、外部端子入力を変更するだけで、外部メモリデバイスに格納された起動用プログラムによる起動モードを選択することも、外部ホストデバイスに格納された起動用プログラムによる起動モードを選択することもできるので、起動モードの選択の自由度が向上する。
さらに、本発明によれば、例えば、外部メモリデバイスに格納された起動用プログラムによる起動モードに不具合があった場合でも、外部端子入力の設定を切り替えてリセットをかけることにより外部ホストデバイスから起動用プログラムを受信することにより、他の起動モードを選択することができる。当該外部ホストデバイスから受信する起動用プログラムにおいて、当該外部メモリデバイスに格納された起動用プログラムの不具合を修正することもできるので、本発明に係るマイクロコンピュータは、当該外部ホストデバイスを切り離した後も、再度当該外部メモリデバイスに格納された修正後の起動用プログラムによる起動モードを選択して正常な起動動作を実現することができる。
(3)本発明のマイクロコンピュータは、
前記不揮発性メモリは、少なくとも1つの外部メモリデバイスに格納された起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納し、
前記CPUは、リセット時に、前記起動用プログラム選択信号に基づいて、外部メモリデバイスに格納された起動用プログラムを実行する場合において、当該外部メモリデバイスに格納された情報に基づいて当該外部メモリデバイスのデータ幅を判別し、判別したデータ幅に基づいて当該外部メモリデバイスにアクセスすることを特徴とする。
前記不揮発性メモリは、少なくとも1つの外部メモリデバイスに格納された起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納し、
前記CPUは、リセット時に、前記起動用プログラム選択信号に基づいて、外部メモリデバイスに格納された起動用プログラムを実行する場合において、当該外部メモリデバイスに格納された情報に基づいて当該外部メモリデバイスのデータ幅を判別し、判別したデータ幅に基づいて当該外部メモリデバイスにアクセスすることを特徴とする。
本発明によれば、CPUが起動用プログラムに対応して用意された前処理プログラム を実行して、外部メモリデバイスに格納された当該メモリデバイスのデータ幅の情報を読み出すことにより、当該メモリデバイスのデータ幅を判別することができる。その結果、データ幅の異なる複数の種類の外部メモリデバイスを接続しても、CPUは外部メモリデバイスに対するアクセスを正常に行うことができるので、起動モードの選択の自由度が向上する。
外部メモリデバイスのデータ幅の情報は、CPUがアクセス可能な固定の記憶領域であって、少なくともデータ幅を判別するのに十分なビット数を有する記憶領域に格納されていれば良い。例えば、外部メモリデバイスのデータ幅が少なくとも8ビットであり、メモリデバイスに格納されるデータの最下位ビット(ビット0)がCPUのデータバスの最下位ビット(ビット0)に対応するように外部メモリデバイスが接続される場合であれば、CPUのデータバスの下位8ビット(ビット7〜ビット0)は常に外部メモリデバイスと接続されるので、CPUがアクセス可能な固定の記憶領域は、特定のアドレスに対応する当該外部メモリデバイスの記憶領域の下位8ビットのいずれかであれば良い。
また、データ幅を判別するのに十分なビット数とは、例えば、外部メモリデバイスのデータ幅が8ビット、16ビット、32ビットのいずれかである場合は、2ビット以上であれば良い。例えば、CPUは、前処理プログラムの最初の命令を実行して特定のアドレスに対応する当該外部メモリデバイスの記憶領域に格納されたデータを読み出し、読み出したデータの下位2ビット(ビット1、ビット0)の組み合わせによって、当該メモリデバイスのデータ幅が8ビット、16ビット、32ビットのいずれであるかを判別するようにしても良い。
(4)本発明のマイクロコンピュータは、
前記不揮発性メモリは、外部メモリデバイスに格納され、前記CPUが直接アクセス可能なメモリアドレス空間にマッピングされた起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
前記不揮発性メモリは、外部メモリデバイスに格納され、前記CPUが直接アクセス可能なメモリアドレス空間にマッピングされた起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
本発明によれば、例えば、NOR型フラッシュメモリのようにランダムアクセスが可能なメモリデバイスについては、CPUが直接アクセス可能なメモリアドレス空間にマッピングすることにより、CPUは、当該メモリデバイスに格納された起動用プログラムを他のランダムアクセスメモリに転送することなく、そのまま実行することができる。
(5)本発明のマイクロコンピュータは、
前記マイクロコンピュータは、ランダムアクセスメモリと、前記CPUが外部メモリデバイスに対するアクセスを行うための外部メモリインターフェース部とを含み、
前記不揮発性メモリは、前記外部メモリインターフェース部を介して外部メモリデバイスに格納された起動用プログラムを前記ランダムアクセスメモリに転送し、ランダムアクセスメモリに転送した起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
前記マイクロコンピュータは、ランダムアクセスメモリと、前記CPUが外部メモリデバイスに対するアクセスを行うための外部メモリインターフェース部とを含み、
前記不揮発性メモリは、前記外部メモリインターフェース部を介して外部メモリデバイスに格納された起動用プログラムを前記ランダムアクセスメモリに転送し、ランダムアクセスメモリに転送した起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
外部デメモリデバイスには、例えば、シリアルROMやコマンドインターフェースを持つNAND型フラッシュメモリなどが含まれる。
本発明によれば、CPUは、ランダムアクセスができない外部メモリデバイスに格納された起動用プログラムについても、メモリインターフェース部を介してランダムアクセスメモリに転送された当該起動用プログラムを実行することができる。メモリインターフェース部は、起動時にのみ作動する専用のハードウェアである必要はなく、起動後の通常動作において使用されるメモリインターフェース部をそのまま利用しても良い。
(6)本発明のマイクロコンピュータは、
前記マイクロコンピュータは、ランダムアクセスメモリと、前記CPUが外部ホストデバイスと通信をするための外部ホストインターフェース部とを含み、
前記不揮発性メモリは、前記外部ホストインターフェース部を介して外部ホストデバイスに格納された起動用プログラムを前記ランダムアクセスメモリに転送し、ランダムアクセスメモリに転送された起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
前記マイクロコンピュータは、ランダムアクセスメモリと、前記CPUが外部ホストデバイスと通信をするための外部ホストインターフェース部とを含み、
前記不揮発性メモリは、前記外部ホストインターフェース部を介して外部ホストデバイスに格納された起動用プログラムを前記ランダムアクセスメモリに転送し、ランダムアクセスメモリに転送された起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とする。
外部ホストデバイスには、例えば、RS232インターフェースやUSBインターフェースに対応するパーソナルコンピュータが含まれる。
本発明によれば、CPUは、例えば、RS232インターフェース回路やUSBインターフェース回路などのホストインターフェース部を介して、当該ホストデバイスからランダムアクセスメモリに転送された起動用プログラムを実行することができる。ホストインターフェース部は、起動時にのみ作動する専用のハードウェアである必要はなく、起動後の通常動作において使用されるホストインターフェース部をそのまま利用しても良い。
(7)本発明は、
上記のいずれかに記載のマイクロコンピュータと、
起動用プログラムを格納する複数のデバイスとを含むことを特徴とする情報処理システムである。
上記のいずれかに記載のマイクロコンピュータと、
起動用プログラムを格納する複数のデバイスとを含むことを特徴とする情報処理システムである。
(8)本発明の情報処理システムは、
前記複数のデバイスは、少なくとも一つのメモリデバイスと、少なくとも一つのホストデバイスとを含むことを特徴とする。
前記複数のデバイスは、少なくとも一つのメモリデバイスと、少なくとも一つのホストデバイスとを含むことを特徴とする。
(9)本発明の情報処理システムは、
前記複数のデバイスは、少なくとも一つのメモリデバイスを含み、
前記少なくとも一つのメモリデバイスは、当該メモリデバイスのデータ幅を判別する情報を含むことを特徴とする。
前記複数のデバイスは、少なくとも一つのメモリデバイスを含み、
前記少なくとも一つのメモリデバイスは、当該メモリデバイスのデータ幅を判別する情報を含むことを特徴とする。
(10)本発明は、
上記のいずれかに記載の情報処理システムと、
入力情報を受け付ける手段と、
入力情報に基づき前記情報処理システムにより処理された結果を出力するための手段とを含むことを特徴とする電子機器である。
上記のいずれかに記載の情報処理システムと、
入力情報を受け付ける手段と、
入力情報に基づき前記情報処理システムにより処理された結果を出力するための手段とを含むことを特徴とする電子機器である。
(11)本発明は、
複数の外部デバイスにそれぞれ格納された各起動用プログラムのいずれか一つを実行することによるマイクロコンピュータの起動制御方法であって、
リセット時に、外部端子入力に基づいて、複数の前記起動用プログラムのいずれか一つを選択するステップと、
選択された起動用プログラムに対応づけられ、不揮発性メモリに格納された前処理プログラムを実行することにより、前記複数の外部デバイスにそれぞれ格納された各起動用プログラムのいずれか一つに分岐するステップと、
分岐先の起動用プログラムを実行するステップとを含むことを特徴とする。
複数の外部デバイスにそれぞれ格納された各起動用プログラムのいずれか一つを実行することによるマイクロコンピュータの起動制御方法であって、
リセット時に、外部端子入力に基づいて、複数の前記起動用プログラムのいずれか一つを選択するステップと、
選択された起動用プログラムに対応づけられ、不揮発性メモリに格納された前処理プログラムを実行することにより、前記複数の外部デバイスにそれぞれ格納された各起動用プログラムのいずれか一つに分岐するステップと、
分岐先の起動用プログラムを実行するステップとを含むことを特徴とする。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1.マイクロコンピュータ、情報処理システム
図1は、本実施の形態のマイクロコンピュータ及び情報処理システムの構成について説明するための機能ブロック図である。
図1は、本実施の形態のマイクロコンピュータ及び情報処理システムの構成について説明するための機能ブロック図である。
本実施の形態のマイクロコンピュータ10は、内蔵ROM30を含む。
内蔵ROM30は、RS232ホスト64、USBホスト74、シリアルROM84、NOR型フラッシュメモリ94、NAND型フラッシュメモリ96など(複数の外部デバイス)にそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリである。
内蔵ROM30は、少なくとも1つの外部ホストデバイス(RS232ホスト64、USBホスト74など)と少なくとも1つの外部メモリデバイス(シリアルROM84、NOR型フラッシュメモリ94、NAND型フラッシュメモリ96など)にそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリであっても良い。
内蔵ROM30は、NOR型フラッシュメモリ94(外部メモリデバイス)に格納され、CPU20が直接アクセス可能なメモリアドレス空間にマッピングされた起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリであっても良い。
内蔵ROM30は、SPIインターフェース回路80又はバスコントロール回路90など(外部メモリインターフェース部)を介してシリアルROM84又はNAND型フラッシュメモリ96など(外部メモリデバイス)に格納された起動用プログラムを内蔵RAM40(ランダムアクセスメモリ)に転送し、ランダムアクセスメモリに転送した起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリであっても良い。
内蔵ROM30は、RS232インターフェース回路60又はUSBインターフェース回路70など(外部ホストインターフェース部)を介してRS232ホスト62又はUSBホスト72など(外部ホストデバイス)に格納された起動用プログラムを内蔵RAM40(ランダムアクセスメモリ)に転送し、ランダムアクセスメモリに転送された起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリであっても良い。
本実施の形態のマイクロコンピュータ10は、ブートアドレスコントロール回路50及び起動モード設定端子52を含む。
ブートアドレスコントロール回路50は、起動モード設定端子52(外部端子入力)に基づいて、RS232ホスト64、USBホスト74、シリアルROM84、NOR型フラッシュメモリ94、NAND型フラッシュメモリ96など(複数の外部デバイス)に格納された各起動用プログラムのいずれか一つを選択する起動用プログラム選択信号を生成する起動用プログラム選択信号生成部として機能する。
本実施の形態のマイクロコンピュータ10は、CPU20を含む。
CPU20は、リセット時に、ブートアドレスコントロール回路50が生成する起動用プログラム選択信号に基づいて、RS232ホスト64、USBホスト74、シリアルROM84、NOR型フラッシュメモリ94、NAND型フラッシュメモリ96など(複数の外部デバイス)に格納された各起動用プログラムに対応づけられた前処理プログラムを実行し、当該前処理プログラムの実行により分岐した先の起動用プログラムを実行する。
CPU20は、リセット時に、ブートアドレスコントロール回路50が生成する起動用プログラム選択信号に基づいて、NOR型フラッシュメモリ94、NAND型フラッシュメモリ96など(外部メモリデバイス)に格納された起動用プログラムを実行する場合において、当該外部メモリデバイスに格納された情報に基づいて当該外部メモリデバイスのデータ幅を判別し、判別したデータ幅に基づいて当該外部メモリデバイスにアクセスするように構成しても良い。
本実施の形態のマイクロコンピュータ10は、内蔵RAM40と、RS232インターフェース回路60及びその入出力端子62と、USBインターフェース回路70及びその入出力端子72と、外付けのシリアルROM84との間でデータ転送を行うSPIインターフェース回路80及びその入出力端子82と、外付けのNOR型フラッシュメモリ94、NAND型フラッシュメモリ96との間でデータ転送を行うバスコントロール回路90及びその入出力端子92と、その他の周辺回路100と、内部データバス110とを含むが、これらの要素は本発明の任意の構成要素である。
CPU20、内蔵ROM30、内蔵RAM40、ブートアドレスコントロール回路50、RS232インターフェース回路60、USBインターフェース回路70、SPIインターフェース回路80、バスコントロール回路90、その他の周辺回路100の各ブロックは、内部データバス110で接続される。内部データバス110を介して各ブロック間でリードデータ、ライトデータ、アドレス、制御信号などの情報が受け渡しされる。
入出力端子62は、マイクロコンピュータ10の内部にあるRS232インターフェース回路60の入出力信号線および外部にあるRS232対応のホストデバイス64(パーソナルコンピュータなど)の入出力信号線と接続される。
入出力端子72は、マイクロコンピュータ10の内部にあるUSBインターフェース回路70の入出力信号線および外部にあるUSB対応のホストデバイス74(パーソナルコンピュータなど)の入出力信号と接続される。
入出力端子82、マイクロコンピュータ10の内部にあるSPIインターフェース回路80の入出力信号線および外部メモリデバイスのシリアルROM84の入出力信号と接続される。
入出力端子92は、マイクロコンピュータ10の内部にあるバスコントロール回路90の入出力信号線および外部メモリデバイスのNOR型フラッシュメモリ94の入出力信号線及びNAND型フラッシュメモリ96の入出力信号線と接続される。
内蔵ROM30には、RS232対応の外部ホストデバイス64、USB対応の外部ホストデバイス74、外付けのシリアルROM84、NOR型フラッシュメモリ94、NAND型フラッシュメモリ96にそれぞれ格納され、リセット時に実行される各起動用プログラムに対応して前処理を行うための複数の前処理プログラムが格納されている。
CPU20がその他周辺回路100に含まれる特定の内部レジスタ(図示せず)の設定値を変更することにより、外部のNOR型フラッシュメモリ94又はNAND型フラッシュメモリ96に対するアドレスやデータの受け渡しが適切なタイミングで行われるようにバスコントロール回路90の設定が行われる。例えば、内部データバス110のビット幅が32ビットであり、外部のNOR型フラッシュメモリ94の入出力データのビット幅が16ビットである場合、内部データバス110に出力される32ビットのデータをNOR型フラッシュメモリ94に書き込む時は、バスコントロール回路90は特定の内部レジスタの設定に従い、32ビットデータのうち下位16ビットデータと書き込みアドレスをパラレルに入出力端子92に出力し、次のサイクルでは上位16ビットデータと1だけインクリメントされたアドレスをパラレルに入出力端子92に出力する。すなわち、2サイクルかけてNOR型フラッシュメモリ94の連続する2つのアドレスに対応する16ビットの記憶領域に対して書き込みが行われる。CPU20がNOR型フラッシュメモリ94に格納されたデータを読み出す時は、例えば、読み出しアドレスに対応する記憶領域に格納された下位16ビットデータの読み出しと読み出しアドレスを1だけインクリメントしたアドレスに対応する記憶領域に格納された上位16ビットデータの読み出しが2サイクルで行われる。
本実施の形態の情報処理システム120は、マイクロコンピュータ10、RS232対応のホストデバイス64(パーソナルコンピュータなど)、USB対応のホストデバイス74(パーソナルコンピュータなど)、シリアルROM84、NOR型フラッシュメモリ94、NAND型フラッシュメモリ96とを含む。RS232対応のホストデバイス64、USB対応のホストデバイス74、シリアルROM84の入出力は、それぞれマイクロコンピュータ10の複数の入出力端子62、72、82と接続される。NOR型フラッシュメモリ94及びNAND型フラッシュメモリ96は、マイクロコンピュータ10の複数の入出力端子92と接続される。
図2(A)は、起動モード設定端子52が3入力の場合の起動モード設定端子0、1、2(210、212、214)の入力の組み合わせと起動モード216の対応関係の例を示す図である。起動モード設定端子0、1、2(210、212、214)にはHレベルまたはLレベルのいずれかが入力される。
起動モード設定端子0、1、2(210、212、214)のレベルがそれぞれL、L、Lの時は、例えば、NOR型フラッシュメモリ94に格納された起動用プログラムによる起動モードが選択される(220参照)。
起動モード設定端子0、1、2(210、212、214)のレベルがそれぞれL、L、Hの時は、例えば、NAND型フラッシュメモリ96に格納された起動用プログラムによる起動モードが選択される(222参照)。
起動モード設定端子0、1、2(210、212、214)のレベルがそれぞれL、H、Lの時は、例えば、シリアルROM84に格納された起動用プログラムによる起動モードが選択される(224参照)。
起動モード設定端子0、1、2(210、212、214)のレベルがそれぞれL、H、Hの時は、例えば、RS232ホスト64に格納された起動用プログラムによる起動モードが選択される(226参照)。
起動モード設定端子0、1、2(210、212、214)のレベルがそれぞれH、L、Lの時は、例えば、USBホスト74に格納された起動用プログラムによる起動モードが選択される(228参照)。
図2(B)は、起動モード216と各起動モードを実現する起動用プログラムに対応付けられて内蔵ROM30に格納された前処理プログラムの格納アドレス218の対応関係の例を示す図である。NOR型フラッシュメモリ94に格納された起動用プログラムの前処理を行うプログラムの格納アドレスは、例えば’0x00000’である(230参照)。NAND型フラッシュメモリ96に格納された起動用プログラムの前処理を行うプログラムの格納アドレスは、例えば’0x00100’である(232参照)。シリアルROM84に格納された起動用プログラムの前処理を行うプログラムの格納アドレスは、例えば’0x00200’である(234参照)。RS232ホスト64に格納された起動用プログラムの前処理を行うプログラムの格納アドレスは、例えば’0x00300’である(236参照)。USBホスト74に格納された起動用プログラムの前処理を行うプログラムの格納アドレスは、例えば’0x00400’である(238参照)。
ブートアドレスコントロール回路50は、図2(A)及び図2(B)の対応関係に基づいて、例えば、起動モード設定端子0、1、2(210、212、214)のレベルがそれぞれL、L、Lの時は、NOR型フラッシュメモリ94に格納された起動用プログラムを選択するために、対応する前処理プログラムの格納アドレス(絶対アドレス)’0x00000’を起動用プログラム選択信号として生成しても良いし、内臓ROM30の先頭アドレス(例えば’0x00000’)に対する相対アドレス(例えば、’0x000’)を起動用プログラム選択信号として生成しても良い。
図3は、外付けのNOR型フラッシュメモリ94に格納された起動用プログラム310による起動モード(NOR型フラッシュメモリ起動モード)が選択された場合に本実施形態のマイクロコンピュータ10が起動する手順を説明するための図である。
内臓ROM30には、例えば、図2(B)の対応関係に従って、アドレス’0x00000’、’0x00100’、’0x00200’、’0x00300’、’0x00400’を格納アドレスとして、それぞれ、NOR型フラッシュメモリ起動モードにおける前処理プログラム300、NAND型フラッシュメモリ起動モードにおける前処理プログラム400、シリアルROM起動モードにおける前処理プログラム500、RS232起動モードにおける前処理プログラム600、USB起動モードにおける前処理プログラム700が格納されている。
起動モード設定端子0、1、2(210、212、214)の入力レベルをそれぞれL、L、Lに設定すると、例えば、図2(A)に示す対応関係に従い、NOR型フラッシュメモリ起動モードが選択される(図2(A)の220参照)。
ブートアドレスコントロール回路50は、例えば、図2(B)に示す対応関係に従い、NOR型フラッシュメモリ起動モードにおける前処理プログラム300の格納アドレス’0x00000’を生成する(図2(B)の230参照)。
CPU20内部のプログラムカウンタ(図示せず)には、ブートアドレスコントロール回路50が生成したアドレス’0x00000’がロードされ、CPU20は’0x00000’アドレスの命令(NOR型フラッシュメモリ94に格納された起動用プログラム310の格納アドレス(例えば’0x50000’)への分岐命令)を実行する。
この分岐命令の実行により、CPU20内部のプログラムカウンタには、NOR型フラッシュメモリ94に格納された起動用プログラム310の格納アドレス(例えば’0x50000’)がロードされ、NOR型フラッシュメモリ94に格納された起動用プログラムへの分岐B1が発生する。
NOR型フラッシュメモリ94はランダムアクセス可能なメモリデバイスであり、CPU20が直接アクセス可能なメモリアドレス空間上にマッピングされるので、CPU20はNOR型フラッシュメモリ94に格納された起動用プログラム310の格納アドレスに格納された命令を次のサイクルで実行することができる。
以後、CPU20がプログラムカウンタをインクリメントしながらNOR型フラッシュメモリ94に格納された起動用プログラム310を実行することにより、NOR型フラッシュメモリ94に格納された起動用プログラム310による起動モードが実現される。
図4は、外付けのNAND型フラッシュメモリ96に格納された起動用プログラム410による起動モード(NAND型フラッシュメモリ起動モード)が選択された場合に本実施形態のマイクロコンピュータ10が起動する手順を説明するための図である。
図3と同じ構成には同じ番号を付しており説明を省略する。
起動モード設定端子0、1、2(210、212、214)の入力レベルをそれぞれL、L、Hに設定すると、例えば、図2(A)に示す対応関係に従い、NAND型フラッシュメモリ起動モードが選択される(図2(A)の222参照)。
ブートアドレスコントロール回路50は、例えば、図2(B)に示す対応関係に従い、NAND型フラッシュメモリ起動モードにおける前処理プログラム400の格納アドレス’0x00100’を生成する(図2(B)の232参照)。
CPU20内部のプログラムカウンタには、ブートアドレスコントロール回路50が生成したアドレス’0x00100’がロードされ、CPU20は’0x00100’アドレスの命令を実行する。
NAND型フラッシュメモリ96はコマンドインターフェースを持ち、コマンドで指定したアドレスに対応する記憶領域に格納されたデータのリードライトを一括して行うメモリデバイスであり、一般的にランダムアクセスはできない。そのため、対応する前処理プログラム400は、NAND型フラッシュメモリ96のコマンドインターフェースを制御し、バスコントローラ回路90を介してNAND型フラッシュメモリ96に格納された起動用プログラム410をすべて内蔵RAM40の特定の記憶領域(例えば、’0x10000’アドレス以降の領域)に転送(T2)した後、内蔵RAM40に格納された起動用プログラム420の格納アドレス(’0x10000’)に分岐(B2)するようなプログラムである。
以後、CPU20がプログラムカウンタをインクリメントしながら内蔵RAM40に転送された起動用プログラム420を実行することにより、NAND型フラッシュメモリ96に格納された起動用プログラム410による起動モードが実現される。
図5は、外付けのシリアルROM84に格納された起動用プログラム510による起動モード(シリアルROM起動モード)が選択された場合に本実施形態のマイクロコンピュータ10が起動する手順を説明するための図である。
図3と同じ構成には同じ番号を付しており説明を省略する。
起動モード設定端子0、1、2(210、212、214)の入力レベルをそれぞれL、H、Lに設定すると、例えば、図2(A)に示す対応関係に従い、シリアルROM起動モードが選択される(図2(A)の224参照)。
ブートアドレスコントロール回路50は、例えば、図2(B)に示す対応関係に従い、シリアルROM起動モードにおける前処理プログラム500の格納アドレス’0x00200’を生成する(図2(B)の234参照)。
CPU20内部のプログラムカウンタには、ブートアドレスコントロール回路50が生成したアドレス’0x00200’がロードされ、CPU20は’0x00200’アドレスの命令を実行する。
シリアルROM84は、アドレス、データ、リードライト選択が1ビットのシリアルデータとして入力され、リードデータを1ビットのシリアルデータとして出力する。
CPU20はシリアル/パラレル変換を行うSPIインターフェース回路80を介して、数サイクルをかけてシリアルROM84に対するアクセスを行うので、シリアルROM84に格納された起動用プログラム510を内蔵RAM40に転送した後に実行するのが効率的である。
そのため、対応する前処理プログラム500は、SPIインターフェース回路80を制御し、SPIインターフェース回路80を介してシリアルROM84に格納された起動用プログラム510をすべて内蔵RAM40の特定の記憶領域(例えば、’0x10000’アドレス以降の領域)に転送(T3)した後、内蔵RAM40に格納された起動用プログラム520の格納アドレス(’0x10000’)に分岐(B3)するようなプログラムである。
以後、CPU20がプログラムカウンタをインクリメントしながら内蔵RAM40に転送された起動用プログラム520を実行することにより、シリアルROM84に格納された起動用プログラム510による起動モードが実現される。
なお、SPIインターフェース回路80はマイクロコンピュータ10が起動した後の処理においてシリアルROM84に対するリードライトを行うために必要な回路であり、起動用プログラムを内蔵RAM40に転送するためだけに使用される専用の回路でなくても良い。
図6は、RS232インターフェース対応のホストデバイス64から起動用プログラム610を受信することによる起動モード(RS232起動モード)が選択された場合に本実施形態のマイクロコンピュータ10が起動する手順を説明するための図である。
図3と同じ構成には同じ番号を付しており説明を省略する。
起動モード設定端子0、1、2(210、212、214)の入力レベルをそれぞれL、H、Hに設定すると、例えば、図2(A)に示す対応関係に従い、RS232起動モードが選択される(図2(A)の226参照)。
ブートアドレスコントロール回路50は、例えば、図2(B)に示す対応関係に従い、RS232起動モードにおける前処理プログラム600の格納アドレス’0x00300’を生成する(図2(B)の236参照)。
CPU20内部のプログラムカウンタには、ブートアドレスコントロール回路50が生成したアドレス’0x00300’がロードされ、CPU20は’0x00300’アドレスの命令を実行する。
対応する前処理プログラム600は、RS232インターフェース回路60を制御し、RS232インターフェース回路60を介してRS232ホストデバイス64から起動用プログラム610を受信して内蔵RAM40の特定の記憶領域(例えば、’0x10000’アドレス以降の領域)に転送(T4)した後、内蔵RAM40に格納された起動用プログラム620の格納アドレス(’0x10000’)に分岐(B4)するようなプログラムである。
以後、CPU20がプログラムカウンタをインクリメントしながら内蔵RAM40に転送された起動用プログラム620を実行することにより、RS232ホストデバイス64から受信した起動用プログラムによる起動モードが実現される。
なお、RS232インターフェース回路60はマイクロコンピュータ10が起動した後の処理においてRS232ホストデバイス64と通信を行うために必要な回路であり、起動用プログラムを内蔵RAM40に転送するためだけに使用される専用の回路でなくても良い。
図7は、USBインターフェース対応のホストデバイス74から起動用プログラム710を受信することによる起動モード(USB起動モード)が選択された場合に本実施形態のマイクロコンピュータ10が起動する手順を説明するための図である。
図3と同じ構成には同じ番号を付しており説明を省略する。
起動モード設定端子0、1、2(210、212、214)の入力レベルをそれぞれH、L、Lに設定すると、例えば、図2(A)に示す対応関係に従い、USB起動モードが選択される(図2(A)の228参照)。
ブートアドレスコントロール回路50は、例えば、図2(B)に示す対応関係に従い、USB起動モードにおける前処理プログラム700の格納アドレス’0x00400’を生成する(図2(B)の238参照)。
CPU20内部のプログラムカウンタには、ブートアドレスコントロール回路50が生成したアドレス’0x00400’がロードされ、CPU20は’0x00400’アドレスの命令を実行する。
対応する前処理プログラム700は、USBインターフェース回路70を制御し、USBインターフェース回路70を介してUSBホストデバイス74から起動用プログラム710を受信して内蔵RAM40の特定の記憶領域(例えば、’0x10000’アドレス以降の領域)に転送(T5)した後、内蔵RAM40に格納された起動用プログラム720の格納アドレス(’0x10000’)に分岐(B5)するようなプログラムである。
以後、CPU20がプログラムカウンタをインクリメントしながら内蔵RAM40に転送された起動用プログラム720を実行することにより、RS232ホストデバイス74から受信した起動用プログラムによる起動モードが実現される。
なお、USBインターフェース回路70はマイクロコンピュータ10が起動した後の処理においてUSBホストデバイス74と通信を行うために必要な回路であり、起動用プログラムを内蔵RAM40に転送するためだけに使用される専用の回路でなくても良い。
図3〜図7において説明したように、本実施の形態のマイクロコンピュータ10においては、設定端子0、1、2(210、212、214)の入力の組み合わせによって外部デバイスに格納された起動用プログラムを選択することにより、種々の起動モードを選択する自由度が向上する。
また、起動後の処理において使用される回路を利用して種々の起動モードを実現すれば、起動時のみ作動する専用回路を必要としない構成とすることができる。
図8(A)は、外部メモリデバイスの特定の記憶領域であって、CPU20がアクセス可能な記憶領域に格納される当該メモリデバイスのデータビット幅を判別するための情報についての構成の例を示す図である。例えば、外部メモリデバイスのデータビット幅320について、8ビット、16ビット、32ビットのいずれかを選択することができるとすると、外部メモリデバイスのデータビット幅320を判別するためには2ビットの情報が必要である。データビット幅の情報330は、当該メモリデバイスの特定のアドレスに対応する記憶領域の任意の2ビットに格納されていれば良く、例えば下位2ビット(ビット1、ビット0)であっても良い。
図8(B)は、外部メモリデバイスのデータビット幅の情報と選択されるデータビット幅の対応関係の例を示す図である。例えば、外部メモリデバイスの特定のアドレスに対応する記憶領域の下位2ビット(ビット1、ビット0)にデータビット幅の情報が格納されている場合において、下位2ビット(ビット1、ビット0)の組み合わせが(L、L)、(L、H)、(H、L)である場合、メモリデバイスのデータビット幅はそれぞれ8ビット(340)、16ビット(342)、32ビット(344)であるような対応関係にしても良い。この対応関係はハードワイヤーロジックとして回路に組み込んでも良いし、書き換え可能なテーブルを参照して対応関係を柔軟に変更できるような構成にしても良い。
図9は、NOR型フラッシュメモリ94に格納されたデータビット幅の情報及び起動用プログラムによる起動モードが選択された場合に本実施の形態のマイクロコンピュータ10が起動する手順を説明するための図である。
図3と同じ構成には同じ番号を付しており説明を省略する。
外付けのNOR型フラッシュメモリ94に格納された起動用プログラムに対応付けられ、内蔵ROM20に格納された前処理プログラム350により、NOR型フラッシュメモリ94からデータビット幅の情報を読み出す命令が最初に実行される。例えば、データビット幅の情報が、図8(A)に示すように、NOR型フラッシュメモリ94の先頭アドレス’0x50000’に対応する記憶領域の下位2ビット(ビット1、ビット0)に格納されている場合、NOR型フラッシュメモリ94の先頭アドレス’0x50000’のデータが読み出される。
次に、CPU20は、例えば図8(B)の対応関係に従い、読み出されたデータの下位2ビット(ビット1、ビット0)が(L、L)であれば、NOR型フラッシュメモリ94のデータビット幅は8ビットであると判断し(図8(B)の340参照)、(L、H)であればデータビット幅は16ビットと判断し(図8(B)の342参照)、(H、L)であればデータビット幅は32ビットと判断する(図8(B)の344参照)。
CPU20は、データビット幅の判断結果に基づいて、バスコントロール回路90の設定を行うための命令を実行し、以後は、バスコントロール回路90を介してNOR型フラッシュメモリ94に適切にアクセスすることが可能になる。
なお、NOR型フラッシュメモリ94のデータビット幅が8ビット、16ビット、32ビットのいずれの場合であっても、データビット幅の情報が特定アドレスに対応する記憶領域の下位8ビットのいずれかに格納されていれば、CPU20は、同一のビットを読み出すことによりデータ幅を判別することができるので、データビット幅の情報は、特定のアドレスに対応する記憶領域の下位8ビットのいずれかに格納されていることが好ましい。
図8(A)、図8(B)、図9を参照して説明した実施形態は、NAND型フラッシュメモリ96による起動モードについても同様に適用することができる。
2.電子機器
図10に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器800は、マイクロコンピュータ(情報処理システム)810、入力部820、メモリ830、電源生成部840、LCD850、音出力部860を含む。
図10に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器800は、マイクロコンピュータ(情報処理システム)810、入力部820、メモリ830、電源生成部840、LCD850、音出力部860を含む。
ここで、入力部820は、種々のデータを入力するためのものである。マイクロコンピュータ810は、この入力部820により入力されたデータに基づいて種々の処理を行うことになる。メモリ830は、マイクロコンピュータ(情報処理システム)810などの作業領域となるものである。電源生成部840は、電子機器800で使用される各種電源を生成するためのものである。LCD850は、電子機器が表示する各種の画像(文字、アイコン、グラフィック等)を出力するためのものである。
音出力部860は、電子機器800が出力する各種の音(音声、ゲーム音等)を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
図11(A)に、電子機器の1つである携帯電話950の外観図の例を示す。この携帯電話950は、入力部として機能するダイヤルボタン952や、電話番号や名前やアイコンなどを表示するLCD954や、音出力部として機能し音声を出力するスピーカ956を備える。
図11(B)に、電子機器の1つである携帯型ゲーム装置960の外観図の例を示す。この携帯型ゲーム装置960は、入力部として機能する操作ボタン962、十字キー964や、ゲーム画像を表示するLCD966や、音出力部として機能しゲーム音を出力するスピーカ968を備える。
図11(C)に、電子機器の1つであるパーソナルコンピュータ970の外観図の例を示す。このパーソナルコンピュータ970は、入力部として機能するキーボード972や、文字、数字、グラフィックなどを表示するLCD974、音出力部976を備える。
本実施の形態のマイクロコンピュータを図11(A)〜図11(C)の電子機器に組みむことにより、低消費電力でコストパフォーマンスの高い電子機器を提供することができる。
なお、本実施形態を利用できる電子機器としては、図11(A)、(B)、(C)に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のLCDを使用する種々の電子機器を考えることができる。
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
10 マイクロコンピュータ、20 CPU、30 内蔵ROM、40 内蔵RAM、50 ブートアドレスコントロール回路、52 起動モード設定端子、60 RS232インターフェース回路、62 入出力端子、64 RS232ホスト、70 USBインターフェース回路、72 入出力端子、74 USBホスト、80 SPIインターフェース回路、82 入出力端子、84 シリアルROM、90 バスコントロール回路、92 入出力端子、94 NOR型フラッシュメモリ、96 NAND型フラッシュメモリ、100 その他の周辺回路、110 内部データバス、120 情報処理システム
Claims (11)
- 複数の外部デバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納する不揮発性メモリと、
外部端子入力に基づいて、前記複数の外部デバイスに格納された各起動用プログラムのいずれか一つを選択する起動用プログラム選択信号を生成する起動用プログラム選択信号生成部と、
リセット時に、前記起動用プログラム選択信号に基づいて、前記起動用プログラムに対応づけられた前処理プログラムを実行し、当該前処理プログラムの実行により分岐した先の起動用プログラムを実行するCPUとを含むことを特徴とするマイクロコンピュータ。 - 請求項1において、
前記不揮発性メモリは、少なくとも1つの外部ホストデバイスと少なくとも1つの外部メモリデバイスにそれぞれ格納された各起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とするマイクロコンピュータ。 - 請求項1又は2において、
前記不揮発性メモリは、少なくとも1つの外部メモリデバイスに格納された起動用プログラムに分岐するために各起動用プログラムに対応して用意された前処理プログラムを格納し、
前記CPUは、リセット時に、前記起動用プログラム選択信号に基づいて、外部メモリデバイスに格納された起動用プログラムを実行する場合において、当該外部メモリデバイスに格納された情報に基づいて当該外部メモリデバイスのデータ幅を判別し、判別したデータ幅に基づいて当該外部メモリデバイスにアクセスすることを特徴とするマイクロコンピュータ。 - 請求項1乃至3のいずれかにおいて、
前記不揮発性メモリは、外部メモリデバイスに格納され、前記CPUが直接アクセス可能なメモリアドレス空間にマッピングされた起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とするマイクロコンピュータ。 - 請求項1乃至4のいずれかにおいて、
前記マイクロコンピュータは、ランダムアクセスメモリと、前記CPUが外部メモリデバイスに対するアクセスを行うための外部メモリインターフェース部とを含み、
前記不揮発性メモリは、前記外部メモリインターフェース部を介して外部メモリデバイスに格納された起動用プログラムを前記ランダムアクセスメモリに転送し、ランダムアクセスメモリに転送した起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とするマイクロコンピュータ。 - 請求項1乃至5のいずれかにおいて、
前記マイクロコンピュータは、ランダムアクセスメモリと、前記CPUが外部ホストデバイスと通信をするための外部ホストインターフェース部とを含み、
前記不揮発性メモリは、前記外部ホストインターフェース部を介して外部ホストデバイスに格納された起動用プログラムを前記ランダムアクセスメモリに転送し、ランダムアクセスメモリに転送された起動用プログラムに分岐するために、当該起動用プログラムに対応して用意された前処理プログラムを格納することを特徴とするマイクロコンピュータ。 - 請求項1乃至6のいずれかに記載のマイクロコンピュータと、
起動用プログラムを格納する複数のデバイスとを含むことを特徴とする情報処理システム。 - 請求項7において、
前記複数のデバイスは、少なくとも一つのメモリデバイスと、少なくとも一つのホストデバイスとを含むことを特徴とする情報処理システム。 - 請求項7又は8において、
前記複数のデバイスは、少なくとも一つのメモリデバイスを含み、
前記少なくとも一つのメモリデバイスは、当該メモリデバイスのデータ幅を判別する情報を含むことを特徴とする情報処理システム。 - 請求項7乃至9のいずれかに記載の情報処理システムと、
入力情報を受け付ける手段と、
入力情報に基づき前記情報処理システムにより処理された結果を出力するための手段とを含むことを特徴とする電子機器。 - 複数の外部デバイスにそれぞれ格納された各起動用プログラムのいずれか一つを実行することによるマイクロコンピュータの起動制御方法であって、
リセット時に、外部端子入力に基づいて、複数の前記起動用プログラムのいずれか一つを選択するステップと、
選択された起動用プログラムに対応づけられ、不揮発性メモリに格納された前処理プログラムを実行することにより、前記複数の外部デバイスにそれぞれ格納された各起動用プログラムのいずれか一つに分岐するステップと、
分岐先の起動用プログラムを実行するステップとを含むことを特徴とするマイクロコンピュータの起動制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006241881A JP2008065549A (ja) | 2006-09-06 | 2006-09-06 | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006241881A JP2008065549A (ja) | 2006-09-06 | 2006-09-06 | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008065549A true JP2008065549A (ja) | 2008-03-21 |
Family
ID=39288220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006241881A Withdrawn JP2008065549A (ja) | 2006-09-06 | 2006-09-06 | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008065549A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069565A (ja) * | 2010-09-21 | 2012-04-05 | Renesas Electronics Corp | 半導体集積回路及び制御方法 |
JP2022527052A (ja) * | 2019-03-22 | 2022-05-30 | フェニックス コンタクト ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト | 少なくとも2つの選択可能な動作モードを有するネットワークコンポーネントを備える装置 |
-
2006
- 2006-09-06 JP JP2006241881A patent/JP2008065549A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069565A (ja) * | 2010-09-21 | 2012-04-05 | Renesas Electronics Corp | 半導体集積回路及び制御方法 |
JP2022527052A (ja) * | 2019-03-22 | 2022-05-30 | フェニックス コンタクト ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト | 少なくとも2つの選択可能な動作モードを有するネットワークコンポーネントを備える装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4324810B2 (ja) | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 | |
JP5832901B2 (ja) | シリアル不揮発性メモリに対する向上されたアドレス能力 | |
JP2007122627A (ja) | 情報処理装置及びメモリ初期化方法 | |
JP5191562B1 (ja) | 電子機器システム | |
JP3943277B2 (ja) | マイクロコンピュータ及び電子機器 | |
US6654839B1 (en) | Interrupt controller, asic, and electronic equipment | |
JP2011227730A (ja) | マイクロコンピュータ | |
JP2008065549A (ja) | マイクロコンピュータ、情報処理システム、電子機器及びマイクロコンピュータの起動制御方法 | |
KR20110078171A (ko) | 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 | |
JP2007193572A (ja) | Cpu、集積回路装置、マイクロコンピュータ及び電子機器 | |
JP5839632B2 (ja) | シリアル不揮発性メモリに対する向上されたアドレス能力 | |
JP4461760B2 (ja) | コンピュータの起動システム | |
US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
KR100710626B1 (ko) | 데이터 버스 확장 구조를 갖는 디지털 처리 장치 및 그방법 | |
JP2006127407A (ja) | 半導体集積回路 | |
KR20130102393A (ko) | Fifo 메모리 장치 및 이를 포함하는 전자 장치 | |
US8108663B2 (en) | Micro controller and method of updating the same | |
JP2006209303A (ja) | 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器 | |
JP3556309B2 (ja) | コンピュータシステムおよびそのシステムで使用されるi/o制御装置 | |
US7624205B2 (en) | Microcontroller | |
JP5823000B2 (ja) | マイクロコンピュータ | |
JPH11328089A (ja) | Pciバスインタフェース用デバイスにおけるid情報書き込み回路 | |
JP2006148232A (ja) | 集積回路装置、通信制御装置、マイクロコンピュータ及び電子機器 | |
KR100719808B1 (ko) | 메모리 공유 방법 및 메모리 공유 구조를 가지는 휴대용단말기 | |
JP2007199991A (ja) | 集積回路装置、マイクロコンピュータ及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080701 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091110 |