JP5823000B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータ Download PDFInfo
- Publication number
- JP5823000B2 JP5823000B2 JP2014164397A JP2014164397A JP5823000B2 JP 5823000 B2 JP5823000 B2 JP 5823000B2 JP 2014164397 A JP2014164397 A JP 2014164397A JP 2014164397 A JP2014164397 A JP 2014164397A JP 5823000 B2 JP5823000 B2 JP 5823000B2
- Authority
- JP
- Japan
- Prior art keywords
- endian
- area
- user
- information
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Description
図1は、本発明の第1の実施の形態におけるマイクロコンピュータの構成例を示すブロック図である。このマイクロコンピュータ(以下、マイコンとも呼ぶ。)1は、CPU11と、CIF(CPU Interface)12と、バスアービタ(Arbiter)13と、DMAC(Direct Memory Access Controller)14と、フラッシュメモリ(Flash)15と、フラッシュIF(Flash Interface)16と、SRAM(Static Random Access Memory)17と、SRAM IF18と、EBIU(External Bus Interface Unit)19と、PBIU(Peripheral Bus Interface Unit)20と、周辺IP(Intellectual Property)21と、
データ転送回路22とを含む。
図2は、本発明の第1の実施の形態におけるCPU11のレジスタのデータ配置およびメモリ上のデータ配置を説明するための図である。図2(a)は、レジスタのデータ配置を示しており、たとえば、ロングワード(32ビット)のレジスタの場合には、ビット0(b0)がLSB(Least Significant Bit)となり、ビット31(b31)がMSB(Most Significant Bit)となっている。
図6は、本発明の第2の実施の形態におけるマイコン1の構成例を示すブロック図である。図1に示す第1の実施の形態におけるマイコンと比較すると、データ転送回路41の機能が異なる点と、フラッシュメモリがブート領域用およびユーザブート領域用のフラッシュメモリ42と、ユーザ領域用のフラッシュメモリ43とに分けられている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
Claims (6)
- プログラムを実行するプロセッサと、
書込みが可能な不揮発メモリと、
前記不揮発メモリに格納された情報を読み出すデータ転送回路とを備え、
前記プロセッサのメモリマップは、前記プロセッサが第1の動作モードに設定されたときに使用される第1の領域と、前記プロセッサが第2の動作モードに設定されたときに使用される第2の領域とを有し、
前記第1の領域は第1のエンディアン情報が格納される前記不揮発メモリの格納場所が割り当てられる第3の領域を有し、
前記第2の領域は第2のエンディアン情報が格納される前記不揮発メモリの格納場所が割り当てられる第4の領域を有し、
前記データ転送回路は、前記プロセッサが前記第1の動作モードに設定されるとき、前記第3の領域に対応するアドレスを出力して前記不揮発メモリから前記第1のエンディアン情報を読出し、前記プロセッサに前記第1のエンディアン情報で特定されるエンディアンを設定し、前記プロセッサが前記第2の動作モードに設定されるとき、前記第4の領域に対応したアドレスを出力して前記不揮発メモリから前記第2のエンディアン情報を読出し、前記プロセッサに前記第2のエンディアン情報で特定されるエンディアンを設定する、マイクロコンピュータ。 - 前記第1の動作モード及び第2の動作モードのいずれに設定されるのかを示す情報が入力される外部端子を有し、
前記データ転送回路は、前記外部端子により設定された動作モードに応じて前記第3及び第4の領域のいずれかに対応したアドレスを出力する、請求項1記載のマイクロコンピュータ。 - 前記データ転送回路は、前記プロセッサのリセットがアサートされているとき、前記第1及び第2のエンディアン情報のうちいずれかを、前記外部端子で設定された動作モードに対応したエンディアン情報として前記不揮発メモリから読み出す、請求項2記載のマイクロコンピュータ。
- 前記データ転送回路は、前記プロセッサのリセットがアサートされているときに、前記第1及び第2のエンディアン情報のうちのマイクロコンピュータの外部端子で設定された動作モードに対応したエンディアン情報を前記不揮発メモリから読み出し、
前記プロセッサはリセットのアサートが解除された後に、前記データ転送回路から出力されたエンディアン情報により特定されるエンディアンで動作を開始する、請求項1記載のマイクロコンピュータ。 - 内部リセットがアサートされているとき、前記プロセッサのリセットが行われ、前記内部リセットのアサートが解除されると前記データ転送回路は前記第1及び第2のエンディアン情報のいずれかを前記不揮発メモリから読み出す、請求項4記載のマイクロコンピュータ。
- 前記プロセッサが前記第1の動作モードで実行するプログラムから前記第2の動作モードで実行するプログラムに分岐することを検知して前記データ転送回路は前記第4の領域に対応するアドレスを出力して前記不揮発メモリから前記第2のエンディアン情報を読出し、前記プロセッサに前記第2のエンディアン情報で特定されるエンディアンを設定し、
前記プロセッサは、前記第2のエンディアン情報で特定されるエンディアンが設定された後に、前記第2の動作モードで実行するプログラムを実行する、請求項1記載のマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164397A JP5823000B2 (ja) | 2014-08-12 | 2014-08-12 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014164397A JP5823000B2 (ja) | 2014-08-12 | 2014-08-12 | マイクロコンピュータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010097253A Division JP5622429B2 (ja) | 2010-04-20 | 2010-04-20 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014209390A JP2014209390A (ja) | 2014-11-06 |
JP5823000B2 true JP5823000B2 (ja) | 2015-11-25 |
Family
ID=51903532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014164397A Expired - Fee Related JP5823000B2 (ja) | 2014-08-12 | 2014-08-12 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5823000B2 (ja) |
-
2014
- 2014-08-12 JP JP2014164397A patent/JP5823000B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014209390A (ja) | 2014-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI493350B (zh) | 用於周邊組件之高優先權命令佇列 | |
KR101913968B1 (ko) | 마이크로 컴퓨터 | |
US9940291B2 (en) | Assigning processors to memory mapped configuration | |
JP2007206885A (ja) | コンピュータシステム及びシステム起動方法 | |
JP2012252576A (ja) | 情報処理装置、起動方法およびプログラム | |
JP2004334486A (ja) | ブートコードを用いた起動システム、及び起動方法 | |
US20100169546A1 (en) | Flash memory access circuit | |
KR101542878B1 (ko) | 버퍼램을 포함하는 불휘발성 메모리 장치 및 그것의 부트 코드 관리 방법 | |
JP2007206933A (ja) | 情報処理装置、情報処理装置におけるブートローダ生成方法およびプログラム転送方法 | |
JP5823000B2 (ja) | マイクロコンピュータ | |
KR20110078171A (ko) | 부팅가능한 휘발성 메모리 장치와 그를 구비한 메모리 모듈 및 프로세싱 시스템, 및 그를 이용한 프로세싱 시스템 부팅 방법 | |
KR100534613B1 (ko) | 플래쉬 메모리를 이용한 시스템 부팅 장치 및 그 방법 | |
US8117427B2 (en) | Motherboard, storage device and controller thereof, and booting method | |
TW201527976A (zh) | 積體電路無線電 | |
JP5460409B2 (ja) | 情報処理システム | |
TWI676104B (zh) | 記憶體控制器與資料儲存裝置 | |
JP2006127407A (ja) | 半導体集積回路 | |
JP7018067B2 (ja) | 情報処理システム、情報処理方法及びプログラム | |
JP2005107938A (ja) | コンピュータの起動システム及びデータ記憶装置 | |
US10613850B1 (en) | Performant and secure storage and retrieval of firmware variables | |
JP3077807B2 (ja) | マイクロコンピュータシステム | |
JP2007128336A (ja) | 並列レジスタアクセス装置及びシステムlsi | |
JPH10247187A (ja) | 1チップマイクロコンピュータ | |
JP2002304329A (ja) | 半導体装置 | |
Zlatanov | Booting an Intel System Architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5823000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |