JPH11282713A - マイクロコンピュータ、電子機器及びデバッグシステム - Google Patents

Abstract

(57)【要約】 【課題】 少ない端子で量産チップ上でのリアルタイム
トレースを実現し、指定された範囲のトレース情報の取
得及び実行時間の測定を行うことができるマイクロコン
ピュータ、これを含む電子機器、及びデバッグシステム
を提供する。 【解決手段】 トレース情報出力部１６は、リアルタイ
ムトレースを実現するためのトレース情報を専用４端子
に出力する。ＣＰＵの命令実行ステータス情報（ＤＳＴ
［２：０］）を３端子に出力し、ＰＣ絶対分岐実行が発
生すると分岐先のＰＣ値（ＤＰＣＯ）をシリアルに１端
子に出力する。マイクロコンピュータ１０側は所定の順
番でトレース範囲又は実行時間測定範囲のスタートとエ
ンドを示す情報をＤＳＴ［２］に出力する。デバッグツ
ール２０側はＤＳＴ［２］の値に基づきトレース範囲又
は実行時間測定範囲のスタートとエンドを判断する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ、マイクロコンピュータを含む電子機器、及びデバ
ッグシステムに関する。

【０００２】

【背景技術及び発明が解決しようとする課題】近年、ゲ
ーム装置、カーナビゲーションシステム、プリンタ、携
帯情報端末などの電子機器に組み込まれ、高度な情報処
理を実現できるマイクロコンピュータに対する需要が高
まっている。このような組み込み型のマイクロコンピュ
ータは、通常、ターゲットシステムと呼ばれるユーザボ
ードに実装される。このターゲットシステムを動作させ
るソフトウェアの開発を支援するためにＩＣＥ（In-Cir
cuit Emulator）と呼ばれるソフトウェア開発支援ツー
ルが広く使用されている。

【０００３】さて、このようなＩＣＥとしては、従来、
図１に示すようなＣＰＵ置き換え型と呼ばれるＩＣＥが
主流を占めていた。このＣＰＵ置き換え型ＩＣＥでは、
デバッグ時にターゲットシステム３００からマイクロコ
ンピュータ３０２を取り外し、その代わりにデバッグツ
ール３０４のプローブ３０６を接続する。そして、この
デバッグツール３０４に、取り外したマイクロコンピュ
ータ３０２の動作をエミュレートさせる。また、このデ
バッグツール３０４に、トレース情報の取得やデバッグ
のために必要な種々の処理を行わせる。

【０００４】しかしながら、このＣＰＵ置き換え型ＩＣ
Ｅでは、マイクロコンピュータ３０２の内部動作周波数
が上がるとプローブ３０６やトレース情報を格納するバ
ッファで生じる信号の遅延によりリアルタイムトレース
が困難になる。

【０００５】またトレース情報を無制限にトレース用の
バッファに格納しようとするとトレース用のバッファが
すぐにあふれてしまうので、デバッグに必要な部分のト
レース情報が取得できない場合もある。このような場
合、トレース範囲を指定してトレース情報をとることが
できると、大変便利である。しかしＣＰＵの内部動作周
波数が上がると、ＣＰＵ置き換え型ＩＣＥのように外部
回路でトレースの範囲指定を実現することは困難とな
る。

【０００６】このような問題を解決するために量産チッ
プ上でリアルタイムトレースを可能にするシステムの開
発が行われている。このとき、トレース情報としてアド
レスバス等の情報をリアルタイムにトレースバッファに
格納しようとすると数十本の専用端子が必要となる。し
かし、係る端子はデバッグ時のみ必要な物で、エンドユ
ーザーにとっては不要なものであるから、より少ないほ
うが好ましい。

【０００７】また、量産チップ上でリアルタイムトレー
スを実現する際にも、指定した範囲のトレース情報が確
実に取得できる機能があると大変便利である。

【０００８】本発明は、以上のような技術的課題に鑑み
てなされたものであり、その目的とするところは、少な
い端子で量産チップ上でのリアルタイムトレースを実現
し、指定された範囲のトレース情報の取得及び実行時間
の測定を行うことができるマイクロコンピュータ、これ
を含む電子機器、及びデバッグシステムを提供すること
にある。

【０００９】

【課題を解決するための手段】上記課題を解決するため
に本発明は、リアルタイムトレース機能を有するマイク
ロコンピュータであって、命令の実行処理を行う中央処
理ユニットと、前記中央処理ユニットで実行されるプロ
グラムの複数の命令の実行を検出するための命令アドレ
スを設定する命令アドレス設定手段と、前記複数の命令
の実行を検出した場合、検出信号を１本の検出信号出力
端子を介して外部に出力する検出信号出力手段とを含む
ことを特徴とする。

【００１０】本発明によれば１本の端子で、複数の命令
が実行された旨の情報を取得することができる。従って
リアルタイムトレースにおいて、ユーザーの使用できる
端子数をほとんど減らすこと無く複数の命令の実行の発
生を検出することができ、デバッグ効率の向上を図るこ
とができる。

【００１１】また本発明は、前記複数の命令は第一の命
令及び第二の命令を含み、前記検出信号出力手段は、前
記第一の命令が実行されて検出信号が出力された後に、
続けて第一の命令が実行された場合には検出信号の出力
を省略し、第二の命令が実行された場合にのみ検出信号
を出力することを特徴とする。

【００１２】１本の端子で複数の命令の実行情報を取得
する場合、どの命令が実行されたのか外部から判断する
のは困難である。

【００１３】しかし本発明によれば、当該検出信号が前
記第一の及び第二の命令が予定されていた順序と異なっ
た順序で実行された場合には、検出信号が出力されな
い。このため、外部には常に予定された順序で第一の及
び第二の命令の実行を示す検出信号が出力される。

【００１４】従って本発明によれば、複数の命令が予定
されていた順序と異なった順序で実行された場合にも１
本の端子で、どの命令が実行されたか判別可能な情報を
取得することができる。

【００１５】また本発明は、リアルタイムトレースに必
要な前記中央処理ユニットの命令実行のステータス情報
をステータス情報出力端子に出力するステータス情報出
力手段を含み、前記ステータス情報出力用端子の１つを
前記検出信号出力端子と共用することを特徴とする。

【００１６】本発明によれば、検出信号出力端子を別に
設けなくてもよいため、デバッグ用端子の更なる節約な
る。

【００１７】また本発明は、前記命令アドレス設定手段
が設定するアドレスは、プログラムのトレース範囲を特
定するためのスタートアドレスとエンドアドレスを含む
ことを特徴とする。

【００１８】本発明によれば、トレース範囲のスタート
及びエンドを検出する情報を１本の端子で出力すること
ができる。このため、少ない端子で量産チップ上でのリ
アルタイムトレースを実現し、指定された範囲のトレー
ス情報を取得可能なマイクロコンピュータを提供するこ
とができる。

【００１９】また本発明は、ステータス情報出力手段
が、トレースに必要なステータス情報として、通常命令
実行、相対分岐命令実行、絶対分岐命令実行、通常命令
実行時に前記命令アドレスにマッチ、相対分岐命令実時
に前記命令アドレスにマッチ、絶対分岐命令実時に前記
命令アドレスにマッチの状態を表すことのできる情報を
含むことを特徴とする。

【００２０】ここにおいて、ＰＣ相対分岐命令とはプロ
グラム中に明示的に記述されたアドレスに分岐する命令
であり、ソースコードから分岐先を判断可能な命令であ
る。またＰＣ絶対分岐命令とはプログラムの実行中にレ
ジスタの値によって分岐先のアドレスが決まる命令であ
り、ソースコードからは分岐先を判断することができな
い命令である。

【００２１】本発明によれば、６種類のステータス情報
を含み、係るステータス情報は３本の端子で実現するこ
とができる。このためわずか３本という少ない端子で、
指定された範囲のリアルタイムトレースを行うことがで
きる。

【００２２】また本発明は、前記命令アドレス設定手段
が設定するアドレスは、プログラムの実行時間測定範囲
を特定するためのスタートアドレスとエンドアドレスを
含むことを特徴とする。

【００２３】本発明によれば、実行時間測定範囲のスタ
ート及びエンドを検出する情報を１本の端子で出力する
ことができる。このため、少ない端子で、指定された範
囲の実行時間測定の開始及び終了のタイミングを判断す
るための情報を取得可能なマイクロコンピュータを提供
することができる。

【００２４】また本発明は、前記命令アドレス設定手段
が、複数の命令の実行を検出するための命令アドレス情
報を保持する複数のレジスタを含み、前記検出信号出力
手段は、前記中央処理ユニットの命令実行のために先読
みされた命令アドレスと前記複数のレジスタに保持され
たアドレスとの比較結果を前記先読みされた命令アドレ
スの命令が実行されるまで保持し、前記先読みされた命
令アドレスの命令が実行された場合に前記保持された比
較結果に基づき検出信号を出力する手段と、前記実行さ
れた命令が分岐命令であった場合には、当該分岐命令実
行以前に先読みされた命令との比較結果を無効にする手
段と、含むことを特徴とする。

【００２５】ここにおいて比較結果を無効にするとは、
保持エリアを初期化する場合や書き込み及び読み出し用
のポインタをリセットする場合を含む。

【００２６】本発明では、複数の命令の実行の検出を先
読みされた命令に基づいて行い、検出信号の出力は実際
に実行されてから行う。このようにすることでパイプラ
イン処理を行うマイクロコンピュータでも、最適な検出
を行うことができる。

【００２７】また本発明は、前記レジスタが、プログラ
ムの所与の範囲を特定するためのスタートアドレス及び
エンドアドレスを保持する少なくとも２つのレジスタを
含み、検出信号出力手段は、前記中央処理ユニットが命
令実行のために先読みした命令アドレスと前記スタート
アドレス及びエンドアドレスとの比較を行う第一の比較
手段及び第二の比較手段と、前記第一の比較手段及び第
二の比較手段の比較結果を複数回分保持できる比較結果
保持部と、前記比較結果保持部に保持された前記比較結
果を、前記先読みした命令が実行されたタイミングで読
み出す手段と、実行された命令が分岐命令であった場
合、前記比較結果保持部に保持されている比較結果をリ
セットする手段と、前記比較結果保持部から読み出され
た比較結果に基づき、所定の順番で前記第一のレジスタ
及び第二のレジスタに保持された実行アドレスが実行さ
れた場合に検出信号を出力する論理回路とを含むことを
特徴とする。

【００２８】パイプライン処理においては、命令の取得
と実行にタイムラグがあるため実行時には、信号線から
実行アドレス情報を取得することが困難である。本発明
によれば命令実行のために先読みされた段階での比較結
果を実行された段階で取得することができる。このため
パイプライン処理に対応した信号処理を行うことができ
る。

【００２９】なお分岐命令が実行された場合には、比較
結果保持部に保持されている分岐命令以前の先読みされ
た命令との比較結果をリセットすることで分岐命令発生
により先読みされた命令が実行されない場合にも正確な
判断を行うことができる。

【００３０】また本発明に係る電子機器は、上記いずれ
かのマイクロコンピュータと、前記マイクロコンピュー
タの処理対象となるデータの入力源と、前記マイクロコ
ンピュータにより処理されたデータを出力するための出
力装置とを含むことを特徴とする。

【００３１】このようにすれば電子機器を動作させるプ
ログラムなどのデバッグ作業の効率化を図れるようにな
り電子機器の開発期間の短縮化及び低コスト化を図れる
ようになる。

【００３２】また本発明はマイクロコンピュータを含む
ターゲットシステムのためのデバッグシステムであっ
て、命令の実行処理を行う中央処理ユニットと、前記中
央処理ユニットで実行されるプログラムの複数の命令の
実行を検出するための命令アドレスを設定する命令アド
レス設定手段と、前記複数の命令の実行を検出した場
合、検出信号を１本の検出信号出力端子を介して外部に
出力する検出信号出力手段とを含むマイクロコンピュー
タと、前記マイクロコンピュータから前記検出信号を受
信し、前記検出信号に基づきトレース情報の取得開始及
び終了の制御を行いトレース情報を取得するトレース情
報取得手段とを含むことを特徴とする。

【００３３】本発明によれば少ない端子で指定された範
囲のデバッグ情報を取得できるデバッグシステムを提供
することができる。

【００３４】また本発明は、マイクロコンピュータを含
むターゲットシステムのためのデバッグシステムであっ
て、命令の実行処理を行う中央処理ユニットと、前記中
央処理ユニットで実行されるプログラムの複数の命令の
実行を検出するための命令アドレスを設定する命令アド
レス設定手段と、前記複数の命令の実行を検出した場
合、検出信号を１本の検出信号出力端子を介して外部に
出力する検出信号出力手段とを含むマイクロコンピュー
タと、前記マイクロコンピュータから前記検出信号を受
信し、前記検出信号に基づきプログラム実行時間の測定
の開始及び終了の制御を行い実行時間を測定する実行時
間測定手段とを含むことを特徴とする。

【００３５】本発明によれば少ない端子で指定された範
囲の実行時間を取得できるデバッグシステムを提供する
ことができる。

【００３６】また本発明のデバッグシステムは、前記複
数の命令は第一の命令及び第二の命令を含み、前記検出
信号出力手段は、前記第一の命令が実行されて検出信号
が出力された後に、続けて第一の命令が実行された場合
には検出信号の出力を省略し、第二の命令が実行された
場合にのみ検出信号を出力することを特徴とする。

【００３７】本発明によれば、複数の命令が予定されて
いた順序と異なった順序で実行された場合にも、１本の
端子でデバッグどの命令が実行されたか判別可能なデバ
ッグシステムを提供することができる。

【００３８】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて図面を用いて詳細に説明する。

【００３９】１．本実施形態の特徴 まず本実施形態の構成について図２を用いて説明する。

【００４０】図２に示すように、本実施形態では、マイ
クロコンピュータ１０が、ＣＰＵ（中央処理ユニット）
１２及び命令アドレス設定部１８、トレース情報出力部
１４を含む。トレース情報出力部１４は検出信号出力部
１６を含む。

【００４１】また、マイクロコンピュータ１０の外部の
デバッグツール２０はトレース情報取得部２２、実行時
間測定部２７を含んでいる。

【００４２】ここでトレース情報出力部１６は、リアル
タイムトレースを実現するためのトレース情報を専用４
端子に出力する。具体的には毎クロック毎にＣＰＵの命
令実行ステータス情報（ＤＳＴ［２：０］）を３端子に
出力し、ステータス情報出力手段として機能する。また
ＰＣ絶対分岐実行が発生すると続く２７クロックサイク
ルで分岐先のＰＣ値（ＤＰＣＯ）をシリアルに１端子に
出力する。

【００４３】図３はＤＳＴ［２：０］の出力値とＣＰＵ
の命令実行状態の関係を表した図である。ここにおいて
ＰＣ相対分岐命令とはプログラム中に明示的に記述され
たアドレスに分岐する命令であり、ソースコードから分
岐先を判断可能である。またＰＣ絶対分岐命令とはプロ
グラムの実行中にレジスタの値によって分岐先のアドレ
スが決まる命令であり、ソースコードからは分岐先を判
断することができない。

【００４４】従って本実施の形態ではＰＣ絶対分岐命令
が発生すると分岐先のＰＣ値（ＤＰＣＯ）を出力するこ
とでトレースを可能としている。

【００４５】即ちマイクロプロセッサが命令をアドレス
の順番に実行している時（ＤＳＴ［２：０］の出力値が
０００又は１００である場合）には、プログラムカウン
タがどこまで進んだか分かるのでプログラムのソースコ
ードからトレースが可能である。また、マイクロプロセ
ッサがＰＣ相対分岐命令を実行した時（ＤＳＴ［２：
０］の出力値が００１又は１０１である場合）にも、プ
ログラムのソースコードから分岐先が分かるのでトレー
スが可能である。

【００４６】しかし、マイクロプロセッサがＰＣ絶対分
岐命令を実行した時（ＤＳＴ［２：０］の出力値が０１
０又は１１０である場合）には、プログラムのソースコ
ードから分岐先が分からないため、ＤＳＴ［２：０］の
みではトレースができない。そこで、係る場合に分岐先
のＰＣ値（ＤＰＣＯ）を出力することでトレースを可能
としているのである。

【００４７】ここで本実施の形態の特徴的な事項である
１本の端子でトレース範囲を特定する点について説明す
る。通常範囲指定を行わない場合にはトレース情報（Ｄ
ＳＴ［２：０］とＤＰＣＯ）はトレース用メモリ２４順
次書き込まれ満杯になると古い情報を消して新しい情報
をオーバーライトするよう構成されている。しかしトレ
ース用メモリはすぐにあふれてしまうのでユーザーが必
要としている部分のトレース情報が取得できない場合が
多い。そこで本実施の形態では、前記ＤＳＴ［２：０］
の値から、トレース範囲の取得開始位置及び終了位置を
検出できるような構成としている。

【００４８】以下前記ＤＳＴ［２：０］の値から、トレ
ース範囲の取得開始位置及び終了位置を検出する構成に
ついて説明する。

【００４９】図３の３１２はブレーク空間、即ちデバッ
グモードでは出力されるＤＳＴが１１１であることを示
している。デバッグモードの間はユーザープログラムは
実行されないため、ユーザープログラム実行時にＤＳＴ
［２］が１となるのは３１０の３つの場合のみである。
即ち、通常命令又はＰＣ相対命令又はＰＣ絶対命令のい
ずれかが命令ブレークにマッチしている状態である。こ
こにおいて命令ブレークとは、命令アドレス設定手段に
設定されている命令アドレスの意味である。ここでは、
プログラムのトレース範囲を特定するためのスタートア
ドレス及びエンドアドレスが命令ブレークとして命令ア
ドレス設定手段に設定されている。従ってマイクロコン
ピュータから出力されるＤＳＴ［２］が１であれば、デ
バッグツール２０側は、マイクロコンピュータ１０でス
タートアドレス又はエンドアドレスの命令が実行された
ことを検出することができる。

【００５０】なお、本実施の形態では命令ブレークは実
際にはブレークせず実行が継続されるが、実際にブレー
クを起こすチップ内のブレーク機能を兼用で使用してい
る。

【００５１】次に、ＤＳＴ［２］が１であるとき、スタ
ートアドレスの命令が実行されたのかエンドアドレスの
命令が実行されたのかを判別する構成について説明す
る。

【００５２】図４（Ａ）（Ｂ）（Ｃ）は、本実施の形態
における命令ブレークにマッチした場合のＤＳＴ［２：
０］の出力を説明するための図である。

【００５３】命令ブレーク＃２にマッチとは、スタート
アドレスの命令が実行された場合を示し、命令ブレーク
＃１にマッチとは、エンドアドレスの命令が実行された
場合を示す。即ち命令ブレーク＃２から命令ブレーク＃
１の間がトレース情報を取得する範囲となる。

【００５４】図４（Ａ）の３５０、３５２、３５４、３
５６に示すように命令ブレーク＃２及び命令ブレーク＃
１がこの順で繰り返し発生する場合には命令ブレーク＃
２にマッチでトレース情報の取得を開始し、命令ブレー
ク＃１にマッチでトレース情報の取得を終了する処理を
繰り返せばよい。

【００５５】しかし例えばプログラムの分岐等により命
令ブレーク＃２及び命令ブレーク＃１に所定の順序でマ
ッチしない場合がある。このような場合は、最初に命令
ブレーク＃２にマッチしたらマッチしたことを示すステ
ータス（以下マッチステータスという。なお、本実施の
形態ではＤＳＴ［２］＝１）を出力し、次に命令ブレー
ク＃１にマッチしたところでマッチステータスを出力す
る。この間、命令ブレーク＃２にマッチしてもマッチス
テータスは出力しない。そしてまた、命令ブレーク＃２
にマッチしたらマッチステータスを出力し、次に命令ブ
レーク＃１にマッチしたところでマッチステータスを出
力する動作を繰り返す。

【００５６】図４（Ｂ）（Ｃ）は、命令ブレーク＃１及
び命令ブレーク＃２のマッチが不規則に行われる例を説
明するための図である。図４（Ｃ）に示すように３１８
から３２０まで通常命令を順次実行していたプログラム
は３２０で分岐命令により３２２に分岐する。３２２か
ら３２６へ実行過程で命令ブレーク＃１にマッチするが
（３２４）、図４（Ｂ）の（注１）に示すようにＤＳＴ
［２：０］からマッチステータスは出力されない。最初
は命令ブレーク＃２にマッチしたときのみマッチステー
タスを出力する仕様だからである。

【００５７】３２６から３２８に分岐したプログラム
は、３２８から３３２への実行過程で命令ブレーク＃２
にマッチし（３３０）、図４（Ｂ）の（注３）に示すよ
うにＤＳＴ［２：０］からマッチ示すステータスを出力
する。

【００５８】３３２から３３４に分岐したプログラム
は、３３４から順次実行する過程で命令ブレーク＃２及
び命令ブレーク＃１にマッチする（３３６、３３８）。
しかし、２番目は命令ブレーク＃１にマッチしたときに
マッチステータスを出力するよう構成されているので、
図４（Ｂ）に示すように３３６ではマッチステータスは
出力されず（注２）、３３８でマッチステータスが出力
される（注４）。従って、３３０から３３８までの実線
で示された範囲がトレース範囲となる（図４（Ｃ）参
照）。

【００５９】図５は、ＤＳＴ［２］とトレース範囲の関
係を示す図である。同図に示すように、ＤＳＴ［２］奇
数番目のマッチステータス出力時（３６０、３６４）に
は命令ブレーク＃２にマッチした状態にあり、偶数番目
のマッチステータス出力時（３６２、３６６）には命令
ブレーク＃１にマッチした状態である。従ってデバッグ
ツール２０のトレース情報取得部２２は、３６０から３
６２までのトレース範囲１（３７０）のトレース情報を
トレース用メモリ２４に格納し、次に３６４から３６６
までのトレース範囲２（３７２）のトレース情報をトレ
ース用メモリ２４に格納する。

【００６０】このように、パルスの順番とトレース範囲
のスタートとエンドとの関係を定めておくと、デバッグ
ツール側は奇数番目のパルスであるか偶数番目のパルス
であるかによりトレースのスタート、ストップを判断す
ることができる。従って１つの端子のみでトレース範囲
の指定を行うことができる。

【００６１】このトレース範囲の指定機能は、実行時間
を測定するための実行時間測定範囲の特定にも使うこと
ができる。即ち、トレース範囲と同様、実行時間の測定
を行いたい範囲のスタートアドレス及びエンドアドレス
を命令ブレークとしてセットして、前記デバッグツール
２０の実行時間測定部２７で所望の範囲の実行時間の測
定を行うことができる。

【００６２】このようにすることで、少ない端子で量産
チップ上でリアルタイムトレースを実現し、指定された
範囲のトレース情報の取得及び実行時間の測定を行うこ
とができる。

【００６３】なお、実行時間の測定はトレースとは独立
して行うことも可能である。即ちトレース情報の取得は
行わず、実行時間の測定のみ行うことも可能である。

【００６４】２．詳細な構成例 図６に本実施形態のマイクロコンピュータ及びデバッグ
システムの詳細な構成例を示す。図６に示すように、マ
イクロコンピュータ１０は、ＣＰＵ１２、ＢＣＵ（バス
制御ユニット）２６、内部メモリ２８、クロック生成部
３０、オンチップモニタ部４０、トレース情報出力部１
４を含む。

【００６５】ここでＣＰＵ１２は、種々の命令の実行処
理を行うものであり、内部レジスタ１３を含む。内部レ
ジスタ１３は、汎用レジスタであるＲ０〜Ｒ１５や、特
殊レジスタであるＳＰ（スタックポインタレジスタ）、
ＡＨＲ（積和結果データの上位レジスタ）、ＡＬＲ（積
和結果データの下位レジスタ）などを含む。

【００６６】ＢＣＵ２６はバスを制御するものである。
例えば、ＣＰＵ１２に接続されるハーバードアーキテク
チャのバス３１や、内部メモリ２８に接続されるバス３
２や、外部メモリ３６に接続される外部バス３３や、ト
レース情報出力部１４などに接続される内部バス３４の
制御を行う。

【００６７】またクロック生成部３０は、マイクロコン
ピュータ１０内で使用される各種のクロックを生成する
ものである。クロック生成部３０はＢＣＬＫを介して外
部のデバッグツール６０にもクロックを供給している。

【００６８】オンチップモニタ部４０は、オンチップモ
ニタＲＯＭ４２、オンチップモニタＲＡＭ４４、制御レ
ジスタ４６、ＳＩＯ４８を含む。

【００６９】ここで、オンチップモニタＲＯＭ４２に
は、オンチップモニタプログラムが格納される。本実施
形態では、このオンチップモニタプログラムは、ＧＯ、
リード、ライトなどのシンプルでプリミティブなコマン
ドの処理のみを行うようになっている。このため、オン
チップモニタＲＯＭ４２のメモリ容量を例えば２５６バ
イト程度に抑えることができ、オンチップデバッグ機能
を持たせながらマイクロコンピュータ１０を小規模化で
きるようになる。

【００７０】オンチップモニタＲＡＭ４４には、デバッ
グモードへの移行時に、ＣＰＵ１２の内部レジスタ１３
の内容が退避される。これにより、デバッグモードの終
了後にユーザプログラムの実行を適正に再スタートでき
るようになる。また内部レジスタ１３の内容のリード等
を、オンチップモニタプログラムが持つプリミティブな
リードコマンド等で実現できるようになる。

【００７１】制御レジスタ４６は、各種のデバッグ処理
を制御するためのレジスタであり、各種イネーブルビッ
トや命令ブレークアドレスレジスタなどを有する。オン
チップモニタプログラムにより動作するＣＰＵ１２が制
御レジスタ４６の各ビットにデータをライトしたり、各
ビットのデータをリードすることで、各種のデバッグ処
理が実現される。なお、トレース範囲や実行時間測定範
囲を特定するためのスタートアドレスやエンドアドレス
は前記命令ブレークアドレスレジスタに設定される。

【００７２】ＳＩＯ４８は、マイクロコンピュータ１０
の外部に設けられたデバッグツール２０との間でデータ
を送受信するためのものである。ＳＩＯ４８とデバッグ
ツール２０との間は、ＴＸＤ／ＲＸＤ（データ送受信ラ
イン）で接続されている。

【００７３】トレース情報出力部１４とデバッグツール
２０との間は、ＤＳＴ［２：０］及びＤＰＣＯを出力す
るための４本のラインで接続されている。

【００７４】トレース情報出力部１４は、リアルタイム
トレース機能を実現するためのものであり、図３で説明
したＣＰＵの命令実行ステータス情報（ＤＳＴ［２：
０］）及びＰＣ絶対分岐が発生した際の分岐先のＰＣ
（プログラムカウンタ）値をトレース情報として専用４
端子を介して外部に出力する。

【００７５】以下ＤＳＴ［２：０］とＤＰＣＯを出力す
る構成について説明する。

【００７６】ＣＰＵ１２はＣＰＵの実行状態を表す信号
（ＢＲ−ＡＢＳ、ＢＲ−ＲＥＬ、ＩＲ−ＤＯＮＥ）をラ
イン７２に出力する。ＢＲ−ＡＢＳはＣＰＵがＰＣ絶対
分岐命令を実行した時に出力され、ＢＲ−ＲＥＬはＣＰ
ＵがＰＣ相対分岐命令を実行した時に出力され、ＩＲ−
ＤＯＮＥはＣＰＵが通常命令を実行した時に出力され
る。

【００７７】トレース情報出力部１４はライン７２から
ＣＰＵの実行状態を表す信号を受け取ると、当該信号に
基づきＤＳＴ［１：０］に対応するステータスを出力す
る。

【００７８】即ちＩＲ−ＤＯＮＥ信号を受け取った時
は、ＣＰＵが通常命令を実行したのでＤＳＴ［１：０］
＝００を出力する。ＢＲ−ＲＥＬ信号を受け取った時
は、ＣＰＵがＰＣ相対分岐命令を実行したのでＤＳＴ
［１：０］＝０１を出力する。ＢＲ−ＡＢＳ信号を受け
取った時は、ＣＰＵがＰＣ絶対分岐命令を実行したので
ＤＳＴ［１：０］＝１０を出力する。ＤＳＴ［２］を出
力する構成については後述する。このように、トレース
情報出力部１４がステータス情報出力手段として機能す
る。

【００７９】また、トレース情報出力部１４は、ＰＣ絶
対分岐命令の実行（ＢＲ−ＡＢＳ信号）に基づき、所定
のタイミングでライン７４を介して命令アドレス（飛び
先のプログラムカウンタの値）を内部のシフトレジスタ
５２に取り込んで、ＢＣＬＫに同期してシフトレジスタ
５２の値をＤＰＣＯからシリアルに出力する。

【００８０】デバッグツール２０は外部モニタ部６１、
トレース情報取得部２２、実行時間測定部２７を含み、
パーソナルコンピュータ等により実現されるホストシス
テム６６に接続される。

【００８１】トレース情報取得部２２は、３ビットのＤ
ＳＴ［２：０］と、分岐先のＰＣ（プログラムカウン
タ）値を表すＤＰＣＯを内部のトレース用メモリに格納
する。トレース範囲が指定されている場合には、その範
囲のＤＳＴ［２：０］とＤＰＣＯをトレース用メモリに
格納する。

【００８２】実行時間測定部２７は、指定された範囲の
実行時間の測定を行う。

【００８３】外部モニタ部６１は、ホストシステム６６
から入力されるデバッグコマンドをプリミティブコマン
ドに変換（分解）するための処理を行う。そして、外部
モニタ部６１が、プリミティブコマンドの実行を指示す
るデータをオンチップモニタ部４０に送信すると、オン
チップモニタ部４０が、指示されたプリミティブコマン
ドを実行するための処理を行うことになる。

【００８４】従って、トレース範囲又は実行時間の測定
範囲を指定したい場合、ユーザーはホストシステムから
ブレークアドレス設定用のコマンドを入力する。このブ
レークアドレス設定コマンドは、前記命令ブレークアド
レスレジスタへのライトコマンドに変換される。そし
て、オンチップモニタプログラムが、このプリミティブ
なライトコマンドを実行することで、命令ブレークアド
レスレジスタにトレース範囲又は実行時間の測定範囲の
スタートアドレス及びエンドアドレスが設定される。即
ち、オンチップモニタプログラム及び命令ブレークアド
レスレジスタが命令アドレス設定手段として機能する。

【００８５】３．ＤＳＴ［２］を出力する構成 図７はＤＳＴ［２］を出力するハードウエア構成の一例
である。

【００８６】ＣＰＵとＢＣＵはライン１７０、１７２、
１７４、１７６、１７８で接続されて、信号のハンドシ
ェイクを行っている。

【００８７】図８は前記信号のタイムチャートの略図で
ある。４１０はＣＰＵクロックである。

【００８８】ＣＰＵ１２はライン１７０を介してＢＣＵ
２６に命令のプリフェッチのリクエスト信号（ＣＰＵ−
ＩＲ−ＲＥＱ）を送信し（図８の４１２参照）、ライン
１７８を介してＢＣＵ２６にフェッチすべき命令アドレ
ス（ＩＡ）を送信する（図８の４１８参照）。ＣＰＵ−
ＩＲ−ＲＥＱ４１２を受けたＢＵＣ２６は当該信号を受
け付けた旨の信号（ＣＰＵ−ＩＲ−ＡＣＫ）をライン１
７２を介してＣＰＵ１２に送信する（図８の４１４参
照）。 そして、前記命令アドレス（ＩＡ）から読み出
した命令コード（ＩＲ−ＣＯＤＥ）をライン１７６を介
してＣＰＵに送信し（図８の４２０参照）、命令コード
送信した旨を示す信号（ＣＰＵ−ＩＲ−ＶＬＤ）をライ
ン１７４を介してＣＰＵに送信する（図８の４１６参
照）。

【００８９】ブレークアドレスレジスタ０（１８０）、
ブレークアドレスレジスタ１（１８２）、ブレークアド
レスレジスタ２（１８４）はトレース範囲や実行時間測
定範囲のスタートアドレス及びエンドアドレスを保持さ
れるためのレジスタである。本実施の形態では、前記オ
ンチップモニタプログラムによりブレークアドレスレジ
スタ２にエンドアドレスが、ブレークアドレスレジスタ
１にスタートアドレスが設定される。

【００９０】比較器０（１８１）、比較器１（１８
３）、比較器２（１８５）は、ライン１９８からくる命
令アドレス（ＩＡ）と、前記ブレークアドレスレジスタ
０、ブレークアドレスレジスタ１、ブレークアドレスレ
ジスタ２に保持されたアドレスとの比較を行う。

【００９１】比較器１及び比較器２の比較結果は４段
（８ビット）からなるＦＩＦＯ１８６に入力される。Ｆ
ＩＦＯ１８６はライトポインタＷＲ−ＰＴＲ１８８に基
づき比較結果が書き込まれ、リードポインタＲＤ−ＰＴ
Ｒ１９０に基づき比較結果を読み出され後段の検出信号
制御回路２０４に出力される。

【００９２】検出信号制御回路２０４は、フィリップフ
ロップ回路２０６、微分回路２０８、ＥＯＲ回路２１０
を含む。このような回路構成により、ブレークアドレス
レジスタ２にマッチの比較結果を受けて検出信号２０２
（ＤＳＴ［２］＝１）を出力した後は、ブレークアドレ
スレジスタ１にマッチするまで検出信号２０２（ＤＳＴ
［２］＝１）出力せず、ブレークアドレスレジスタ１に
マッチしたら検出信号２０２（ＤＳＴ［２］＝１）出力
するよう制御することができる。

【００９３】次にＦＩＦＯ１８６への比較結果の書き込
みと読み出のタイミングについて説明する。具体的には
ライトポインタＷＲ−ＰＴＲ１８８は、ＢＣＵが命令フ
ェッチリクエストを受け付けた時（前記ＣＰＵ−ＩＲ−
ＡＣＫ信号の出力されるタイミング）でインクリメント
され、インクリメントされたタイミングでライトポイン
タＷＲ−ＰＴＲ１８８の示す位置に前記比較結果を書き
込む。

【００９４】本実施の形態は前記前記ＣＰＵ−ＩＲ−Ａ
ＣＫ信号の出力タイミングと比較器１（比較器２）から
の比較結果を表す信号ＩＲ１−ＭＡＴＣＨ１９２（ＩＲ
２−ＭＡＴＣＨ１９４）が出力されるタイミングが同期
がとれるような構成を有しているからである（図８の４
２２参照）。また、前記ＣＰＵ−ＩＲ−ＡＣＫ信号が出
力されたということは、ＢＣＵがプリフェッチのリクエ
ストを受け付けたことが確定しているから、分岐命令が
実行されない限り確実に実行されるからである。

【００９５】またリードポインタＲＤ−ＰＴＲはライン
１９６からＣＰＵ１２が命令を実行した旨の信号（ＤＡ
Ｎ信号）が出力されるタイミングでインクリメントさ
れ、インクリメントされたタイミングでリードポインタ
ＲＤ−ＰＴＲの示す位置から前記比較結果を読み出す。

【００９６】このようなタイミングで書き込み及び読み
出しを行うのは、パイプライン処理に対応させるためで
ある。即ち、ＦＩＦＯ１８６への書き込みの段階では命
令がプリフェッチされた状態であり、ＣＰＵ１２が前記
ＤＡＮ信号を出力したときに実際の命令が終了するから
である。

【００９７】ここににおいて、ＣＰＵ１２が分岐命令を
実行すると、分岐命令以前にプリフェッチされた命令は
実行されない。このため、分岐命令以前にプリフェッチ
された命令との比較結果はリセットする必要がある。従
ってライン７２を介して、ＣＰＵ１２からＰＣ絶対分岐
命令が実行された旨の信号（図６で説明したＢＲ−ＡＢ
Ｓ）でＷＲ−ＰＴＲ１８８とＲＤ−ＰＴＲ１９０はリセ
ットされる。

【００９８】図９（Ａ）（Ｂ）は、分岐命令とリセット
の関係を説明するための図である。図９（Ａ）は分岐命
令実行前のＦＩＦＯの状態を表しており、図９（Ｂ）は
リセット後のＦＩＦＯの状態を表している。３８０にラ
イトポインタがある時、分岐命令が実行されたとする。
すると、プリフェッチ命令との比較結果３８２（斜線部
分）は実行されない命令との比較結果となる。

【００９９】従って、図９（Ｂ）に示すようにライトポ
インタＷＲ−ＰＴＲ、リードポインタＲＤ−ＰＴＲも初
期値にリセットされる。

【０１００】４．デバッグツールの構成例 図１０にデバッグツール２０の構成例を示す。

【０１０１】ＣＰＵ９０は、ＲＯＭ１０８に格納される
プログラムを実行したり、デバッグツール２０の全体の
制御を行うものである。送受信切替部９２は、データの
送信と受信とを切り替えるためのものである。クロック
制御部９４は、ＣＰＵ９０のＳＣＬＫ端子、アドレスア
ップカウンタ１００、トレース用メモリ２４に供給する
クロックを制御するものである。このクロック制御部９
４には、マイクロコンピュータ１０（ＳＩＯ４８）から
のＢＣＬＫが入力される。クロック制御部９４は周波数
検出回路９５、分周回路９６を含む。周波数検出回路９
５は、ＢＣＬＫが属する周波数範囲を検出して、その結
果を制御レジスタ９８に出力する。また分周回路９６で
の分周比は制御レジスタ９８により制御される。即ちＣ
ＰＵ９０により実行される外部モニタプログラム（外部
モニタＲＯＭ１１０に格納）が、制御レジスタ９８から
ＢＣＬＫの周波数範囲を読み出す。そして、外部モニタ
プログラムは、この周波数範囲に応じた最適な分周比を
決定し、この分周比を制御レジスタ９８に書き込む。そ
して、分周回路９６は、この分周比でＢＣＬＫを分周し
てＳＭＣ２を生成し、ＣＰＵ９０のＳＣＬＫ端子に出力
する。

【０１０２】アドレスアップカウンタ１００は、トレー
ス用メモリ２４のアドレスをカウントアップするための
ものである。セレクタ１０２は、ライン１２２（アドレ
スアップカウンタ１００が出力するアドレス）とライン
１２４（アドレスバス１２０からのアドレス）のいずれ
かを選択し、トレース用メモリ２４のアドレス端子にデ
ータを出力する。マイクロコンピュータがデバッグモー
ド時（オンチップデバッグプログラム実行時）にはライ
ン１２４が選択され、ユーザーモード時（ユーザープロ
グラム実行時）にはライン１２２が選択される。

【０１０３】またセレクタ１０６は、ライン１２６（図
６のトレース情報出力部１４の出力であるＤＳＴ［２：
０］、ＤＰＣＯ）とライン１２８（データバス１１８）
のいずれかを選択し、トレース用メモリ２４のデータ端
子にデータを出力したり、データ端子からデータを取り
出す。

【０１０４】アドレスアップカウンタ１００、トレース
用メモリ２４、セレクタ１０２、セレクタ１０６はトレ
ース情報取得部２２として機能する。

【０１０５】実行時間測定回路１４０は、分周回路１４
２と実行時間保持用のレジスタ１４３〜１４５を含み、
実行時間測定部として機能する。分周回路１４２は、実
時間を１０μ、１μ、５０ｎｓにそれぞれ分周する。そ
してライン１２６（図６のトレース情報出力部１４の出
力であるＤＳＴ［２：０］、ＤＰＣＯ）からの情報に基
づき、実行時間の測定の開始及び終了のタイミングを判
断し、測定した実行時間の積算値を前記レジスタ１４３
〜１４５保持する。具体的にはＤＳＴ［２］に奇数番目
に１がきたら実行時間の測定を開始し、偶数番目に１が
きたら測定を中断する動作を繰り替えして、測定時間を
積算する。

【０１０６】ＲＯＭ１０８は外部モニタＲＯＭ１１０
（図６の外部モニタ部６１に相当）を含み、外部モニタ
ＲＯＭ１１０には、外部モニタプログラムが格納され
る。この外部モニタプログラムは、デバッグコマンドを
プリミティブコマンドに変換するための処理を行う。Ｒ
ＡＭ１１２は、ＣＰＵ９０のワーク領域となるものであ
る。

【０１０７】ＲＳ２３２Ｃインターフェース１１４、パ
ラレルインターフェース１１６は、図６のホストシステ
ム６６とのインターフェースとなるものであり、ホスト
システム６６からのデバッグコマンドはこれらのインタ
ーフェースを介してＣＰＵ９０に入力されることにな
る。クロック生成部１１８は、ＣＰＵ９０を動作させる
クロックなどを生成するものである。

【０１０８】次に本実施形態でのリアルタイムトレース
処理について簡単に説明する。本実施形態では、図６の
ＣＰＵ１２の命令実行のステータスを表す３ビットのＤ
ＳＴ[２：０］と、分岐先のＰＣ値を表すＤＰＣＯをト
レース用メモリ２４に蓄える。そして、トレース用メモ
リ２４に蓄えられたデータとユーザプログラムのソース
コードとに基づいて逆アセンブルし、プログラムのトレ
ースデータを合成する。このようにすることで、マイク
ロコンピュータ１０とデバッグツール２０との間の接続
ラインの本数を少なくしながら、リアルタイムトレース
機能を実現することが可能になる。

【０１０９】マイクロコンピュータがユーザモード時
（ユーザープログラム実行時）においては、ライン１２
２が選択され、セレクタ１０２を介してアドレスアップ
カウンタ１００の出力がトレース用メモリ２４のアドレ
ス端子に入力される。またマイクロコンピュータがユー
ザモード時には、ライン１２６が選択され、セレクタ１
０６を介してＤＳＴ［２：０］、ＤＰＣＯがトレースメ
モリ１０４のデータ端子に入力される。ここでアドレス
アップカウンタ１００には、まず最初に、データバス１
１８、アドレスバス１２０を用いてＣＰＵ９０により図
１１（Ａ）に示すようなスタートアドレスが設定され
る。またアドレスアップカウンタ１００のＳＴ／ＳＰ
（開始／停止）端子には、トレース範囲を特定するＤＳ
Ｔ［２］のラインが接続される。そして図１１（Ｂ）に
示すように、ＤＳＴ［２］のラインに第１のパルス３９
０が入力されると、アドレスアップカウンタ１００のア
ドレスアップカウントが開始する。そして、ＤＳＴ
［２］のラインに第２のパルス３９２が入力されると、
アドレスアップカウンタ１００のアドレスアップカウン
トが停止し、トレース動作が停止する。このようにし
て、所望のトレース範囲でのデータ（ＤＳＴ［２：
０］、ＤＰＣＯ）をトレース用メモリ２４に蓄えること
が可能になる。

【０１１０】一方、ユーザプログラム実行モードからデ
バッグモードに移行すると、ライン１２４が選択され、
セレクタ１０２を介してアドレスバス１２０からのアド
レスがトレース用メモリ２４のアドレス端子に入力され
る。またライン１２８が選択され、セレクタ１０６を介
してトレース用メモリ２４からのデータがデータバス１
１８に出力される。これにより、トレース用メモリ２４
に蓄えられたデータ（ＤＳＴ［２：０］、ＤＰＣＯ）
を、デバッグモード時にＣＰＵ９０（メインモニタプロ
グラム）が読み出すことが可能になる。そして、読み出
されたデータとユーザープログラムのソースコードとに
基づいて、トレースデータを合成することが可能にな
る。

【０１１１】なお、トレース用メモリ２４に蓄えられた
データをホストシステムに送信して、ホストシステムで
トレース合成を行うようにしてもよい。

【０１１２】６．電子機器 次に、以上の本実施形態のマイクロコンピュータを含む
電子機器に関して説明する。

【０１１３】例えば図１２（Ａ）に電子機器の１つであ
るカーナビゲーションシステムの内部ブロック図を示
し、図１３（Ａ）にその外観図を示す。カーナビゲーシ
ョンシステムの操作はリモコン５１０を用いて行われ、
ＧＰＳやジャイロからの情報に基づいて位置検出部５２
０が車の位置を検出する。地図などの情報はＣＤＲＯＭ
５３０（情報記憶媒体）に格納されている。画像メモリ
５４０は画像処理の際の作業領域になるメモリであり、
生成された画像は画像出力部５５０を用いて運転者に表
示される。マイクロコンピュータ５００は、リモコン５
１０、位置検出部５２０、ＣＤＲＯＭ５３０などのデー
タ入力源からデータを入力し、種々の処理を行い、処理
後のデータを画像出力部５５０などの出力装置を用いて
出力する。

【０１１４】図１２（Ｂ）に電子機器の１つであるゲー
ム装置の内部ブロック図を示し、図１３（Ｂ）にその外
観図を示す。このゲーム装置では、ゲームコントローラ
５６０からのプレーヤの操作情報、ＣＤＲＯＭ５７０か
らのゲームプログラム、ＩＣカード５８０からのプレー
ヤ情報等に基づいて、画像メモリ５９０を作業領域とし
てゲーム画像やゲーム音を生成し、画像出力部６１０、
音出力部６００を用いて出力する。

【０１１５】図１２（Ｃ）に電子機器の１つであるプリ
ンタの内部ブロック図を示し、図１３（Ｃ）にその外観
図を示す。このプリンタでは、操作パネル６２０からの
操作情報、コードメモリ６３０及びフォントメモリ６４
０から文字情報に基づいて、ビットマップメモリ６５０
を作業領域として、印刷画像を生成し、プリント出力部
６６０を用いて出力する。またプリンタの状態やモード
を表示パネル６７０を用いてユーザに伝える。

【０１１６】本実施形態のマイクロコンピュータ又はデ
バッグシステムによれば、図１２（Ａ）〜図１３（Ｃ）
の電子機器を動作させるユーザプログラムの開発の容易
化、開発期間の短縮化を図れるようになる。またマイク
ロコンピュータが実動作する環境と同じ環境で、ユーザ
プログラムのデバッグ作業を行うことができるため、電
子機器の信頼性を高めることができる。また電子機器に
組み込まれるマイクロコンピュータのハードウェアを小
規模化、低コスト化できるため、電子機器の低コスト化
も図れるようになる。更に少ない専用端子で指定された
範囲のリアルタイムトレースや実行時間の測定を行うこ
とができるためデバッグ効率の向上を図るとともに、マ
イクロコンピュータ上でユーザーが使用する端子を最大
限に確保することが可能になる。

【０１１７】なお本実施形態のマイクロコンピュータを
適用できる電子機器としては、上記以外にも例えば、携
帯電話（セルラーフォン）、ＰＨＳ、ページャ、オーデ
ィオ機器、電子手帳、電子卓上計算機、ＰＯＳ端末、タ
ッチパネルを備えた装置、プロジェクタ、ワードプロセ
ッサ、パーソナルコンピュータ、テレビ、ビューファイ
ンダ型又はモニタ直視型のビデオテープレコーダなど種
々のものを考えることができる。

【０１１８】なお、本発明は本実施形態に限定されず、
本発明の要旨の範囲内で種々の変形実施が可能である。

【０１１９】例えば本発明の１本の端子で範囲指定を行
える構成は本実施形態で説明したものが特に望ましい
が、これに限定されるものではない。

【０１２０】また本実施の形態では指定されるブレーク
ポイントが２つの場合を例にとり説明したが、３つ以上
ある場合でもよい。

【０１２１】またマイクロコンピュータやデバッグツー
ルの構成も本実施形態で説明したものに限定されず、種
々の変形実施が可能である。

【０１２２】

【図面の簡単な説明】

【図１】ＣＰＵ置き換え型のＩＣＥの例を示す図であ
る。

【図２】本実施形態の特徴について説明するための図で
ある。

【図３】ＤＳＴ［２：０］の出力値とＣＰＵの命令実行
状態の関係を表した図である。

【図４】図４（Ａ）（Ｂ）（Ｃ）は、本実施の形態にお
ける命令ブレークにマッチした場合のＤＳＴ［２：０］
の出力を説明するための図である。

【図５】ＤＳＴ［２］とトレース範囲の関係を示す図で
ある。

【図６】本実施形態のマイクロコンピュータ、デバッグ
システムの構成例を示す機能ブロック図である。

【図７】ＤＳＴ［２］を出力するハードウエア構成の一
例である。

【図８】ＣＰＵとＢＣＵ間の信号のタイムチャートの略
図である。

【図９】図９（Ａ）（Ｂ）は、分岐命令とＦＩＦＯのリ
セットの関係を説明するための図である。

【図１０】デバッグツールの構成例を示す機能ブロック
図である。

【図１１】図１１（Ａ）（Ｂ）はリアルタイムトレース
について説明するための図である。

【図１２】図１２（Ａ）（Ｂ）（Ｃ）は、種々の電子機
器の内部ブロック図の例である。

【図１３】図１３（Ａ）（Ｂ）（Ｃ）は、種々の電子機
器の外観図の例である。

【符号の説明】

１０ マイクロコンピュータ １２ ＣＰＵ（中央処理ユニット） １３ 内部レジスタ １４ トレース情報出力部 １６ 検出信号出力部 １８ 命令アドレス設定部 ２０ デバッグツール ２２ トレース情報取得部 ２４ トレース用メモリ ２６ ＢＣＵ（バス制御ユニット） ２７ 実行時間測定部 ２８ 内部メモリ ３０ クロック生成部 ３１ バス ３２ バス ３３ 外部バス ３４ 内部バス ３６ 外部メモリ ４０ オンチップモニタ部（第１のモニタ手段） ４２ オンチップモニタＲＯＭ ４４ オンチップモニタＲＡＭ ４６ 制御レジスタ ４８ ＳＩＯ ５２ シフトレジスタ ６１ 外部モニタ部（第２のモニタ手段） ６６ ホストシステム ９０ ＣＰＵ ９２ 送受信切替部 ９４ クロック制御部 ９５ 周波数検出部 ９６ 分周回路 ９８ 制御レジスタ １００ アドレスアップカウンタ １０２ セレクタ １０６ セレクタ １０８ ＲＯＭ １１０ 外部モニタＲＯＭ １１２ ＲＡＭ １１４ ＲＳ２３２Ｃインターフェース １１６ パラレルインターフェース １１８ クロック生成部 １４０ 実行時間測定回路 １４２ 分周回路 １４３ レジスタ １４４ レジスタ １４５ レジスタ １８０ ブレークアドレスレジスタ０ １８１ 比較器０ １８２ ブレークアドレスレジスタ１ １８３ 比較器１ １８４ ブレークアドレスレジスタ２ １８５ 比較器２ １８６ ＦＩＦＯ ２０４ 検出信号制御回路

Claims (12)

【特許請求の範囲】
1. 【請求項１】 リアルタイムトレース機能を有するマイ
   クロコンピュータであって、 命令の実行処理を行う中央処理ユニットと、 前記中央処理ユニットで実行されるプログラムの複数の
   命令の実行を検出するための命令アドレスを設定する命
   令アドレス設定手段と、 前記複数の命令の実行を検出した場合、検出信号を１本
   の検出信号出力端子を介して外部に出力する検出信号出
   力手段とを含むことを特徴とするマイクロコンピュー
   タ。
2. 【請求項２】 請求項２において、 前記複数の命令は第一の命令及び第二の命令を含み、 前記検出信号出力手段は、 前記第一の命令が実行されて検出信号が出力された後
   に、続けて第一の命令が実行された場合には検出信号の
   出力を省略し、第二の命令が実行された場合にのみ検出
   信号を出力することを特徴とするマイクロコンピュー
   タ。
3. 【請求項３】 請求項１又は２のいずれかにおいて、 リアルタイムトレースに必要な前記中央処理ユニットの
   命令実行のステータス情報をステータス情報出力端子に
   出力するステータス情報出力手段を含み、前記ステータ
   ス情報出力用端子の１つを前記検出信号出力端子と共用
   することを特徴とするマイクロコンピュータ。
4. 【請求項４】 請求項１から３のいずれかにおいて、 前記命令アドレス設定手段が設定するアドレスは、プロ
   グラムのトレース範囲を特定するためのスタートアドレ
   スとエンドアドレスを含むことを特徴とするマイクロコ
   ンピュータ。
5. 【請求項５】 請求項３又は４のいずれかにおいて、 ステータス情報出力手段は、 トレースに必要なステータス情報として、通常命令実
   行、相対分岐命令実行、絶対分岐命令実行、通常命令実
   行時に前記命令アドレスにマッチ、相対分岐命令実時に
   前記命令アドレスにマッチ、絶対分岐命令実時に前記命
   令アドレスにマッチの状態を表すことのできる情報を含
   むことを特徴とするマイクロコンピュータ。
6. 【請求項６】 請求項１から５のいずれかにおいて、 前記命令アドレス設定手段が設定するアドレスは、プロ
   グラムの実行時間測定範囲を特定するためのスタートア
   ドレスとエンドアドレスを含むことを特徴とするマイク
   ロコンピュータ。
7. 【請求項７】 請求項１〜６のいずれかにおいて、 前記命令アドレス設定手段は、 複数の命令の実行を検出するための命令アドレス情報を
   保持する複数のレジスタを含み、 前記検出信号出力手段は、 前記中央処理ユニットの命令実行のために先読みされた
   命令アドレスと前記複数のレジスタに保持されたアドレ
   スとの比較結果を前記先読みされた命令アドレスの命令
   が実行されるまで保持し、前記先読みされた命令アドレ
   スの命令が実行された場合に前記保持された比較結果に
   基づき検出信号を出力する手段と、前記実行された命令
   が分岐命令であった場合には、当該分岐命令実行以前に
   先読みされた命令との比較結果を無効にする手段と、 を含むことを特徴とするマイクロコンピュータ。
8. 【請求項８】 請求項７において、 前記レジスタは、 プログラムの所与の範囲を特定するためのスタートアド
   レス及びエンドアドレスを保持する少なくとも２つのレ
   ジスタを含み、 検出信号出力手段は、 前記中央処理ユニットが命令実行のために先読みした命
   令アドレスと前記スタートアドレス及びエンドアドレス
   との比較を行う第一の比較手段及び第二の比較手段と、 前記第一の比較手段及び第二の比較手段の比較結果を複
   数回分保持できる比較結果保持部と、 前記比較結果保持部に保持された前記比較結果を、前記
   先読みした命令が実行されたタイミングで読み出す手段
   と、 実行された命令が分岐命令であった場合、前記比較結果
   保持部に保持されている比較結果をリセットする手段
   と、 前記比較結果保持部から読み出された比較結果に基づ
   き、所定の順番で前記第一のレジスタ及び第二のレジス
   タに保持された実行アドレスが実行された場合に検出信
   号を出力する論理回路とを含むことを特徴とするマイク
   ロコンピュータ。
9. 【請求項９】 請求項１乃至６のいずれかのマイクロコ
   ンピュータと、 前記マイクロコンピュータの処理対象となるデータの入
   力源と、 前記マイクロコンピュータにより処理されたデータを出
   力するための出力装置とを含むことを特徴とする電子機
   器。
10. 【請求項１０】 マイクロコンピュータを含むターゲッ
    トシステムのためのデバッグシステムであって、 命令の実行処理を行う中央処理ユニットと、 前記中央処理ユニットで実行されるプログラムの複数の
    命令の実行を検出するための命令アドレスを設定する命
    令アドレス設定手段と、 前記複数の命令の実行を検出した場合、検出信号を１本
    の検出信号出力端子を介して外部に出力する検出信号出
    力手段とを含むマイクロコンピュータと、 前記マイクロコンピュータから前記検出信号を受信し、
    前記検出信号に基づきトレース情報の取得開始及び終了
    の制御を行いトレース情報を取得するトレース情報取得
    手段とを含むことを特徴とするデバッグシステム。
11. 【請求項１１】 マイクロコンピュータを含むターゲッ
    トシステムのためのデバッグシステムであって、 命令の実行処理を行う中央処理ユニットと、 前記中央処理ユニットで実行されるプログラムの複数の
    命令の実行を検出するための命令アドレスを設定する命
    令アドレス設定手段と、 前記複数の命令の実行を検出した場合、検出信号を１本
    の検出信号出力端子を介して外部に出力する検出信号出
    力手段とを含むマイクロコンピュータと、 前記マイクロコンピュータから前記検出信号を受信し、
    前記検出信号に基づきプログラム実行時間の測定の開始
    及び終了の制御を行い実行時間を測定する実行時間測定
    手段とを含むことを特徴とするデバッグシステム。
12. 【請求項１２】 請求項１０又は１１において、 前記複数の命令は第一の命令及び第二の命令を含み、 前記検出信号出力手段は、 前記第一の命令が実行されて検出信号が出力された後
    に、続けて第一の命令が実行された場合には検出信号の
    出力を省略し、第二の命令が実行された場合にのみ検出
    信号を出力することを特徴とするデバッグシステム。