JPH0528002A - マイクロプロセツサ - Google Patents

Abstract

(57)【要約】 【目的】内蔵命令キャッシュを使用した状態で、命令実
行状況のリアルタイム・トレースをサポートするマイク
ロプロセッサにより、キャッシュ・メモリを内蔵したマ
イクロプロセッサのプログラムおよびシステムのデバッ
グを容易にする。 【構成】分岐命令の分岐方向を検出して表示する分岐方
向検出手段１１１、命令処理の実行開始を検出して命令
実行開始検出手段１１２、分岐先を静的に計算できない
イベントの発生を検出する動的分岐検出手段１１３を持
つ。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、命令コードあるいはメ
モリ・オペランドをキャッシングするキャッシュ・メモ
リを内蔵したマイクロプロセッサに関し、特にキャッシ
ュ・メモリを内蔵したマイクロプロセッサのシステム開
発あるいはプログラム開発におけるデバッグに関する。

【０００２】

【従来の技術】マイクロプロセッサのプログラム開発
時、あるいはシステム開発時におけるデバッグの方法と
しては大別して以下のようなものがある。 １．トレース：プログラムの実行位置を示す情報、ある
いはメモリ・オペランドのアクセスに関する情報を収集
し、これを組み立てることにより命令実行あるいはオペ
ランド・アクセスの順序を知る。前記情報は、一般にマ
イクロプロセッサの外部端子で観測可能なバス・サイク
ルのアドレス、データ、およびステータス等から構成す
ることができる。

【０００３】一般に上記情報は、マイクロプロセッサの
外部で収集することができるので、マイクロプロセッサ
に特別な機能がなくてもトレース機能は実現できる。ま
た、デバッグの対象となるプログラムの実行に対して、
割込み／例外を発生させて中断したり、バス・サイクル
を待合せしたりする必要がないので、デバッグ状態／非
デバッグ状態でタイミングが変わらないという利点があ
る。

【０００４】一方、デバッグ対象のプログラムに対し
て、特定の状況を検出して中断しないため、プログラム
の状態を単に観測するだけの受動的な方法である。 ２．トラップ：あらかじめ設定した特定の位置（アドレ
ス）の命令コードあるいはメモリ・オペランドのアクセ
スがあったことでデバッグ・プログラム（以下デバッガ
と称する）に制御を移し、さらに詳細なデバッグを進め
る。

【０００５】トレースとは異なり、必要な時点でデバッ
ガに制御を移し、デバッグを進めることができる利点を
持つ。ただし、設定したアドレスに対し正確に（例えば
設定したアドレスを持つ命令コードを実行した直後に／
実行する直前に）割込み／例外を発生し、デバッガに制
御を移すためのハードウェア的な機構（一般にトラップ
割込みと呼ばれる）を持つことが要求される。

【０００６】また、１）プログラムの正確な実行順序を
知っておく必要がある、２）予定どおりのトラップがか
けられなければ（例えばトラップよりも前にプログラム
が暴走するような場合）プログラム実行を中断できな
い、などの欠点を持つ。 ３．シングル・ステップ：１命令を実行する毎にデバッ
ガに制御を移し、マイクロプロセッサの内部状態（汎用
レジスタ、プロセッサ・ステータス・ワード：ＰＳＷ、
プログラム・カウンタ：ＰＣなど）を表示したり、一部
分の内容を変更しながら、プログラムの実行を進める。

【０００７】マイクロプロセッサの内部状態を命令実行
毎に把握できるため、極めて詳細にプログラムの実行経
過を把握することができる。一方、マイクロプロセッサ
自体に１命令を実行した時点で割込み／例外を発生し、
デバッガに制御を移すためのハードウェア的な機構（一
般にシングル・ステップ割込みと呼ばれる）を持つこと
が要求され、どのマイクロプロセッサでも実現可能なわ
けではない。また、１命令毎にデバッガに制御が移るた
め、デバッグ対象のプログラムに対し、１）実行効率が
悪い、２）タイミング・クリチカルな処理（例としてタ
イマ・ルーチンなどが挙げられる）はデバッグできな
い、３）内部動作タイミングがデバッグ／非デバッグ時
で全く異なる、等の欠点もある。

【０００８】以上に述べたように各デバッグ方法には、
それぞれの利点と欠点があるため、一般には次のように
組み合わせて使用する。

【０００９】１．トレース機能により実際にどのような
順序で命令が実行されているかを知る。

【００１０】２．トラップ機能により問題が発生してい
る付近でデバッガに制御を移す。

【００１１】３．シングル・ステップ機能により１命令
づつ丹念に命令の実行状況を追う。

【００１２】このように、トレース機能は効率的なプロ
グラムおよびシステムのデバッグを行う上で必須の機能
である。

【００１３】以下では、トレース機能の実現方法につい
て図面を参照して説明する。

【００１４】図６は、従来のキャッシュ・メモリを内蔵
したマイクロプロセッサの構成を示している。また図７
は、トレース機能を実現するための一般的なシステム構
成を示している。

【００１５】はじめに図６，７を参照して内蔵キャッシ
ュを使用しない場合のマイクロプロセッサの動作、およ
びトレース・システムの動作について簡単に説明する。
内蔵キャッシュを使用しない場合の動作については後述
する。

【００１６】はじめに図６を用いて、内蔵キャッシュを
使用しない場合のマイクロプロセッサの内部動作につい
て説明する。実行ユニット６０１は、次に実行する命令
のアドレスを生成して内部アドレスを介してバスサイク
ル制御ユニット６０４に供給する。バスサイクル制御ユ
ニット６０４は、実行するバスサイクルが命令フェッチ
・サイクルであることを示すステータス信号をステータ
ス端子ＳＴに、フェッチする命令のアドレスをアドレス
端子ＡＢにそれぞれ出力し、データ端子ＤＢに返された
命令コードを読み込んで命令デコード６０２に転送す
る。命令デコード６０２は与えられた命令コードをデコ
ードし、制御信号を生成して実行ユニット６０１に供給
する。実行ユニット６０１は与えられた制御信号に従っ
てそれぞれの命令に応じた処理を実行する。

【００１７】それでは、上述したマイクロプロセッサの
命令実行をトレースする場合のトレース動作について図
７を参照して簡単に説明する。

【００１８】マイクロプロセッサ７０１は、内蔵命令キ
ャッシュを使用しないため、命令をフェッチする場合に
は常に命令フェッチ・サイクルを起動して、命令コード
をメモリより読みだしてくる必要がある。命令フェッチ
要求が生じると、マイクロプロセッサ７０１は命令フェ
ッチ・サイクルを起動して、ステータス信号およびフェ
ッチする命令のアドレスをそれぞれ出力する。この命令
フェッチ・サイクルに応答してメモリ７０２が返す命令
コードを、データバスを介して内部に読み込んで、命令
コードに対応する命令を実行する。ところで、トレース
・システム上のトレース・アナラザイラ７０３は、ステ
ータス信号を監視することによりこの命令フェッチ・サ
イクルの発生を検出し、ストローブ信号７１１を発生さ
せて命令フェッチ・サイクル中にアドレスバス上に出力
されている命令アドレスを、トレース・メモリ７０４に
取り込んで記録する。このようにして、マイクロプロセ
ッサ７０１が実行する命令のアドレスをすべてトレース
・メモリ７０４に記録することにより命令トレースを作
成する。

【００１９】

【発明が解決しようとする課題】さて、図６に戻って内
蔵命令キャッシュを使用する場合のマイクロプロセッサ
の動作について考えてみる。

【００２０】まず、実行ユニット６０１は、次に実行す
る命令のアドレスを生成して内部アドレスバスを介して
命令キャッシュ６０３に供給する。

【００２１】命令キャッシュ６０３に該当する命令が登
録されている場合（以下「ヒット」と言う）、命令キャ
ッシュ６０３は直ちに命令コードを命令デコーダ６０２
に供給する。命令デコーダ６０２に命令コードが供給さ
れて以降の動作は、前述した内蔵命令キャッシュを使用
しない場合の動作と同様である。

【００２２】一方、該当する命令が命令キャッシュ６０
３に登録されていない場合（以下「ミスヒット」と言
う）、命令キャッシュ６０３はバスサイクル制御ユニッ
ト６０４に、ミスヒットした命令のメモリからのフェッ
チと、命令キャッシュ６０３への登録を要求する。バス
サイクル制御ユニット６０４はリプレース・サイクルを
起動して、アドレスおよびステータスを各端子に出力
し、ミスヒットした命令コードをデータ端子から読み込
んで命令キャッシュ６０３に登録するとともに命令デコ
ーダ６０２に供給する。命令デコーダ６０２に命令コー
ドが供給されて以降の動作は、前述した内蔵命令キャッ
シュを使用しない場合の動作と同様である。

【００２３】したがって、マイクロプロセッサ内部の命
令処理が進行しても、命令キャッシュがヒットしている
場合には、命令処理の進行を示す情報が外部に出力され
ないため、外部信号を観測することによってマイクロプ
ロセッサの命令処理の進行状況を知ることはできない。
したがって、図７に示すような構成のトレース・システ
ムでは、マイクロプロセッサの動作をトレースすること
は不可能となる。

【００２４】この問題を解決するために、トレース時に
は命令キャッシュの機能を不活性にして、すべての命令
フェッチを外部から観測す可能にして、トレース機能を
実現する方法が考えられる。しかしながら、この場合ト
レース時と実動作時のマイクロプロセッサの動作が異な
ってしまうため、正確なデバッグができなくなるという
欠点がある。

【００２５】

【課題を解決するための手段】本発明は、キャッシュ・
メモリを内蔵したマイクロプロセッサにおいて、命令の
実行開始を外部に通知する手段と、分岐命令の分岐方向
を外部に通知する手段と、プログラムの流れをあらかじ
め静的に計算できない場合に割り込みを発生する手段と
を有している。

【００２６】

【実施例】以下、図面により詳述する。

【００２７】図１は本発明を利用したマイクロプロセッ
サの構成を示している。図中では簡単のため本発明に関
連するブロックのみ示し、それ以外は省略してある。

【００２８】１０１は命令処理の実行ユニット、１０２
は命令デコーダ、１０３は命令キャッシュ、１０４はバ
ス制御ユニットである。これらのユニットは、内部アド
レスバスおよび内部データバスを介して接続されてい
る。実行ユニット１０１は、その内部に分岐命令の分岐
方向を検出する分岐方向検出手段１１１、各命令の実行
開始を検出する命令実行開始検出手段１１２、プログラ
ムの流れがあらかじめ静的に計算できないイベント（た
とえば、レジスタ間接分岐命令の実行、例外の発生によ
る例外処理プログラムへの分岐等）の発生を検出する手
段１１３（以下「動的分岐検出手段」と呼ぶ）を内蔵し
ている。

【００２９】まず、本マイクロプロセッサの動作を説明
する。

【００３０】実行ユニット１０１は、次に実行すべき命
令を決定しそのアドレスを内部アドレスを介して命令キ
ャッシュ１０３に与える。命令キャッシュ１０３がヒッ
した場合、命令キャッシュ１０３は直ちに命令コードを
命令デコーダ１０２に供給する。命令デコーダ１０２は
命令コードをデコードして制御信号を生成し、実行ユニ
ット１０１に供給する。実行ユニット１０１は命令デコ
ーダ１０２から供給された制御信号にしたがって各種の
処理を実行する。

【００３１】ところで、前述した一連の命令処理動作実
行中に、実行ユニット１０１に内蔵される命令実行開始
検出手段１１２、分岐方向検出手段１１１、動的分岐検
出手段１１３は、以下の動作を行う。

【００３２】まず、命令実行開始検出手段１１２は、実
行ユニット１０１による新たな命令の実行開始を検出す
る毎に、命令ステップ端子１２２に命令ステップ信号Ｉ
ＳＴＥＰを出力する。

【００３３】また、分岐方向検出手段１１１は、実行す
る命令が分岐命令の場合にその分岐方向（分岐の成立ま
たは不成立）を検出して分岐成立／分岐不成立を示す信
号ＢＤＩＲを分岐方向表示端子１２１に出力する。

【００３４】一方、動的分岐検出手段１１３は、分岐先
を静的に計算できない分岐（レジスタ間接分岐や例外処
理プログラムへの分岐）の発生を検出すると、トレース
・トラップ割り込み処理を起動する。トレース・トラッ
プ割り込み処理は、通常の割り込み要求と同様に、現在
のプログラム・カウンタ（ＰＣ）、およびプログラム・
ステータス・ワード（ＰＳＷ）の内容を退避するととも
に、あらかじめ定められたアドレスに分岐して、トレー
ス・トラップ処理プログラムへと制御を移す。

【００３５】以下では、本実施例の構成を持つマイクロ
プロセッサを用いて構成したトレース・システムの動作
について説明する。

【００３６】図２は、図１の構成を持つマイクロプロセ
ッサを使用して、キャッシュ・メモリを内蔵するマイク
ロプロセッサのトレースを実現するシステムの構成を示
すものである。

【００３７】２０１は本実施例の構成を持つマイクロプ
ロセッサ、２０２はメモリ、２０３はトレース処理を行
うトレース・アナライザ、２０４はトレース結果を格納
するメモリである。マイクロプロセッサ２０１、メモリ
２０２、トレース・アナライザ２０３、メモリ２０４は
データバス、アドレスバス、ステータス信号によりそれ
ぞれ接続されている。また、マイクロプロセッサ２０１
の出力する分岐方向表示信号２１１および命令ステップ
信号２１２は、トレース・アナライザ２０３に入力され
る。

【００３８】トレース・アナライザ２０３は、マイクロ
プロセッサ２０１のプログラムを静的に解析する能力を
持つ。メモリ２０２上に格納されているマイクロプロセ
ッサ２０１の実行プログラムを解析して、命令処理の流
れ、（フロー）を抽出し、静的な命令処理の流れを再構
成することができる。

【００３９】それでは、図２に示すトレース・システム
の動作について簡単に説明する。

【００４０】まず、命令コードのトレースを開始する準
備として、トレース・アナライザ２０３は、メモリ２０
２に格納された実行プログラムを読み出して解析し、実
行プログラム中の分岐命令アドレス、分岐先のアドレス
等トレースに必要となる情報を生成し、その内部に保持
する。

【００４１】マイクロプロセッサ２０１が実行プログラ
ム処理を開始すると、トレース・アナライザ２０３は、
アドレスバスおよびステータスを監視して、マイクロプ
ロセッサ２０１のリプレース・バスサイクルを観測する
ことにより、実行プログラムのエントリ・ポイントを決
定して、メモリ２０４にそのアドレスをトレース結果と
して書き込む。

【００４２】リプレース・バスサイクルが終了して、マ
イクロプロセッサ２０１が内部命令キャッシュにキャッ
シングした命令の実行を開始すると、マイクロプロセッ
サ２０１は、前述したようにその内部の実行ユニットに
おける各命令の実行開始を表示する命令ステップ信号２
１２を出力しながら、内部命令キャッシュにキャッシン
グされた命令を実行していく。

【００４３】トレース・アナライザ２０３は、命令ステ
ップ信号２１２を検出する毎に、内部に保持している命
令処理フローの解析結果を参照して命令を１ステップづ
つ追跡し、追跡した各命令のアドレスをメモリ２０４に
トレース結果として追加する。

【００４４】以上のようにして、マイクロプロセッサ２
０１の命令キャッシュにキャッシングされている命令の
実行経過を含めてトレースすることができる。

【００４５】次に、内蔵命令キャッシュにキャッシング
された命令列の中に条件分岐命令がある場合について考
える。条件分岐命令の場合は、たとえ分岐先があらかじ
め静的に計算できる場合であっても、命令フローが分岐
成立／不成立の２つのいずれに進むかが判定できないた
め、前述の命令ステップ信号２１２のみでは内蔵命令キ
ャッシュにキャッシングされた命令をトレースすること
は不可能である。

【００４６】しかしながら、本実施例のトレース・シス
テムにおいては、マイクロプロセッサ２０１は分岐方向
表示信号２１１を有しており、実行中の分岐命令の分岐
方向を外部に表示する手段を持っている。

【００４７】したがって、トレース・アナライザ２０３
は、マイクロプロセッサ２０１が条件分岐命令実行時に
出力する分岐方向表示信号２１１を参照することで動的
に決定される分岐方向を検出することができるため、キ
ャッシングされている条件分岐命令の処理を追跡するこ
とが可能となる。

【００４８】最後に、分岐先があらかじめ静的に計算で
きないような分岐の場合について考える。ここでは、分
岐先があらかじめ静的に計算できない分岐を発生させる
例として、レジスタ間接分岐命令の実行について考えて
みるにとにする。

【００４９】レジスタ間接分岐命令は、命令で指定され
たレジスタの値を分岐先アドレスとして分岐する命令で
ある。分岐先アドレスとなるレジスタの値は、通常実行
時に計算されるため、プログラムの静的な解析であらか
じめ計算することができない。したがって、レジスタ間
接分岐命令が内蔵キャッシュにキャッシングされている
場合には、トレースを継続することは不可能である。

【００５０】ここでは、マイクロプロセッサ２０１が、
図３に示すようなレジスタ間接分岐命令を含む実行プロ
グラムを実行する場合を例として、本実施例の構成を持
つマイクロプロセッサを利してどのようにトレースが行
なわれるかを説明することにする。

【００５１】いま、内蔵命令キャッシュに図３に示す実
行プログラムをすべてにキャッシングしていると仮定す
る。キャッシングされた実行プログラムの命令処理実行
経過は、前述したようにマイクロプロセッサ２０１が出
力する命令ステップ信号２１２を利用して、トレース・
アナライザ２０３はキャッシングされた実行プログラム
のトレースを実行している。ここで、マイクロプロセッ
サ２０１がレジスタ間接分命令を実行すると、マイクロ
プロセッサ２０１に内蔵されている、図１の１１３にあ
たる動的分岐検出手段がこれを検出して、マイクロプロ
セッサ２０１はトレース・トラップを発生させてその制
御をトレース・トラップ処理プログラムに移す。レジス
タ間接分岐の分岐先アドレス（すなわち指定されたレジ
スタの値）はこの時すでに確定しているため、マイクロ
プロセッサ２０１はトレース・トラップ処理プログラム
中で分岐先アドレスを格納しているレジスタの値をデー
タバスにタンプする等して、レジスタ間接分岐の分岐先
アドレスをマイクロプロセッサ２０１の外部に出力する
ことができる。トレース・アナライザ２０３は、このト
レース・トラップ処理を検出してデータバス上に出力さ
れた分岐先アドレスを読み込んで、あらたなトレースの
スタート・ポイントとして以後のトレース動作を継続す
る。

【００５２】上述の説明ではレジスタ間接分岐命令を例
として説明したが、実行時例外の発生による例外処理プ
ログラムへの分岐のような場合にも、上述したトレース
・トラップ機構を利用して同様にトレースが可能である
ことは明白である。

【００５３】次に本発明の別の実施例について図４およ
び図５を参照して説明する。

【００５４】図１に示したマイクロプロセッサでは、分
岐方向表示信号および命令ステップ信号を独立した専用
の端子を使用して外部に出力していた。本実施例では、
分岐方向表示信号および命令ステップ信号を、バス制御
ユニット４０４でエンコードし、ステータス信号線を利
用してステータスの一部として外部に出力するという差
異がある。

【００５５】分岐方向表示信号４２１および命令ステッ
プ信号４２２の動作は、前記第一の実施例のそれぞれと
同一である。分岐方向の表示および命令のステップ情報
が、専用の端子および専用の信号線を使用せずに、バス
ステータス信号を利用してトレース・アナライザ５０３
に伝達される点をのぞいて、第５図に示したトレース・
システムが第一の実施例のトレース・システムと同一に
機能することは明白である。

【００５６】

【発明の効果】以上説明したように、本発明を用いるこ
とでキャッシュ・メモリを内蔵したマイクロプロセッサ
に対して、内蔵キャッシュを活性にした状態における効
率的なトレース機構を提供することができる。また、本
発明を利用したトレース機能は、トレース・トラップ機
能を利用したトレース部分を除いて、マイクロプロセッ
サの命令実行を実時間でトレースすることができるた
め、キャッシュ・メモリを内蔵したマイクロプロセッサ
のプログラム、あるいはシステムに対して正確で効率的
なデバッグを可能とする。

【図面の簡単な説明】

【図１】本発明を利用したマイクロプロセッサの第１の
実施例の構成である。

【図２】第１の実施例のマイクロプロセッサを使用した
トレース・システムの構成図である。

【図３】レジスタ間接分岐命令のトレース・トラップの
様子を示す図である。

【図４】本発明を利用したマイクロプロセッサの第２の
実施例の構成図である。

【図５】第２の実施例のマイクロプロセッサを使用した
トレース・システムの構成図である。

【図６】従来のキャッシュ・メモリを内蔵するマイクロ
プロセッサの構成図である。

【図７】従来のマイクロプロセッサを使用したトレース
・システムの構成図である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 キャッシュ・メモリを内蔵したマイクロ
   プロセッサにおいて、命令の実行開始を外部に通知する
   手段と、分岐命令の分岐方向を外部に通知する手段と、
   プログラムの流れをあらかじめ静的に計算できない場合
   に割り込みを発生する手段とを有することを特徴とする
   マイクロプロセッサ。
2. 【請求項２】 前記命令の実行開始を外部に通知する手
   段として、専用の端子を使用することを特徴とする請求
   項１記載のマイクロプロセッサ。
3. 【請求項３】 前記命令の実行開始を外部に通知する手
   段として、専用の端子上に出力するパルス信号を利用す
   ることを特徴とする請求項１記載のマイクロプロセッ
   サ。
4. 【請求項４】 前記分岐命令の分岐方向を外部に通知す
   る手段として、専用の端子を使用することを特徴とする
   請求項１記載のマイクロプロセッサ。