JPH01214944A - プログラム走行情報収集方式 - Google Patents

プログラム走行情報収集方式

Info

Publication number
JPH01214944A
JPH01214944A JP63039448A JP3944888A JPH01214944A JP H01214944 A JPH01214944 A JP H01214944A JP 63039448 A JP63039448 A JP 63039448A JP 3944888 A JP3944888 A JP 3944888A JP H01214944 A JPH01214944 A JP H01214944A
Authority
JP
Japan
Prior art keywords
instruction
instructions
processor
executed
traveling information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63039448A
Other languages
English (en)
Inventor
Atsuo Kawai
河合 淳夫
Ryuichi Toki
土岐 隆一
Masaaki Miyamoto
雅昭 宮本
Shigeru Matsubara
松原 茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP63039448A priority Critical patent/JPH01214944A/ja
Publication of JPH01214944A publication Critical patent/JPH01214944A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プロセッサの実行した命令のアドレスを認識
すべく実行された命令のアドレスが外部で収集されるよ
うにしたプログラム走行情報収集方式に関するものであ
る。
〔従来の技術〕
プロセッサのプログラム走行情報の収集方法に関しては
、たとえば昭和57年度電子通信学会総合全国大会16
39 rパケット交換機における付帯機能の分散処理手
法について」と題する論文で述べられている様に、外部
装置がプロセッサのアドレスバスを監視し、フェッチさ
れた命令のアドレスを実行した命令のアドレスとして認
識する事によりプログラム走行情報を収集するのが一般
的となっている。
〔発明が解決しようとする課題〕
しかし、プロセッサが高速化され、命令の実行前にN個
の連続した命令を先行フェッチしてからそれら命令が順
次実行される場合には、フェッチされた命令の一部が途
中から実行されずに捨てられる可能性があり、収集され
たプログラム走行情報に誤差が生じるという不具合があ
る。
本発明の目的は、プロセッサが命令の実行前にN個の連
続した命令を先行フェッチする場合でも。
プログラム走行情報が正確に収集可能とされたプログラ
ム走行情報収集方式を供するにある。
〔課題を解決するための手段〕
前記目的は、N個の命令がフェッチされた後、次のN個
の命令がフェッチ開始される”までの間。
フェッチ開始時に保持された先頭フェッチアドレスを、
2個目以降の命令についての、命令が実行中であること
を示す信号がプロセッサより出力される度に更新したう
え、プログラム走行情報として収集することで達成され
る。
〔作用〕
フェッチ済の命令が実行されずに捨てられる場合とは、
フェッチ済の命令を実行中に分岐条件が成立し、この時
点でプロセッサが分岐先のアドレスからN個の命令を新
たにフェッチする場合である。この時プロセッサが何個
目の命令まで実行してから次のN個の命令をフェッチし
たかを外部で認識できれば、実行されていない命令のア
ドレスに対してプログラム走行情報の収集を禁止する事
が可能であり、プログラム走行情報を正確に収集可能と
なるものである。
より具体的にはフェッチされたN個の命令のうち、先頭
の命令は必ず実行されるが、2個目以降の命令が実行さ
れる場合には、その命令を識別するための信号が外部に
出力されるようにしたものである。この信号が外部に出
力される度にフェッチ開始時に保持された先頭フェッチ
アドレスを更新するようにすれば、その先頭フェッチア
ドレスとその後更新される先頭フェッチアドレスはその
ままプログラム走行情報として得られるものである。
〔実施例〕
以下、本発明の一実施例を第1図から第3図を用い説明
する。なお1本例ではプロセッサの1命令がメモリ上の
1語で構成され、1度にフェッチされる命令数は2個の
場合が想定されている。
さて、第1図は蓄積プログラム制御方式のプロセッサと
その周辺、更にはそれらと本発明に係るプログラム走行
情報収集装置との関係を示したものである。図示のよう
にプロセッサ1はアドレスバス3.データバス4および
制御バス5を介しメモリ2をアクセス可とされるが、ア
ドレスバス3および制御バス5には走行情報収集制御部
6、カウンタ7および走行情報収集部8よりなるプログ
ラム走行情報収集装置が接続されるようになっている。
なお、第1図中101はフェッチ開始信号。
102はカウンタ7へのロード信号、103はカウンタ
7へのクロック信号、104は走行情報収集開始信号、
105は実行中命令識別信号をそれぞれ示す。
また、第2図は走行情報収集制御部の一具体的回路構成
を示したものである。図示の如く立上りエツジトリガの
D型フリップフロップ(以下、単にF/Fと称す)6−
1〜6−6を主構成要素として、クロック信号103作
成用のオアゲート6−7および走行情報収集開始信号1
04作成用のオアゲート6−8を含むようにして構成さ
れたものどなっている。なお、F/F6−1.6−4に
それぞれクロックパルスとして入力される、制御バス5
からのフェッチ開始信号101.実行中命令識別信号1
05はクロック信号CLKの立下りに同期して変化する
更に第3図は第1図、第2図における要部での入出力信
号波形の例を示したものである。
ここで、プログラム走行情報収集動作について説明すれ
ば、プロセッサ1が2個の命令をフェッチする場合、制
御バス5を介しF/F6−1にはフェッチ開始信号10
1が出力されると同時に、アドレスバス3には1個目の
命令をフェッチすべくそのアドレスが出力されるように
なっている。
これにより1個目の命令がデータバス4経出でプロセッ
サ1内にフェッチされると同時に、走行情報収集制御部
6ではフェッチ開始信号lotにもとづきカウンタ7に
はロード信号102、更にはクロック信号103が送出
されることによって、1個目の命令のアドレスがカウン
タ7にラッチされるものである。更にまた走行情報収集
部8には走行情報収集開始信号104が送出されること
によって、1個目の命令が実行された事が通知されるも
のである。これは、1個目の命令は必ず実行されるため
、フェッチされた時点で実行されたものとみなしている
わけである。
さて、プロセッサ1は1個目に続き2個目の命令を連続
してフェッチするが、この時点では走行情報収集制御部
6には新たな動作は生じない。これが新たな動作を生じ
るのはプロセッサ1が1個目の命令を実行終了し、2個
目の命令を実行する際、実行中命令識別信号105を 
140 ++から1111+へ変化させた時である。こ
れにより走行情報収集制御部6ではカウンタ7にクロッ
ク信号103を送出することによって、カウンタ7内容
を1アドレス分進め、更に走行情報収集部9には走行情
報収集開始信号104を送出することによって、2個目
の命令が実行された事が通知されるようになっている。
第3図は2個目の命令も実行される場合でのシーケンス
を示したものである。
また、もしも1個目の命令において分岐条件が成立し、
2個目の命令を捨てて分岐先のアドレスから2個の命令
をフェッチする場合には、2個目 −の命令についての
実行中命令識別信号105が“′0″のままであるから
、走行情報収集制御部6では2個目の命令に対する走行
情報収集開始信号104を送出せず、したがって、走行
情報収集部8ではその命令に対しては走行情報を収集し
ないことになるものである。
以上の動作により走行情報収集部8には実行された命令
のアドレスのみが通知されることで、正しくプログラム
走行情報を収集し得ることになる。
本発明は以上のようなものであるが、フェッチされる命
令数が例えば3である場合には、F/F6−4〜6−6
と同様に機能する3個のF/FがそれらF/F6−4〜
6−6に並列的に付加されることで対列し得ることにな
る。実行中命令識別信号105は2個目の命令に対応し
たものであり、付加されるF/Fには3個目の命令に対
応した実行中命令識別信号が入力されることになるもの
である。尤も2個目以降の命令がそれぞれ実行される際
に、実行中命令識別信号105をIt O71がら′1
″′に変化させる場合は、第2図に示す回路構成を何等
変更することなく任意のフェッチ命令数に対列し得るこ
とになる。
〔発明の効果〕
これまでにあっそは、プロセッサがフェッチした命令を
全て実行されたものとみなしてプログラム走行情報を収
集していたが、分岐条件成立によって捨てられる命令数
分だけ走行情報がプラス側に狂いを生じていたものであ
る。したがって、そのようにして得られた走行情報を利
用して指定したアドレスプロセッサが実行した時にプロ
セッサを外部から停止させる。いわゆるアドレスストッ
プ機能を実現させた場合、指定したアドレスが実行され
なくともアドレスストップ機能が動作してしまう可能性
があり非常に使いにくいものとなっていたのが実状であ
る。
しかしながら、本発明によれば、確実にプログラム走行
情報が収集されるので、そのような不具合を解消する事
ができることになる。
【図面の簡単な説明】
第1図は1本発明に係るプログラム走行情報収集装置を
含む処理システムを示す図、第2図は、その収集装置に
おける走行情報収集制御部の具体的回路構成を示す図、
第3図は、第1図、第2図における要部での人出力信号
波形の例を示す図である。 1・・・プロセッサ、2・・・メモリ、3アドレスバス
。 4・・・データバス、5・・・制御バス、6・・・走行
情報収集制御部、7・・・カウンタ、8・・・走行情報
収集部。 101・・・フェッチ開始信号、1o2・・・ロード信
号。 103・・・クロック信号、1o4・・・走行情報収集
開始信号、105・・・実行中命令識別信号。

Claims (1)

    【特許請求の範囲】
  1. 1、蓄積プログラム制御方式プロセッサの実行すべき命
    令群を格納しているメモリから命令実行前に連続したN
    個の命令をフェッチし、該命令の実行時にはフェッチ済
    の命令のうち、何個目の命令を実行中であるかを示す信
    号を外部に出力する蓄積プログラム制御方式プロセッサ
    におけるプログラム走行情報収集方式であって、N個の
    命令がフェッチされた後、次のN個の命令がフェッチ開
    始されるまでの間、フェッチ開始時に外部に保持された
    先頭フェッチアドレスは、2個目以降の命令についての
    、命令が実行中であることを示す信号が出力される度に
    更新されたうえ、プログラム走行情報として収集される
    ことを特徴とするプログラム走行情報収集方式。
JP63039448A 1988-02-24 1988-02-24 プログラム走行情報収集方式 Pending JPH01214944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63039448A JPH01214944A (ja) 1988-02-24 1988-02-24 プログラム走行情報収集方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63039448A JPH01214944A (ja) 1988-02-24 1988-02-24 プログラム走行情報収集方式

Publications (1)

Publication Number Publication Date
JPH01214944A true JPH01214944A (ja) 1989-08-29

Family

ID=12553309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63039448A Pending JPH01214944A (ja) 1988-02-24 1988-02-24 プログラム走行情報収集方式

Country Status (1)

Country Link
JP (1) JPH01214944A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528002A (ja) * 1991-07-24 1993-02-05 Nec Corp マイクロプロセツサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528002A (ja) * 1991-07-24 1993-02-05 Nec Corp マイクロプロセツサ

Similar Documents

Publication Publication Date Title
US4780819A (en) Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory
JP2001265609A (ja) 演算処理装置
EP0272705A2 (en) Loosely coupled pipeline processor
US5125097A (en) Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path
EP0638864A1 (en) Development support system for microcomputer with internal cache
JPH01214944A (ja) プログラム走行情報収集方式
CN110445874B (zh) 一种会话处理方法、装置、设备和存储介质
KR900008402A (ko) 저장 및 복귀방법과 이방법의 실행에 가장 적절한 프로세서 시스템
JP2814683B2 (ja) 命令処理装置
JPS62254237A (ja) インタプリタ方式の分岐命令実行方式
JP2883335B2 (ja) 情報処理装置
JPS623339A (ja) 中央処理装置の高速化方式に於ける命令先取り方式
JPH01136251A (ja) 自己診断方式
JPS635442A (ja) プログラムル−プ検出記憶装置
JPS6234238A (ja) マイクロプロセツサ
JPS61151745A (ja) 割込処理方式
JPH04310138A (ja) データ伝送装置のデバッグ方法
JPH02133833A (ja) インサーキツトエミユレータ制御装置
JPS58166454A (ja) デ−タ処理装置
JPS63217433A (ja) プログラム実行制御方式
JPH0259829A (ja) マイクロコンピュータ
JP2000089977A (ja) デバッグシステム
JPS59105148A (ja) マイクロプログラム制御方式の中央処理装置
JPS62264332A (ja) 命令先読み制御回路
JPH0282318A (ja) 浮動小数点演算装置