KR900008402A - 저장 및 복귀방법과 이방법의 실행에 가장 적절한 프로세서 시스템 - Google Patents

저장 및 복귀방법과 이방법의 실행에 가장 적절한 프로세서 시스템 Download PDF

Info

Publication number
KR900008402A
KR900008402A KR1019890017609A KR890017609A KR900008402A KR 900008402 A KR900008402 A KR 900008402A KR 1019890017609 A KR1019890017609 A KR 1019890017609A KR 890017609 A KR890017609 A KR 890017609A KR 900008402 A KR900008402 A KR 900008402A
Authority
KR
South Korea
Prior art keywords
instruction
processor
execution
storing
stored
Prior art date
Application number
KR1019890017609A
Other languages
English (en)
Other versions
KR940003384B1 (ko
Inventor
마모루 오사
시게끼 모리나가
미쯔루 와다베
히로유끼 기다
Original Assignee
미다 가쓰시게
가부시끼 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼 가이샤 히다찌 세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR900008402A publication Critical patent/KR900008402A/ko
Application granted granted Critical
Publication of KR940003384B1 publication Critical patent/KR940003384B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

저장 및 복귀방법과 이방법의 실행에 가장 적절한 프로세서 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 적용되는 프로세서 시스템의 예로서 부동소숫점 처리 유니트를 가지 코프로세서 시스템의 구조를 개략적으로 보여주는 구조도,
제2도는 제1도에서 보여주는 코프로세서 시스템에 사용되는 본 발명에 따른 부동소숫점 처럼 유니트의 구조를 개략적으로 보여주는 구조도,
제3도는 형식 변환의 설명을 위한 데이터 형식의 도면 설명도.

Claims (23)

  1. 서로 버스를 통해 연결된 메모리와 최소한 하나의 프로세서로 구성되고 프로세서가 저장명령을 받으면 프로세서 내에 존재하는 정보가 메모리에 저장되는 프로세서의 내부상태와 저장명령을 받아 실행된 현행 명령의 속성을 구별하는 단계와, 상기한 구별단계 즉 (1) 프로세서가 현행 명령실행을 인터럽트하고 즉시 받아들여진 저장명령의 실행을 시작하거나 (2) 프로세서가 현행 명령의 실행을 완료한 후 받아들인 저장명령을 실행하고 구별결과의 응답에서 다음의 두 선택중 하나를 선택하는 단계와, 프로세서나 메모리에 정보를 저장하기 위해 받아들여진 명령이 상기 선택단계에서의 선택에 따라서 실행을 하는 단계와, 복귀 명령이 수행될 때 메모리로부터 프로세서로 저장된 정보를 복귀시키는 단계에 따라 저장과 복귀동작을 실행하는 것을 특징으로 하는 프로세서시스템의 저장과 복귀방법.
  2. 제1항에 있어서, 프로세서가 상기한 선택단계 즉 첫번째 선택(1)과 두번째 선택(2)을 선택하고 긴명령 구룹에 속하는 현행 명령이 상기한 구별단계를 판단하여 실행시간을 위해 제공된 미리 설정된 기준과 명령을 실행하기 위해 필요한 실행 시간에 따라서, 긴명령 구룹과 짧은 명령구룹 즉 현행 명령 속성이 두종류의 분류에 의하여 명령을 실행하는 것을 특징으로 하는 프로세서 시스템의 저장과 복귀방법.
  3. 제2항에 있어서, 프로세서가 현행 명령의 실행을 인터럽트하고 저장 명령의 실행을 시작하고 저장명령을 받아들인후 거기에서의 근거로 마커에 제공되며 긴명령 구룹에 속하는 현행 명령과 명령의 감소 실행에 의한 중간 결과의 양이 긴명령 구룹에 속하는 현행 명령의 마커 입장에서 본 명령 처리에 제공되는 것을 특징으로 하는 프로세서 시스템의 저장과 복귀방법.
  4. 제1항에 있어서, 프로세서 내에 있는 실행의 중간 결과에 더하여 저장된 정보의 단어수를 나타내는 단어카운트와 프로세서의 내부상태를 나타내는 코드화된 인덱스를 포함하는 프레임헤더를 포함하는 것을 특징으로 하는 프로세서시스템의 저장과 복귀방법.
  5. 제4항에 있어서, 복귀 명령이 수행되면 프로세서는 전송된 정보의 수정이 된 후에 프레임헤더에 포함된 코드화된 인덱스에 의해 체크되어 저장된 중간 결과로 복귀하는 것을 특징으로 하는 저장과 복귀방법.
  6. 제4항에 있어서, 복귀 명령이 수행되면 저장된 정보는 변화된 프레임헤더에 포함된 코드화된 인덱스를 가진 메모리로 부터 프로세서로 복귀하는 것을 특징으로 하는 저장과 복귀방법.
  7. 제4항에 있어서, 프로세서 시스템에 있어서 저장된 정보의 기점을 표시하는 인지프로세서에 포함하는 프레임헤더와 복수개의 프로세서로 구성되는 것을 특징으로 하는 저장과 복귀방법.
  8. 제7항에 있어서, 복귀 명령이 수행되면, 프로세서는 전송된 정보를 수정한 후에 프레임헤더에 포함된 코드화된 인덱스에 의하여 체크되고, 저장된 중간결과로 복귀하는 것을 특징으로 하는 저장된 복귀방법.
  9. 제8항에 있어서, 수정의 체크가 프로세서 인지를 갖는 프레임 헤더를 포함하는 인지 프로세서에 상응하게 실행되고, 전송된 정보는 복귀하며 코드화된 인덱스에 상응하고 단어 카운트는 동일 프레임에 포함하는 것을 특징으로 하는 저장과 복귀방법.
  10. 제7항에 있어서, 복귀 명령이 수행되면, 저장된 정보가 변화된 프레임 헤더에 포함된 인지 프로세서를 가진 메모리로부터 프로세서로 복귀되는 것을 특징으로 하는 저장과 복귀방법.
  11. 제7항에 있어서, 복귀 명령이 수행되면, 저장된 정보가 변화된 프레임헤더에 포함된 코드화된 인덱스를 가진 메모리로부터 프로세서로 복귀되는 것을 특징으로 하는 저장과 복귀방법.
  12. 제4항에 있어서, 저장 명령을 받아들인 상태에서 프레임 헤더가 첫번째 메모리에 전송되고, 복귀 명령을받은후에 저장된 프레임 헤더가 첫번째 프로세서에 전송되는 것을 특징으로 하는 저장과 복귀방법.
  13. 버스를 통하여 서로 연결된 메모리와 최소한 하나의 처리 유니트를 구비하고 저장 명령이 프로세서에서 수행되면 프로세서 내에 존재하는 정보가 메모리에 저장되는 프로세서 시스템에 있어서, 마이크로 시스템의 메모리를 포함하는 다른 장치와 처리 유니트의 인터페이스를 위해 버스로 연결된 인터페이스 유니트와, 공급된 제어신호의 제어아래 미리 설정된 처리를 실행하기 위한 실행 유니트와, 상기 실행 장치에 의해 제어신호를 발생시켜 마이크로 프로그램에 저장하기 위한 제어 유니트로 이루어지고 여기서 마이크로 프로그램은 처리 유니트가 저장 명령을 받을 때 처리 유니트는 그것의 내부 상태와 저장명령을 받음으로서 실행된 현행 명령의 속성을 구별하고 구별결과의 응답에서 다음의 두 선택 즉,(1) 프로세서가 저장 명령을 받아 실행을 시작하고 즉시 현행 명령의 실행을 인터럽트하거나, (2) 프로세서가 현행 명령의 실행을 완료한 후 저장 명령을 받아 실행하게 되는 것중 하나를 선택하도록 프로그램된 것을 특징으로 하는 프로세서 시스템.
  14. 제13항에 있어서, 처리 유니트는 변환 데이터가 상기 처리 유니트의 내부 형식에서 외부 형식으로 상기인터페이스 유니트를 통하여 받아 들여지는 형식 변환 유니트를 제공하는 것을 특징으로 하는 프로세서 시스템.
  15. 제14항에 있어서, 상기 형식 변환 유니트가 저장명령을 받은 다음 무실행 명령을 저장하는 명령 레지스터와, 무실행 명령의 오퍼랜드를 저장하는 입력레지스터로 구성되는 것을 특징으로 하는 프로세서 시스템.
  16. 제14항에 있어서, 상기 실행 유니트가 인터럽트된 명령의 실행이나 인터럽트 될때의 예외적인 명령이나상기 실행 유니트의 멈춤을 저장하는 예비 레지스터와 상기 실행 유니트의 예외적인 멈춤이 원인이되는 명령이나 저장 명령을 받음으로 인해 인터럽트된 명령을 저장하는 명령 레지스터를 구비하는 것을 특징으로 하는 프로세서 시스템.
  17. 제16항에 있어서, 예비레지스터중의 하나가 인터럽트된 명령 또는 예외적인 명령의 오퍼랜드를 항상 저장하는 것을 특징으로 하는 프로세서 시스템.
  18. 제13항에 있어서, 코프로세서와 같은 기능인 처리 유니트와 호스트 프로세서와 같은 기능인 또는 다른 처리 유니트를 구비한 코프로세서 시스템인 프로세서 시스템에서, 저장 명령과 복귀 명령이 그들의 오퍼랜드와 명령 어드레스를 함께 가진 호스트 프로세서에 의해 수행되는 것을 특징으로 하는 프로세서 시스템.
  19. 제18항에 있어서, 코프로세서는 변환 데이타가 처리 유니트의 내부 형식에서 외부 형식으로 상기 인터페이스 유니트를 통하여 받아들여지는 형식 변환 유니트를 제공하는 것을 특징으로 하는 프로세서 시스템.
  20. 제19항에 있어서, 상기 형식 변환 유니트가 무실행 명령의 오퍼랜드를 저장하는 입력 레지스터와 저장 명령을 받아 무실행 명령을 저장하는 명령 레지스터로 구성된 것을 특징으로 하는 프로세서 시스템.
  21. 제19항에 있어서, 상기 형식 변환 유니트가 저장 명령을 받아 무실행 명령의 명령 어드레스를 저장하는 명령 어드레스 레지스터로 구성되는 것을 특징으로 하는 프로세서 시스템.
  22. 제18항에 있어서, 코프로세서의 상기 실행 유니트가 인터럽트된 명령의 실행이나 인터럽트 될때의 예외적인 명령이나 상기 실행 유니트의 멈춤의 중간 결과를 저장하는 예비레지스터와 저장 명령을 받음으로 인해 인터럽트된 명령이나 상기 실행 유니트의 예외적인 멈춤의 원인이 되는 명령을 저장하는 명령 레지스터로 구성된 것을 특징으로 하는 프로세서 시스템.
  23. 제18항에 있어서, 코프로세서의 상기 실행 유니트가 저장명령을 받아 인터럽트된 명령의 명령 어드레스나 상기 실행 유니트의 예외적인 멈춤의 원인이 되는 명령을 저장하는 명령 어드레스 레지스터로 구성된 것을 특징으로 하는 프로세서 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890017609A 1988-11-30 1989-11-30 저장 및 복귀방법과 이 방법의 실행에 가장 적절한 프로세서 시스템 KR940003384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63300575A JPH0652521B2 (ja) 1988-11-30 1988-11-30 情報処理システム
JP88-300575 1988-11-30

Publications (2)

Publication Number Publication Date
KR900008402A true KR900008402A (ko) 1990-06-04
KR940003384B1 KR940003384B1 (ko) 1994-04-21

Family

ID=17886489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017609A KR940003384B1 (ko) 1988-11-30 1989-11-30 저장 및 복귀방법과 이 방법의 실행에 가장 적절한 프로세서 시스템

Country Status (5)

Country Link
US (1) US5642499A (ko)
EP (1) EP0371443B1 (ko)
JP (1) JPH0652521B2 (ko)
KR (1) KR940003384B1 (ko)
DE (1) DE68922188T2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6785803B1 (en) * 1996-11-13 2004-08-31 Intel Corporation Processor including replay queue to break livelocks
US5987620A (en) * 1997-09-19 1999-11-16 Thang Tran Method and apparatus for a self-timed and self-enabled distributed clock
US20060179285A1 (en) * 2003-03-19 2006-08-10 Bekooij Marco J G Type conversion unit in a multiprocessor system
EP1622009A1 (en) * 2004-07-27 2006-02-01 Texas Instruments Incorporated JSM architecture and systems
US7490223B2 (en) * 2005-10-31 2009-02-10 Sun Microsystems, Inc. Dynamic resource allocation among master processors that require service from a coprocessor
JP5668573B2 (ja) * 2011-03-30 2015-02-12 日本電気株式会社 マイクロプロセッサ、メモリアクセス方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789365A (en) * 1971-06-03 1974-01-29 Bunker Ramo Processor interrupt system
JPS5528190A (en) * 1978-08-22 1980-02-28 Nippon Telegr & Teleph Corp <Ntt> Microprogram control system
JPS5697154A (en) * 1979-12-29 1981-08-05 Nec Corp Interruption control system for information processor
JPS59144955A (ja) * 1983-02-08 1984-08-20 Nec Corp 情報処理装置
US4715013A (en) * 1983-04-18 1987-12-22 Motorola, Inc. Coprocessor instruction format
US4750110A (en) * 1983-04-18 1988-06-07 Motorola, Inc. Method and apparatus for executing an instruction contingent upon a condition present in another data processor
US4977497A (en) * 1988-03-23 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Data processor

Also Published As

Publication number Publication date
EP0371443A3 (en) 1992-02-12
DE68922188T2 (de) 1995-09-14
EP0371443B1 (en) 1995-04-12
EP0371443A2 (en) 1990-06-06
US5642499A (en) 1997-06-24
JPH0652521B2 (ja) 1994-07-06
DE68922188D1 (de) 1995-05-18
JPH02148164A (ja) 1990-06-07
KR940003384B1 (ko) 1994-04-21

Similar Documents

Publication Publication Date Title
US4520441A (en) Data processing system
JPS646488B2 (ko)
JP2001265609A (ja) 演算処理装置
JPS62197830A (ja) デ−タ処理システム
JP4026667B2 (ja) マルチｏｓ構成方法
KR900008402A (ko) 저장 및 복귀방법과 이방법의 실행에 가장 적절한 프로세서 시스템
JPH0754467B2 (ja) データ処理装置
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JP2619425B2 (ja) シーケンスコントローラ
JPH0133856B2 (ko)
JPS6032220B2 (ja) 情報処理装置
JP3022398B2 (ja) 仮想計算機方式
JPH04268928A (ja) エミュレーション装置及び半導体装置
JPS60193046A (ja) 命令例外検出方式
JP2727023B2 (ja) 情報処理装置
JPS62254237A (ja) インタプリタ方式の分岐命令実行方式
JPS61117635A (ja) 仮想記憶制御方式
JPS6125168B2 (ko)
JP2506591B2 (ja) 補助処理装置
JPH0150936B2 (ko)
JPH0259829A (ja) マイクロコンピュータ
Lister Job Control
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH0619713B2 (ja) 論理型デ−タ処理装置
JPS6361696B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990326

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee