JPH0652521B2

JPH0652521B2 - 情報処理システム

Info

Publication number: JPH0652521B2
Application number: JP63300575A
Authority: JP
Inventors: 衛大場; 茂樹森永; 満渡部; 博之木田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-11-30
Filing date: 1988-11-30
Publication date: 1994-07-06
Anticipated expiration: 2009-07-06
Also published as: EP0371443A2; DE68922188T2; EP0371443B1; KR940003384B1; EP0371443A3; JPH02148164A; US5642499A; DE68922188D1; KR900008402A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、プロセツサ及びその内部状態の退避，復帰方
法に係り、特にホストのプロセツサのコプロセツサであ
る浮動小数点プロセツサ、及びそのプロセツサに好適な
退避，復帰方法に関する。

〔従来の技術〕

従来、コプロセツサの退避方法については、アイ・イー
・イー・イー，マイクロ，ボリユウム３，ナンバー６
(アイ・エス・エス・エヌ０２７２−１７３２)第５４
項（IEEE，MICRO，Volume３ Number６（ＩＳＳＮ０
２７２−１７３２）ｐｐ５４）において論じられてい
る。

〔発明が解決しようとする課題〕

上記従来技術は、退避命令を受けるとコプロセツサにて
実行中の命令の実行時間にかかわらず、中断をして退避
命令を即座に実行させるようにしていた。しかし、その
都度コプロセツサにて実行中の命令を中断させて外部記
憶装置に一旦退避させ、その後復帰させることはホスト
のプロセツサに待ち状態を強いることなどにもつなが
り、応答性の点で問題があつた。つまり、上記従来技術
は、コプロセツサの退避方法についての一般的な記載に
止まり、退避命令、及び復帰命令の実行時間の短縮の点
について配慮がされておらず、コプロセツサやシステム
全体の処理能力を低下させるという問題があつた。

本発明の目的は、退避命令により記憶装置に退避する情
報と、復帰命令によりプロセツサに再び格納する情報と
を、退避命令受付け時のプロセツサの状態に応じて必要
最小限の情報とすることにより、プロセツサの退避命
令、及び復帰命令の実行時間を短縮し、プロセツサやシ
ステム全体の処理能力を向上させることにある。

〔課題を解決するための手段〕

上記目的は、実行中の命令による処理を常に中断して退
避命令を実行するのではなく、実行時間の長い命令と短
い命令とに分けるなどして、処理を中断して退避命令の
実行を開始するか、実行中の命令による処理が終了する
のを待つた後に退避命令の実行を開始するか、を選択す
ることにより達成される。

また、復帰に際しては、退避命令の正当性を評価して、
正当である場合のみ復帰を行なうように構成する点も特
徴としている。

〔作用〕

退避命令により記憶装置に転送する必要の有る情報は、
プロセツサの状態により異なり、命令の処理の途中で中
断した方がよい場合と、そうでない場合がある。本発明
の退避，復帰方法によれば、実行時間の短い命令を処理
中などに退避命令を受付けたときは、処理の終了を待つ
た後に退避命令の実行が行なわれるため、退避命令及び
復帰命令の実行時間が短縮されることになる。

〔実施例〕

以下、本発明の一実施例を図面を用いて説明する。第２
図に、浮上小数点演算を高速に実行可能とするマイクロ
コンピユータ・システムを示す。このシステムは、浮動
小数点演算を行なうために、ＣＰＵ（Central Processi
ng Unit）１００とＦＰＵ(Floatingpoint Processing U
nti)１０１の２つの演算回路を持つものである。ＣＰＵ
１００は本来、整数型タイプのデータのみを演算するも
ので、本実施例によるシステムでは浮動小数点タイプの
データの演算を行なわない。これは、ＣＰＵ１００で浮
動小数点演算も行なおうとするとソフトウエアのサポー
トが必要となり演算速度が遅くなつてしまうからであ
る。よつて本実施例によるシステムでは、浮動小数点演
算を専用に行なうＦＰＵ１０１をコプロセツサとして別
に設け、浮動小数点タイプのデータを高速演算するよう
に構成している。ＲＯＭ(Read Only Memory)１０２は、
前記のＣＰＵ１００とＦＰＵ１０１の２つの演算回路へ
の命令が混在するプログラムを格納している。しかし、
命令を解読できるのはＣＰＵ１００である。そのため、
ＦＰＵ１０１はＣＰＵ１００とのプロトコルにより高速
にインターフエイスされる。ここで、このようなＦＰＵ
１０１をコプロセツサと呼ぶことにする。

ＲＡＭ（Random Access Memory）１０３は、整数型や浮
動小数点型のデータを保持するものである。１０４は、
ＣＰＵ１００から出力されるアドレス・バスである。１
０５は、データ・バスで、１０６は、インターフエイス
に関するための制御を行なうコントロール・バスであ
る。

第１図は、浮動小数点演算コプロセツサ（ＦＰＵ）１０
１のブロツク図を示す。

２００は、高速のコプロセツサ・インターフエイスを実
行するバス・コントロール・ユニツト（ＢＣＵ）であ
る。該ＢＣＵ２００に接続されている入出力信号は、Ｃ
ＬＫ，Ｄ３１〜Ｄ０，ＣＰＳＴ２〜ＣＰＳＴ０，ＢＡＴ３〜ＢＡＴ０，Ａ２〜
Ａ０である。ＣＬＫは、外部から供給されるクロツク信
号で、浮動小数点演算コプロセツサの内部動作の基準と
なる信号である。Ｄ３１〜Ｄ０はデータ信号で、は、ＦＰＵ１０１を選ぶためのチツプ・セレクト信号で
ある。

は、アドレス・バス１０４上にアドレス信号が存在する
ことを示すアドレス・ストローブ信号である。

データはデータ転送方向を示す入力信号であり、ＣＰＵ
が外部メモリをリードする場合は“１”となり、ライト
の場合では“０”となる。

はデータ・バス１０５上のデータ転送が終了したことを
示す。

ＣＰＵ１００とＦＰＵ１０１間でデータを転送する場
合、はＦＰＵ１０１からＣＰＵ１００へ出力される。また、
ＦＰＵ１０１と外部メモリ間でデータを転送する場合
は、外部メモリよりＦＰＵ１０１に入力される。

は、コプロセツサ・データ・イネーブル信号であり、こ
の信号がアサートされて、１クロツク・サイクル経過の
後、ＦＰＵ０１は、デステイネーシヨンオペランドをデ
ータ・バス１０５上に出力する。この信号は出力タイミ
ング認識信号として、ＣＰＵ１００より与えられる。Ｃ
ＰＳＴ２〜ＣＰＳＴ０は、ＦＰＵ１０１の内部動作状態
を示す信号である。また、ＢＡＴ２〜ＢＡＴ０は、ＣＰ
Ｕ１００より出力されるアクセスの種類を示す信号であ
る。ＦＰＵ１０１はＣＰＵ１００より転送される制御情
報のタイプを、これら信号により認識して動作する。

つまり、ＦＰＵ１０１は、ＣＰＵ１００からＢＡＴ２〜
ＢＡＴ０を受けて動作し、動作状態としてＣＰＳＴ２〜
ＣＰＳＴ０をＣＰＵ１００に返すことで、コプロセツサ
・プロトコルを実行する。

第１表，第２表は、それぞれＣＰＳＴ２〜ＣＰＳＴ０，
ＢＡＴ２〜ＢＡＴ０のデコード表である。

Ａ２〜Ａ０は、ＣＰＵ１００から出力されたアドレス・
データ信号である。

ＢＣＵ２００内の２１４は、ＣＰＵ１００より発行され
た、コマンドを格納する、ＢＣＵコマンド・レジスタ
（ＢＣＭＲ）である。

２０１は、外部型式で記述されている単精度データ，倍
精度データおよび拡張倍精度データを内部型式（拡張倍
精度型式）のデータに変換するフオーマツト変換ユニツ
ト（ＦＣＵ）である。

ＦＣＵ２０１への入出力データは、ＢＣＵ２００と、変
換データ・バス２０６を介して、受渡しが行なわれる。
その動作の一例を第３図に示す。例えば、ＢＣＵ２００
に格納された外部データが単精度データ（符号１ビツ
ト，指数８ビツト，仮数２３ビツト）の場合、そのデー
タは、変換データ・バス２０６を介して、ＦＣＵ２０１
へ入力される。ＦＣＵ２０１へ入力された単精度データ
は、第３図に示すように、指数部はＩＥＥＥの規格によ
つてバイアス値の除去を行ない、指数１５ビツトとす
る。また仮数部は２３ビツトを上位ビツト側につめて設
定し、その残りのビツトは全て“０”とする。一方、Ｆ
ＣＵ２０１からＢＣＵ２００へデータを転送する場合、
ＦＣＵ２０１は、内部型式（拡張倍精度）から指定され
た外部型式の第３図とは逆の変換をする。

２１９は、ＦＣＵ２０１が外部データを、内部形式に変
換した後の格納場所であり、エフユニツト・インプツト
・レジスタ（ＦＩＲ）と呼ぶ。

２２０は、ＦＣＵ２０１が内部型式データを、指定され
た外部型式に変換した後の格納場所であり、エフエニツ
ト・アウトプツト・レジスタ（ＦＯＲ）と呼ぶ。

２１２は、ＦＣＵ２０１が、ＣＰＵ１００の発行した浮
動小数点命令を格納する。エフユニツト・コマンド・レ
ジスタ（ＦＣＭＲ）である。

ＦＣＭＲ２１２は、ＦＣＵ２０１が変換したデータが、
ＣＰＵ１００が発行したどの浮動小数点命令で使われる
かを示す。

２１３は、ＦＣＵ２０１が、ＣＰＵ１００が発行した命
令アドレスを格納する、エフユニツト・命令アドレス・
レジスタ（ＦｉＡＲ）である。

２０２は、浮動小数点演算を行なう演算装置（ＥＵ）で
ある。ＥＵ２０２は、ＦＣＵ２０１から変換された内部
型式（拡張倍精度）のデータを、演算データ・バス２０
７を介して受取り、所望の演算を実行する。

ＥＵ２０２内の２１５は、８ワードで構成されている浮
動小数点レジスタ（ＦＲ０〜ＦＲ７）で演算に使われる
データや、演算結果を格納する。

２１６は、８ワードで構成されるテンポラリー・レジス
タ（ＴＲ０〜ＴＲ８）で、演算の途中結果を格納する。

２１７は、ＥＵ２０２がＣＰＵ１００の発行した浮動小
数点命令を格納する、ＥＵコマンド・レジスタ（ＥＣＭ
Ｒ）である。ＥＵ２０２は、このＥＣＭＲ２１７に格納
されている浮動小点数命令を実行する。

２１８は、ＥＵ２０２がＣＰＵ１００の発行した命令ア
ドレスを格納する。ＥＵ命令アドレス・レジスタ（Ｅｉ
ＡＲ）である。

ＥＵ２０２は、上記の各レジスタの他に、ＡＬＵ，バレ
ルシフタ，乗算器などで構成されている。

２０３は、浮動小数点演算命令を実行するためのマイク
ロプログラム（ＭＡＣ）であり、そのＭＡＣ２０３から
出力された命令実行コード２０９は命令デコーダ２０４
を介して、各ユニツトＦＣＵ２０１とＥＵ２０２はそれ
ぞれＦＣＵ制御信号群２１１とＥＵ制御信号群２１０に
よつて制御される。

２０５は、ＭＡＣ２０３を制御するための命令シーケン
サ（ＩＳＣ）である。またＩＳＣ２０５へのコマンドは
命令バス２０８を介して、ＢＣＵ２００から出力された
ものである。

第４図は、ＦＰＵ１０１のパイプライン制御方式を説明
するタイミング図である。この図では、ｋ番目のコマン
ドＣＭＤｋ〜（ｋ＋３）番目のコマンドＣＭＤk₊₃の実
行の流れを示している。

ＣＰＵ１００とＲＡＭ１０３から、次々と転送された、
ＣＭＤｋ，ＯＰＳｋ，ＩＡＲｋは、ＦＰＵ１０１のデー
タ・バス１０５を介してＢＣＵ２００に入力される。こ
のうち、コマンドは、命令バス２０８を介して命令シー
ケンサへ入力される。また、オペランドは、変換データ
・バス２０６を介して、フオーマツト変換ユニツト（Ｆ
ＣＵ）２０１へ入力される。（例えば、状態で、ｋ番
目のオペランドＯＰＳｋがＦＣＵ２０１に入力され、フ
オーマツト変換が実行される。）次に、ＦＣＵ２０１にてフオーマツト変換されたデータ
は、浮動小数点演算装置ＥＵ２０２へ送られ、ｋ番目の
コマンドＣＭＤｋの実行を開始する。その実行が開始さ
れると同時に、次の（ｋ＋１）番目のコマンドＣＭＤk
₊₁のフエツチを開始する（状態）。

このように、ＢＣＵ２００，ＦＣＵ２０１とＥＵ２０２
の実行をパイプライン制御することにより、の終り
で、（ｋ−１）番目のコマンドＣＭＤk_-1、の終り
で、ｋ番目のコマンドＣＭＤｋ、の終りで（ｋ＋１）
番目のコンマンドＣＭＤk₊₁、の終りで（ｋ＋２）番
目のコンマンドＣＭＤk₊₂の演算結果を得ることができ
る。第４図では、ソース・オペランドはメモリから、デ
イステイネーシヨン・オペランドはレジスタからの場合
を示している。

以上の様に、ＦＰＵ１０１は、より高速な処理を実現す
る為に、ＢＣＵ２００，ＦＣＵ２０１およびＥＵ２０２
を独立に動作させる事が可能である。ＦＰＵ１０１は、
３つのユニツトともにコマンドを格納するレジスタと、
命令アドレスを格納するレジスタを有し、現在実行して
いるコマンドを記憶する。これにより、ＦＰＵ１０１
は、パイプライン制御においても例外発生による異常停
止の原因解析を、容易にする事ができる。

(1) 退避命令の実行次にＣＰＵ１００が、ＦＰＵ１０１へ発行するコマンド
のうち、本発明のポイントとなるＦＳＡＶＥコマンドに
ついて説明する。ＦＳＡＶＥコマンドは、一般の転送命
令では転送する事のできない、ＦＰＵ１０１の内部状態
や情報を、ＲＡＭ１０３などの外部リソースへ、一旦出
力する処理、すなわち退避を行なう。すなわち、ＦＳＡ
ＶＥコマンドは、マルチタスクや異常停止の解析に対応
するために、ＦＰＵ１０１の内部状態の退避を行なうも
のである。退避命令の実行開始はＦＰＵ１０１の内部状
態への依存性が強く、ＣＰＵ１００に待ち状態を強いる
場合もあり得る。そこで本発明は応答性を高める退避方
法を実現したものである。

ここで、退避，復帰が必要となる場合を具体例でもうす
こし詳しく説明すると、ｉ）タスク・スイツチＦＰＵで現在実行中の、タスクＡをＯＳが別のタスクＢ
に切換える際、タスクＡの途中結果を保存する為に、退
避命令（ＦＳＡＶＥ）がＯＳより発行される。

また、再びタスクＡを実行する際に保存した途中結果を
ＦＰＵに戻す為に復帰命令が発行される。

ii）例外解析例外等の原因で異常停止してしまつたＦＰＵに対して、
その原因を解析する為に、ＦＰＵ内の各レジスタのデー
タをメモリに転送し、そのメモリの内容を参照する。

等の場合が考えられる。

第５図に、ＦＳＡＶＥコマンドの実行手順を、ＣＰＵ１
００，ＦＰＵ１０１，ＲＡＭ１０３について示す。ＣＰ
Ｕ１００は、ＦＳＡＶＥコマンドと、その命令アドレス
をＦＰＵ１０１に対して発行する。一方、ＦＰＵ１０１
はＣＰＵ１００から発行されたコマンドが、ＦＳＡＶＥ
である事を認識すると、ＢＣＵ２００，ＦＣＵ２０１，
ＥＵ２０２のそれぞれが、実行中や停止中など、内部状
態にかかわらず、無条件にＦＳＡＶＥコマンドを受け付
け、ＣＰＵ１００に対しＣＰＳＴ２〜ＣＰＳＴ０より、
コマンド受付け済み（ＡＣＣ）を通知する。

ＦＰＵ１０１の受け付けたＦＳＡＶＥコマンドの処理の
開始はＦＣＵのＥＵ２０２の状態と、実行しているコマ
ンドによつて異なる。第３表にＥＵ２０２の状態とＦＳ
ＡＶＥコマンドの処理開始の関係を示す。

ここで、ＦＲＥＭ，ＦＭＯＤ，ＦＳＩＮ，ＦＣＯＳ，Ｆ
ＴＡＮ、あるいはＦＳＩＮＣＯＳは、ＦＰＵ１０１が実
行する浮動小数点命令のうち、比較的、処理時間の長い
命令のグループである。ＦＰＵ１０１は、このグループ
のコマンド実行中にＦＳＡＶＥコマンドを受け付ける
と、その処理を中断した後、ＦＳＡＶＥコマンドの処理
を実行する。したがつて、この時ＥＵ２０２の内部状態
として出力するのは、中断したコマンドの中途結果であ
る。

また、上記以外のコマンド実行中にＦＳＡＶＥコマンド
を受付けた場合は、コマンド実行終了までＦＳＡＶＥの
処理は開始しない。これは、上記のコマンドに対して処
理時間が短い為、そのコマンドの実行の終了を待つても
ＦＰＵ１０１全体の処理時間には、大きな影響を与えな
いからである。

いわゆる処理時間の短いコマンドとしては、ＦＡＤＤ
（加算），ＦＳＵＢ（減算），ＦＭＵＬ（乗算），ＦＤ
ＩＶ（除算）の四則演算に用いるコマンドや、ＦＳＣＡ
ＬＥ（スケーリング），ＦＡＢＳ（絶対値），ＦＮＥＧ
（符号反転），ＦＳＱＲＴ（平方根），ＦＩＮＴ，ＦＩ
ＮＴＲＺ（整数値化），ＦＥＸＴＥ（指数値抽出），Ｆ
ＥＸＴＭ（仮数値抽出）などの一般演算のコマンド，座
標変換用演算，判定，分岐，転送，特殊処理などに用い
られるコマンドが挙げられる。

次に、ＦＰＵ１０１はＦＳＡＶＥコマンドの処理を実行
する。ここで、ＦＰＵ１０１は、ＲＡＭ１０３に、退避
情報として、第１ワードに転送する内受状態と、その情
報量を示す転送語数（ＷＣ）を出力する。以下、この第
１ワードをフレームヘツド（ＦＨ）と呼ぶ。第６図にフ
レームヘツダの構成を示す。フレームヘツダはＣＯＰ・
ＩＤ，ＥＸ１，ＥＸ０，ＯＰＬ，ＥＸＣＯ，ＦＩＲＲ
Ｑ，転送語数（ＷＣ）より成る。

ＣＯＰ・ＩＤは、ＥＰＵ１０１が独自に持つている３ビ
ツトのコプロセツサ識別子である。これにより、退避す
る内部情報がＦＰＵ１０１のものである事を示してい
る。

ＥＸ１，ＥＸ０は、ＥＵ２０２の実行状態を、第４表の
ように、３状態に定義している。アイドルは、ＥＵ２０
２が実行待ちで停止している状態である。中断処理は、
ＦＰＵ１０１が実行時間の長い、ＦＲＥＭ，ＦＭＯＤ，
ＦＳＩＮ，ＦＣＯＳ，ＦＴＡＮあるいはＦＳＩＮＣＯＳ
のコマンド実行中に、ＦＳＡＶＥコマンドを受付けた場
合で、ＥＵ２０２がそれらのコマンドの実行を中断し停
止している状態である。また、例外とは、ＥＵ２０２の
実行中に、表現範囲を越える等の異常が発生し、これ以
上実行不可能となり停止している状態である。

ＯＰＬは、パイプライン制御によつて動作しているＦＰ
Ｕ１０１内に、ＣＰＵ１００とのプロトコルは終了した
が、また実行していないコマンドがあることを示す。

ＥＸＣＯは、前述のＥＸ１，ＥＸ０＝１１（例外）の時
だけ意味を持ち、ＦＳＡＶＥコマンドの実行で退避する
情報のうち、実行に使われたオペランドがＦＣＵ２０１
によつてバイアス調整されていることを示す。

ＦＩＲＲＱは、ＦＰＵ１０１内の未実行コマンドが入力
オペランドを持つている事を示す。したがつて、未実行
コマンドがある事を示すＯＰＬがセツトされている場合
にだけ、セツトされる可能性がある。

転送語数（ＷＣ）は、ＦＰＵ１０１がフレームヘツダ以
外に退避するワード数を示すものである。ＦＰＵ１０１
は、ＥＸ０，ＥＸ１，ＯＰＬにより示される実行状況に
より、退避する情報を可変とし、不要な情報の転送を避
けている。退避する情報量は、ＥＸ０，ＥＸ１，ＯＰＬ
に従い、一意に決定する。ＥＸ１，ＥＸ０，ＯＰＬと退
避する転送語数の対応を第５表に示す。ただし、ここで
の転送語数はフレームヘツダを含めないものであり、実
際の転送語数は、この値に１を加えたものである。

ＦＰＵ１０１がＦＳＡＶＥコマンドにより退避する情報
のフオーマツトは６通りある。以下、ＦＰＵ１０１の転
送内容，転送順序およびメモリイメージを、第７図〜第
１２図に示す。

尚、第８図，第１０図，第１２図中の入力オペランドに
ついて、コマンドによつては入力オペランドがない場合
や１ワードか２ワードしかないものがあるが、この場
合、固定的に３ワードの領域が必要であることを＊１）
印で示している。また、第１１図，第１２図中の例外オ
ペランドについて、例外の種類によつては意味を持たな
い場合があることを＊２）印で示している。

以下、順に説明を加える。第１３図は、ＣＰＵ１００よ
りＦＳＡＶＥコマンドが発行された時、ＦＰＵ１０１の
実行状況が、ＥＸ１，ＥＸ０＝００（アイドル状態），
ＯＰＬ＝０（未実行コマンドなし）で表わされる時の一
例を示したＣＰＵ１００とＦＰＵ１０１のタイミング図
である。ＦＳＡＶＥコマンドが発行される前のＦＰＵ１
００は、ＢＣＵ２００，ＦＣＵ２０１，ＥＵ２０２とも
アイドル状態である。なお、ＩＡＲｋはＦＳＡＶＥコマ
ンドに対する命令アドレスである。

第１３図の状態でＦＳＡＶＥコマンドにより、退避する
情報のフオーマツト，転送内容，転送順序、およびメモ
リイメージが第７図である。

ＦＰＵ１０１より、ＲＡＭ１０３のアドレス＄ｎ番地に
対して、フレームヘツダを転送するだけで、他の不要な
情報の退避はない。

第１４図は、ＦＳＡＶＥコマンドが発行された時、ＦＰ
Ｕ１０１の実行状況が、ＥＸ１，ＥＸ０＝００（アイド
ル状態），ＯＰＬ＝１（未実行コマンドあり）で表わさ
れる時の一例を示したＣＰＵ１００とＦＰＵ１０１のタ
イミング図である。ＣＰＵ１００は、ＦＳＡＶＥコマン
ドが発行される前に、コマンドＣＭＤｋを発行し、それ
に付随する入力オペランドＯＰＳｋ，命令アドレスＩＡ
Ｒｋの転送がおこなわれる。このコマンドＣＭＤｋにつ
いての一連の転送に対してＦＰＵ１０１は、ＦＣＵ２０
１で入力オペランドＯＰＳｋのフオーマツト変換を実行
したものの、ＥＵ２０２はまだ実行を開始していない。
第１４図の状態でＦＳＡＶＥコマンドにより、退避する
情報のフオーマツト，転送内容，転送順序、およびメモ
リイメージが第８図である。ＦＰＵ１０１がＲＡＭ１０
３に退避する内容は、フレームヘツダ，未実行コマンド
ＣＭＤｋ，未実行アドレスＩＡＲｋ、および入力オペラ
ンドＩＡＲｋである。

フレームヘツダは、内部状態とともに転送語数５を示
し、フレームヘツダ自身の転送の他に５ワード分の転送
がある事を示している。

ＦＰＵ１０１において、未実行コマンドＣＭＤｋは、Ｆ
ＣＵ２０１のＦＣＭＲ２１９に、また未実行アドレスＩ
ＡＲｋはＦｉＡＲ２２０に、入力オペランドＯＰＳｋ
は、ＦＩＲ２１２に、それぞれ格納されている。

入力オペランドＯＰＳｋは１ワードのデータであるが、
退避する時は３ワードの領域を必要とする。これは、１
ワードの入力オペランドＯＰＳｋが、フオーマツト変換
され、内部フオーマツト（３ワード）になつている為で
ある。

ＦＰＵ１０１は、ＲＡＭ１０３に対して次の順序で、上
記の情報を転送する。

まず、アドレス＄ｎ番地にフレームヘツダ、次にアドレ
ス＄ｎ＋１４〜＄ｎ＋ｃに、＄ｎ＋１４，＄ｎ＋１０，
＄ｎ＋ｃの順にフオーマツトを変換後の入力オペランド
ＯＰＳｋを上位バイトから、次に＄ｎ＋８に未実行アド
レスＩＡＲｋを、そして最後に未実行コマンドＣＭＤｋ
を転送する。

第１５図は、ＦＳＡＶＥコマンドが発行された時、ＦＰ
Ｕ１０１の実行状況が、ＥＸ１，ＥＸ０＝１０（中断処
理），ＯＰＬ＝０（未実行コマンドなし）で表わされる
時の一例を示したＣＰＵ１００とＦＰＵ１０１のタイミ
ング図である。

ＣＰＵ１００は、三角関数（ＳＩＮ）を求めるＦＳＩＮ
コマンドを発行し、それに付随するＯＰＳｋ，命令アド
レスＩＡＲｋが転送される。これに対し、ＦＰＵ１０１
は、ＢＣＵ２００がＦＳＩＮコマンドの受付けた後、Ｆ
ＣＵ２０１が入力オペランドＯＰＳｋのフオーマツト変
換をおこなう。続いてＥＵ２０２がフオーマツト変換し
た入力オペランドＯＰＳｋの、ＳＩＮ値を求める演算を
おこなう。その後、ＣＰＵ１００から、ＦＳＡＶＥコマ
ンドが発行されると、ＦＰＵ１０１はコマンドを受付
け、ＥＵ２０２の演算を中断し、ＦＳＡＶＥコマンドを
実行する。

第１５図の状態でＦＳＡＶＥコマンドにより、退避する
情報のフオーマツト，転送内容，転送順序およびメモリ
イメージが第９図である。

ＦＰＵ１０１がＲＡＭ１０３に転送する内容は、フレー
ムヘツダ，中断コマンドＦＳＩＮ，中断アドレスＩＡＲ
ｋ，ＥＵ２０２のテンポラリーレジスタ２１６である。

フレームヘツダは内部状態とともに転送語数２６を示
し、フレームヘツダ自身の転送の他に２６ワード分の転
送がある事を示している。

中断コマンドＦＳＩＮは、ＦＳＡＶＥコマンドの実行の
為に中断した、ＦＳＩＮコマンドで、ＥＵ２０２内のＥ
ＣＭＲ２１７内に格納されている。

中断アドレスＩＡＲｋは、ＦＳＩＮコマンドに対する命
令アドレスであり、ＥｉＡＲ２１８に格納されている。

テンポラリ・レジスタ２１６は、中断したＦＳＩＮコマ
ンドの途中結果が格納されている。

ＦＰＵ１０１はＲＡＭ１０３に対して次の順序で上記の
情報を転送する。

まず、アドレス＄ｎ番地にフレームヘツダを、次に、ア
ドレス＄ｎ＋６８番地〜アドレス＄ｎ＋６０番地にテン
ポラリ・レジスタ７を、上位バイトから、＄ｎ＋６８，
＄ｎ＋６４，＄ｎ＋６０の順に転送する。以降、同様に
テンポラリ・レジスタ６から、テンポラリ・レジスタ０
までを、次々に転送する。

次に、アドレス＄ｎ＋４番地に中断アドレスＩＡＲｋ
を、そして最後にアドレス＄ｎ＋４に中断コマンドＦＳ
ＩＮを転送する。

第１６図は、ＦＳＡＶＥコマンドが発行された時、ＦＰ
Ｕ１０１の実行状況が、ＥＸ１，ＥＸ０＝１０（中断処
理），ＯＰＬ＝１（未実行コマンドあり）で表わされる
時の一例を示したＣＰＵ１００とＦＰＵ１０１のタイミ
ング図である。第１５図と同様にＦＳＩＮコマンドを例
としている。

ＣＰＵ１００は、ＦＳＩＮコマンドを発行し、それに付
随する入力オペランドＯＰＳｋ，命令アドレスＩＡＲｋ
が転送される。その後、ＣＰＵ１００は直ちにＣＭＤk
₊₁を発行し、それに付随するＯＰＳk₊₁，ＩＡＲk₊₁が転
送される。

これに対し、ＦＰＵ１０１は、ＢＣＵ２００がＦＳＩＮ
コマンドを受付けＦＣＵ２０１がＦＳＩＮコマンドの入
力オペランドであるＯＰＳｋのフオーマツト変換を実行
し、その後、ＥＵ２０２は、ＦＳＩＮコマンドの演算を
おこなう。ＥＵ２０２がＦＳＩＮコマンド演算中にＢＣ
Ｕ２００は、続いてＣＰＵ１００より転送されたＣＭＤ
k₊₁を受付け、その後、ＦＣＵ２０１は、ＣＭＤk₊₁の入
力オペランドであるＯＰＳk₊₁のフオーマツト変換をお
こなう。この時点では、ＥＵ２０２はFSINコマンドの実
行を継続している。

この状態において、ＣＰＵ１００がＦＳＡＶＥコマンド
を発行すると、ＦＰＵ１００はＦＳＡＶＥコマンドを受
付け、ＥＵ２０２が実行しているＦＳＩＮコマンドの演
算を中断し、ＦＳＡＶＥの実行に移る。なお、ＩＡＲk
₊₂はＦＳＡＶＥコマンドの命令アドレスである。

第１６図の状態でＦＳＡＶＥコマンドにより、退避する
情報のフオーマツト，転送内容，転送順序およびメモリ
イメージを第１０図に示す。

ＦＰＵ１０１がＲＡＭ１０３に転送する内容は、フレー
ムヘツダ，中断コマンドＦＳＩＮ，中断アドレスＩＡＲ
ｋ，ＥＵ２０２のテンポラリー・レジスタ２１６，未実
行コマンドＣＭＤk₊₁，未実行アドレスＩＡＲｋ₊₁，コ
マンドＣＭＤk₊₁の入力オペランドであるＯＰＳk₊₁で、
全転送数は３２ワードである。

フレームヘツダは内部状態とともに転送語数３１を示
し、フレームヘツダ自身の転送の他に３１ワード分の転
送がある事を示している。

中断コマンドＦＳＩＮは、ＦＳＡＶＥコマンド実行の為
に中断した、ＦＳＩＮコマンドで、ＥＵ２０２内のＥＣ
ＭＲ２１７内に格納されている。

中断アドレスＩＡＲｋはＦＳＩＮコマンドに対する命令
アドレスであり、ＥｉＡＲ２１８に格納されている。

テンポラリー・レジスタ２１６は、中断したＦＳＩＮコ
マンドの途中結果が格納されている。

未実行コマンドＣＭＤｋは、ＦＰＵ１０１が受付けたも
のの実行はしていないコマンドＣＭＤｋで、ＦＣＵ２０
１内のＦＣＭ２１９内に格納されている。

未実行アドレスＩＡＲk₊₁は、未実行コマンドＣＭＤｋ
の命令アドレスであり、ＦＣＵ２０１内のＦｉＡＲ２２
０に格納されている。

入力オペランドＯＰＳk₊₁は、ＣＭＤｋの入力オペラン
ドで、３ワードのデータとしてＦＣＵ２０１内のＦＩＲ
２１２に格納されている。

ＦＰＵ０１はＲＡＭ１０３に対して次の順序で上記の情
報を転送する。

まず、アドレス＄ｎ番地にフレームヘツダを、次に、ア
ドレス＄ｎ＋７ｃ〜＄ｎ＋７４番地に入力オペランドＯ
ＰＳk₊₁を上位バイトから、＄ｎ＋７ｃ，＄ｎ＋７８，
＄ｎ＋７４の順に転送する。次に、未実行アドレスＩＡ
Ｒk₊₁を＄ｎ＋７０番地に、未実行コマンドを＄ｎ＋６
ｃ番地に、また＄ｎ＋６８〜＄ｎ＋ｃにテンポラリ・レ
ジスタ７〜テンポラリ・レジスタ０の順に、＄ｎ＋８番
地に中断アドレスＩＡＲｋを、そして最後に中断コマン
ドＦＳＩＮを転送する。

第１７図は、ＦＳＡＶＥコマンドが発行された時、ＦＰ
Ｕ１０１の実行状況がＥＸ１，ＥＸ０＝１１（例外），
ＯＰＬ＝０(未実行コマンドなし)で表わされる時の一例
を示したタイミング図である。

ＣＰＵ１００は、コマンドＣＭＤｋを発行し、それに付
随する入力オペランドＯＰＳｋ，命令アドレスＩＡＲｋ
が転送される。

これに対し、ＦＰＵ１０１はＢＣＵ２００がコマンドＣ
ＭＤｋを受付け、入力オペランドＯＰＳｋをＦＣＵ２０
１でフオーマツト変換し、そのデータを用いたＥＵ２０
２が、コマンドＣＭＤｋを実行する。しかし、その後演
算の実行途中でＥＵ２０２がオーバーフロー等の例外の
発生でこれ以上、演算を続ける事ができず停止した状態
で、ＣＰＵ１００よりＦＳＡＶＥコマンドが発行されて
いる。なお、命令アドレスＩＡＲｋはＦＳＡＶＥコマン
ドに対する命令アドレスである。

第１７図の状態でのＦＳＡＶＥコマンドにより、退避す
る情報のフオーマツト，転送内容，転送順序およびメモ
リイメージを第１１図に示す。

ＦＰＵ１０１がＲＡＭ１０３に転送する内容は、フレー
ムヘツダ，例外コマンドＣＭＤｋ，例外アドレスＩＡＲ
ｋ，例外オペランド（テンポラリ・レジスタ０）で、意
味をもたないテンポラリ・レジスタ７〜テンポラリ・レ
ジスタ１の転送を含め全転送数は２７ワードである。

例外コマンドＣＭＤｋは、例外発生で処理を中断したコ
マンドで、ＥＵ２０２内のＥＣＭＲ２１７に格納されて
いる。

例外アドレスＩＡＲｋは、例外が発生したＣＭＤｋに対
する命令アドレスで、ＥＵ２０２内のＥｉＲＡ２１８に
格納されている。

例外オペランド（テンポラリ・レジスタ０）は、ＥＵ２
０２で演算されたオペランドで例外発生の原因となつた
データが格納されている。

また、テンポラリ・レジスタ７〜テンポラリ・レジスタ
１は、転送するが特に意味を持たない。

上記の情報の転送順序は次の様になつている。まず、ア
ドレス＄ｎ番地にフレームヘツダを転送する。次にアド
レス＄ｎ＋６８〜＄ｎ＋１８番地に、テンポラリ・レジ
スタ７〜テンポラリ・レジスタ１を転送するが、その内
容は特に意味を持たない。次にアドレス＄ｎ＋１４〜＄
ｎ＋ｃ番地に例外オペランドとして、テンポラリ・レジ
スタ０を上位バイトから、＄ｎ＋１４，＄ｎ＋１０，＄
ｎ＋ｃの順に転送する。次に＄ｎ＋８番地に例外アドレ
スＩＡＲｋを、＄ｎ＋４番地に例外コマンドを転送す
る。

第１８図は、ＦＳＡＶＥコマンドが発行された時、ＦＰ
Ｕ１００の実行状況がＥＸ１，ＥＸ０＝１１（例外），
ＯＰＬ＝１(未実行コマンドあり)で表わされる時の一例
を示したタイミング図である。

ＣＰＵ１００は、コマンドＣＭＤｋを発行し、それに付
随する入力オペランドＯＰＳｋ，命令アドレスＩＡＲｋ
が転送される。次に、コマンドＣＭＤk₊₁を発行し、そ
れに付随する入力オペランドＯＰＳk₊₁，命令アドレス
ＩＡＲk₊₁が転送される。

これに対し、ＦＰＵ１０１はＢＣＵ２００がコマンドＣ
ＭＤｋを受付け、入力オペランドＯＰＳｋをＦＰＵ１０
１でフオーマツト変換し、そのデータを用いＥＵ２０２
が、コマンドＣＭＤｋを実行する。ＥＵ２０２がコマン
ドＣＭＤｋを実行している間に、ＢＣＵ２００は、コマ
ンドＣＭＤk₊₁を受付け、入力オペランドＯＰＳk₊₁をＦ
ＣＵ２０１でフオーマツト変換する。ここでは、その
後、ＥＵ２０２で実行しているコマンドＣＭＤｋに例外
が発生し、これ以上、実行不可能となり、ＥＵ２０２
は、例外停止する。次に、ＣＰＵ１００は、ＦＳＡＶＥ
コマンドを発行する。なお、ＩＡＲk₊₂は、ＦＳＡＶＥ
コマンドに対する命令アドレスである。

第１８図の状態でＦＳＡＶＥコマンドにより、退避する
情報のフオーマツト，転送内容，転送順序およびメモリ
イメージを第１２図に示す。

ＦＰＵ１０１がＲＡＭ１０３に転送する内容は、フレー
ムヘツダ，例外コマンドＣＭＤｋ，例外アドレスＩＡＲ
ｋ，例外オペランド（テンポラリ・レジスタ０），未実
行コマンドＣＭＤk₊₁，未実行アドレスＩＡＲk₊₁，入力
オペランドＯＰＳk₊₁ので、意味をもたないテンポラリ
・レジスタ７〜テンポラリ・レジスタ１の転送を含め全
転送数は３２ワードである。

フレームヘツダは内部状態とともに転送語数３１を示
し、フレームヘツダ自身の転送の他に３１ワードの転送
がある事を示している。例外コマンドＣＭＤｋ，例外オ
ペランドＩＡＲｋ，例外オペランド（テンポラリ・レジ
スタ０）、および特に意味をもたないテンポラリ・レジ
スタ１〜テンポラリ・レジスタ７の転送内容について
は、第１１図でのそれらと同様で、例外が発生したコマ
ンドＣＭＤｋ、それに対する命令アドレスＩＡＲｋ，例
外オペランド（テンポラリ・レジスタ０）の転送であ
る。

未実行コマンドＣＭＤk₊₁，未命令アドレスＩＡＲk₊₁，
入力オペランドＯＰＳk₊₁は、第１０図のそれらと同様
で、ＦＰＵ１０１が受け付けたにもかかわらず、ＥＵ２
０２が例外発生で停止した為に、実行できなかつたコマ
ンドＣＭＤk₊₁，入力オペランドＯＰＳk₊₁、およびＩＡ
Ｒk₊₁である。

これらの、情報はＦＰＵ１０１からＲＡＭ１０３に次の
順序で転送される。

まず、アドレス＄ｎ番地にフレームヘツダが転送され、
次にアドレス＄ｎ＋７ｃ番地〜＄ｎ＋７４番地に、未実
行コマンドの入力オペランドが上位バイトから、＄ｎ＋
７ｃ，＄ｎ＋７８，＄ｎ＋７４の順に転送される。次に
アドレス＄ｎ＋７０に未実行コマンドの命令アドレスＩ
ＡＲk₊₁，＄ｎ＋６ｃに未実行コマンドＣＭＤk₊₁が転送
され、＄ｎ＋６８〜＄ｎ＋７８には、特に意味を持たな
いテンポラリ・レジスタ７〜テンポラリ・レジスタ１
が、転送され、＄ｎ＋１４〜＄ｎ＋ｃに例外オペランド
（テンポラリ・レジスタ０）を上位バイトから、＄ｎ＋
１４，＄ｎ＋１０，＄ｎ＋ｃの順に転送される。次に＄
ｎ＋８番地に例外アドレスＩＡＲｋ、そして最後に＄ｎ
＋４番地に例外コマンドＣＭＤｋを転送する。

以上のように、ＦＰＵ１０１は、退避命令であるＦＳＡ
ＶＥコマンドを受け付けたときＥＵ２０２の状態と実行
しているコマンドの種類（処理時間が長いか短いか）に
よつて、処理を中断するか、そのまま実行中の処理を行
ないＦＳＡＶＥコマンドの処理を保たせるかを選択させ
ており、状況に応じた退避が可能となる。

さらに、レジスタの内部状態を退避させると共にコプロ
セツサの識別子（ＣＯＰ・ＩＤ），転送語数（ＷＣ），
ＥＸ１，ＥＸ０，ＯＰＬ，ＥＸＣＯ，ＦＩＲＲＱ等の退
避情報を付帯させており、後述する復帰処理の際の便宜
を図つている。

先に、ＦＰＵ１０１がＣＰＵ１００から無条件にＦＳＡ
ＶＥコマンドを受付ける点について述べたが、その理由
について説明する。

ＦＳＡＶＥの時間的な基準として、次の４つがある。

1)．ＣＰＵがＦＳＡＶＥを発行 2)．ＦＰＵがＦＳＡＶＥを受付け 3)．ＦＰＵがＦＳＡＶＥの実行開始 4)．ＦＰＵがＦＳＡＶＥの実行終了また、ＦＳＡＶＥに対するＣＰＵ１００への受付け応答
は、次の２つが考えられる。

１）ＦＳＡＶＥを受付けてから、実行の準備をする（無
条件受付け）。

２）実行の準備ができてから、ＦＳＡＶＥを受付ける。

今、ＦＰＵ１０１においてＦＳＡＶＥの実行時間を短縮
する対策とさて、なるべくＦＳＡＶＥ受付け時に実行中
のコマンドはその終了を待つ事を基本に、実行時間の長
いコマンドについては中断し、ＦＳＡＶＥ受付けから実
行開始までの実行準備時間の増大を防いでいる。

この、実行準備時間の短縮の対策をとつているＦＰＵに
限つて、１）のＦＳＡＶＥを受付けてから、実行の準備
をする方が、その対策が効果的なものとなる。従つて、
ＦＰＵは無条件受付を行なつているのである。

(2) 復帰命令の実行ＦＰＵ０１の内部状態や退避情報を、ＲＡＭ１０１など
外部リソースから入力する処理、すなわち復帰を行なう
ＦＲＥＳＴコマンドについて説明する。この時、入力す
る内部状態や情報は、ＦＳＡＶＥコマンドで出力された
スタツク・フレームである。

ＣＰＵ１００と、ＦＰＵ１０１、そしてＲＡＭ１０３の
間での、ＦＲＥＳＴコマンドの実行手順を第１９図に示
す。

ＣＰＵ１００は、ＦＰＵ１０１に対してＦＲＵＥＳＴコ
マンドを発行する。その直後にＦＰＵ１０１は、ＲＡＭ
１０３に対しフレーム・ヘツダを、ＦＰＵ１０１へ転送
される。ＲＡＭ１０３より転送されるフレームヘツダ
は、第６図のＦＳＡＶＥコマンドで、退避情報として転
送されたものと同一である。

これに対し、ＦＰＵ１０１は、内部状態が完全にアイド
ルの時だけ、ＦＲＥＳＴコマンドを受けつける。ＦＰＵ
１０１が、自らの内部状態を判定し、その結果をＣＰＵ
１００に対しＣＰＳＴ２〜ＣＰＳＴ０を介し通知する。

もし、ＦＰＵ１０１の内部に未実行、あるいは実行中の
コマンドがある場合、ＦＲＥＳＴコマンドが受付けられ
ない通知を受けたＣＰＵ１００は、ＲＡＭ１０３に対
し、再びフレーム・ヘツダの転送を指示し、ＦＰＵ１０
１は、再び内部状態の判定をする。ＦＰＵ１０１の内部
に未実行、あるいは実行中のコマンドが完全に終了する
まで、この手順が繰り返される。

ＦＰＵ１０１内部にあるコマンドが完全に終了の場合
は、ＣＰＵ１００にＦＲＥＳＴコマンドの受付けを通知
した後に、ＦＰＵ１０１は命令アドレスを発行する。ま
たＦＰＵ１０１はＲＡＭ１０３より転送されたフレーム
・ヘツダの転送語数のチエツクをする。

フレーム・ヘツダのチエツクは、ＦＳＡＶＥコマンドに
より退避されたフレーム・ヘツダ内の、ＥＸ１，ＥＸ
０，ＯＰＬの組合せと、転送語数の対応を調べるもので
あり、第５表に示される、ＦＳＡＶＥコマンド時のＥＸ
１，ＥＸ０，ＯＰＬと転送語数の対応と一致すれば、転
送語数正常と判定し、ＣＰＵ１００に転送語数正常を通
知する。また、一致していない場合は、語数例外と判定
し、ＣＰＵ１００に通知する。

語数正常の場合は、ＣＰＵ１００はＲＡＭ１０３に、残
りの退避する情報（ＦＳＡＶＥコマンドで退避した情
報）を、ＦＰＵ１０１へ転送させる。ＦＰＵ１０１は、
フレーム・ヘツダで得た情報から、転送されてくる情報
のフオーマツトと、その内容、および転送順序を認識し
ている為、それらを、対応する内部のレジスタに格納す
ることができる。

ここで、ＦＰＵ１００が入力する情報のフオーマツト
は、ＦＳＡＶＥコマンドで出力したものと同じ内容であ
るが、ＦＳＡＶＥの時のは、転送順序が異なる。ＦＰＵ
１０１が入力する情報のフオーマツトは６種類あり、第
２０図〜第２５図に転送される内容，順序およびメモリ
イメージを示す。図中、＊１，＊２）印の意味は、第７
図〜第１２図と同様である。

第２０図は、ＲＡＭ１０３内に格納されているフレーム
ヘツドのＥＸ１，ＥＸ０，ＯＰＬのフイールドが、ＥＸ
１，ＥＸ０＝００(アイドル状態)，ＯＰＬ＝０（未実行
コマンドなし）の時の、ＦＰＵ１０１が入力する、情報
のフオーマツトである。第７図のＦＳＡＶＥコマンドに
より、ＦＰＵ１０１からＲＡＭ１０３に退避された情報
と対応しており、ＦＲＥＳＴコマンドでは、ＲＡＭ１０
３から、ＦＰＵ１０１へ、転送される。このフレームヘ
ツドの転送語数は、０を示しフレームヘツド以外の転送
がない事を表わしている。

第２２図は、第２０図と同様に、ＦＲＥＳＴコマンドで
ＦＰＵ１０１に入力する情報の内容と、転送順序であ
る。この転送内容は、ＦＳＡＶＥコマンドによりＲＡＭ
１０３に退避されたものと対応しており、ＦＰＵ１０１
に復帰する際は、転送順序だけが異なる。フレームヘツ
ダが示すＦＰＵ１０１の実行状況は、ＥＸ１，ＥＸ０＝
００（アイドル状態），ＯＰＬ＝１(未実行コマンドあ
り)であり、転送語数は６ワードである。

転送順序は、まずＲＡＭ１０３のアドレス＄ｎに格納さ
れているフレームヘツダを転送し、次に＄ｎ＋４の未実
行コマンドを転送し、次に＄ｎ＋８の未実行アドレスを
転送し、最後に３ワード分のオペランドを下位バイトよ
り＄ｎ＋ｃ，＄ｎ＋１０，＄ｎ＋１４の順で転送する。

第２３図は、ＦＲＥＳＴコマンドでＦＰＵ１０１に入力
するスタツクフレームで、ＦＰＵの実行状況がＥＸ１，
ＥＸ０＝００，ＯＰＬ＝１の時にＦＳＡＶＥコマンドに
より退避した情報である、第９図と対応している。第２
３図で、ＲＡＭ１０３からＦＰＵ１０１に転送される情
報の内容と、第８図で、ＦＰＵ１０１からＲＡＭ１０３
に転送された情報は一致している。相違点は転送順序で
フレームヘツダの転送を除き、ＦＰＵ１０１−ＲＡＭ１
０３間の転送では、ＲＡＭ１０３のアドレスの大きい方
から小さい方へ転送したが、ＲＡＭ１０３−ＦＰＵ１０
１間の転送は、逆にＲＡＭ１０３のアドレスの小さい方
から大きい方に向つて転送される。

同様に第２３図のＦＰＵ１０１がＦＲＥＳＴコマンドで
入力する情報は、第１０図でＦＰＵ１０１がＦＳＡＶＥ
コマンドにより退避した情報と対応している。

以下、第２３図と第１１図，第２５図と第１２図が、そ
れぞれＦＳＡＶＥコマンドで退避した情報と、ＦＲＥＳ
Ｔコマンドで復帰する情報とが対応している。

ＦＲＥＳＴコマンドを実行することで、ＦＰＵ１０１
は、入力された情報のフオーマツトの内容に対応した状
態に戻る。フレーム・ヘツダ中のＥＸ１，ＥＸ０，ＯＰ
Ｌの値と、ＦＲＥＳＴによつて回復される状態と、ＦＲ
ＥＳＴコマンド実行直後の状態を第６表に示す。

第６表のように、ＦＲＥＳＴコマンドによりＦＰＵ１０
１はＦＳＡＶＥコマンドにより、コマンド実行を中断し
た時点から処理を再開する。

また、ＦＳＡＶＥコマンドにより、メモリに退避したフ
レーム・ヘツドの利用方法として、 1)．異常停止しているＦＰＵを、例外解析終了後、再起
動される為に、ＥＸ０，ＥＸ１＝１１の状態のフレーム
・ヘツドを００に変え、ＦＰＵに復帰する。

2)．フレーム・ヘツドのＣＯＰ・ＩＤを変える事により、他のＦＰＵに復帰する。

等が考えられ、退避した状態とは異なる状態などから命
令の再開が可能となる。

このようにＦＰＵ１０１へ退避情報を復帰させる際に、
内部状態に応じてＦＲＥＳＴコマンドを受付けるか否か
正当性を判断し、転送語数を確認して退避を行なうた
め、他の命令実行中のＦＰＵ１０１の動作に悪影響など
を与えることなく復帰をすることが可能となる。

更に、他の実施例について述べる。

ＦＳＡＶＥ，ＦＲＥＳＴの実行時間を短縮する為の着目
点は、ＦＳＡＶＥを受付けた時に実行中のコマンドをど
う扱うかによつて、１）実行中のコマンドを中断した後、ＦＳＡＶＥの実行
を開始すると、その中断による途中結果も退避する必要
が生じ、転送数が増え、結果としてＦＳＡＶＥの実行時
間が長くなる。

２）実行中のコマンドの終了を待つた後に、ＦＳＡＶＥ
の実行を開始すれば、中断による途中結果を退避する必
要がなく、転送数が減る。

という点にある。

したがつて、ＦＳＡＶＥ，ＦＲＥＳＴの実行時間の短縮
は、ＦＳＡＶＥ受付けから実行までの時間と、転送数と
のトレードオフによる。

その解として、実行中のコマンドの実行時間により中断
したり終了を待つたりする方法を採用したわけである
が、中断する実行時間の長いコマンドについても、転送
数を少なくする対策として、コマンドの処理動作を検討
し、中断した場合に転送数が少なくすむポイントを数ケ
所設け、そのポイントで中断する方式を採ると一層効果
的である。

本発明は、ＦＰＵに限定されるものではなく、ホストと
なるプロセツサのコプロセツサに広く適用可能である。
（すなわち、ホストとなり得るプロセツサから退避・復
帰命令がなされるプロセツサには適用できるものであ
る。）また、本発明にかかる記憶装置は外部記憶装置に限らず
プロセツサ内部に設てもよい。更に記憶装置にキヤシユ
を設けたものであれば、高速実行の点でより効果であ
る。

〔発明の効果〕

本発明によれば、退避命令、及び復帰命令に対して、命
令受付け時の必要最小限の情報のみ、記憶装置に転送
し、または記憶装置から転送されるので、退避命令，復
帰命令の転送に要する時間も必要最小限となり、この両
命令の実行時間を短縮できる。

【図面の簡単な説明】

第１図は本発明にかかる浮動小数点演算プロセツサのブ
ロツクの一実施例を示す図、第２図は本発明の一実施例
にかかるコプロセツサを含むマイコンシステムの全体
図、第３図はフオーマツト変換機能を説明する図、第４
図は本発明にかかるコマンド・パイプ・ライン制御のタ
イミングを示す図、第５図は本発明の一実施例にかかる
FSAVEコマンドの実行手順を示す図、第６図は本発明に
かかるフレーム・ヘツダのフオーマツトを説明する図、
第７図〜第１２図は退避情報のフオーマツトの一実施例
を示す図、第１３図〜第１８図は浮動小数点演算器の内
部状態を説明するタイミングを示す図、第１９図は本発
明の一実施例にかかるＦＲＥＳＴコマンドの実行手順を
示す図、第２０図〜第２５図は復帰情報のフオーマツト
の一実施例を示す図である。１００……ＣＰＵ、１０１……ＦＰＵ、１０２……RO
M、１０３……ＲＡＭ、２００……ＢＣＵ、２０１……F
CU、２０２……ＥＵ、２０３……ＭＡＣ、２０４……命
令デコーダ、２０５……ＩＳＣ、２０６……変換データ
・バス、２０７……演算データ・バス、２０８……命令
バス、２０９……命令実行コード、２１０……ＥＵ制御
信号群、２１１……ＦＣＵ制御信号群。

───────────────────────────────────────────────────── フロントページの続き (72)発明者木田博之東京都小平市上水本町1450番地株式会社日立製作所武蔵工場内 (56)参考文献特開昭59−144955（ＪＰ，Ａ) 特開昭55−28190（ＪＰ，Ａ) 特開昭56−97154（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】命令を実行しデータを処理する第１の処理
部と、上記第１の処理部から与えられた命令を実行しデ
ータを処理する第２の処理部と上記命令又は上記データ
を保持する記憶部とを有する情報処理システムにおい
て、上記第２の処理部は演算実行ユニットを含む複数の処理
ユニットからなり、上記複数の処理ユニットはパイプラ
イン処理によって動作するものであって、上記第２の処理部で実行される命令は、割込み処理の際
に上記演算実行ユニットで実行中の処理を中断して割込
み処理を行なう第１の命令と割込み処理の際に上記演算
実行ユニットで実行中の処理を終了して割込み処理を行
なう第２の命令とからなり、上記第２の処理部は、上記第１の処理部から割込み処理
を受けると、上記演算実行ユニットで実行中の命令が上
記第１の命令か上記第２の命令かを検出し、上記第１の
命令なら上記演算実行ユニットで実行中の処理を中断し
て上記複数の処理ユニットの内部情報を上記記憶部に退
避し、上記第２の命令なら上記演算実行ユニットで実行
中の処理を終了してから上記複数の処理ユニットの内部
情報を上記記憶部に退避し、上記割込み処理を実行する
ことを特徴とする情報処理システム。
【請求項２】請求項第１項において、上記第１の命令と上記第２の命令は、命令の処理時間に
よって分類していることを特徴とする情報処理システ
ム。
【請求項３】請求項第１項又は第２項において、上記第１の命令は、浮動小数点処理命令のＩＥＥＥ剰余
演算命令、剰余演算命令、ＳＩＮ変換命令、ＣＯＳ変換
命令、ＴＡＮ変換命令、ＳＩＮ・ＣＯＳ同時変換命令を
含むことを特徴とする情報処理システム。
【請求項４】請求項第１項又は第２項において、上記第２の命令は、一般演算命令、座標変換用演算命
令、判定命令、分岐命令、転送命令、特殊処理命令を含
むことを特徴とする情報処理システム。
【請求項５】請求項第１項、第２項又は第４項におい
て、上記第２の命令は、浮動小数点処理命令の加算命令、減
算命令、乗算命令、除算命令、スケーリング命令、絶対
値命令、符号反転命令、平方根命令、整数値化命令、指
数値抽出命令、仮数値抽出命令を含むことを特徴とする
情報処理システム。
【請求項６】請求項第１項において、上記第１の命令の実行中に上記割込み処理が発生した場
合には、予め定められた中断ポイントまで処理を実行
し、上記複数の処理ユニットの内部情報を上記記憶部に
退避して割込み処理を実行することを特徴とする情報処
理システム。
【請求項７】請求項第１項又は第６項において、上記退避する内部情報は、上記演算ユニットの内部情報
と他の複数の処理ユニットのうち処理のされていない命
令に関する情報であることを特徴とする情報処理システ
ム。
【請求項８】請求項第１項、第６項又は第７項におい
て、上記退避する内部情報は、上記第２の処理部の識別符号
と、上記記憶部への転送語数と、内部状態をコード化し
た情報を含んで構成されるフレームヘッダを有すること
を特徴とする情報処理システム。
【請求項９】命令を実行しデータを処理する第１の処理
部と、上記第１の処理部から与えられた命令を実行しデ
ータを処理する第２の処理部と上記命名又は上記データ
を保持する記憶部とを有する情報処理システムにおい
て、上記第２の処理部は演算実行ユニットを含む複数の処理
ユニットからなり、上記複数の処理ユニットはパイプラ
イン処理によって動作するものであって、上記第１の処
理部から受けた割込み処理を実行した後の復帰命令の実
行は、上記割込み処理のために退避した上記第２の処理
部の識別符号と内部状態を示す内部情報を含んで構成さ
れる退避情報から、上記識別符号が上記第２の処理部の
退避情報であることを検出して、退避した上記内部情報
を復帰させることを特徴とする情報処理システム。
【請求項１０】請求項第９項において、上記割込み処理のために退避した上記退避情報に処理を
行ない、上記退避情報を変更して復帰することを特徴と
する情報処理システム。
【請求項１１】請求項第９項又は第１０項において、上記退避情報の内部情報は、上記演算ユニットの情報と
他の複数の処理ユニットとの情報を含むことを特徴とす
る情報処理システム。
【請求項１２】請求項第９項、第１０項又は第１１項に
おいて、上記退避情報には、上記記憶部への転送語数を含み、上
記転送語数で示される語数の内部情報を復帰することを
特徴とする情報処理システム。