JPH05143320A - 浮動小数点演算方式および浮動小数点演算装置 - Google Patents
浮動小数点演算方式および浮動小数点演算装置Info
- Publication number
- JPH05143320A JPH05143320A JP3332637A JP33263791A JPH05143320A JP H05143320 A JPH05143320 A JP H05143320A JP 3332637 A JP3332637 A JP 3332637A JP 33263791 A JP33263791 A JP 33263791A JP H05143320 A JPH05143320 A JP H05143320A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- post
- floating
- register
- floating point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
Abstract
(57)【要約】
【目的】 スループットが高く、しかも少ないハードウ
ェアの規模で後処理を行える浮動小数点演算プロセッサ
を提供する。 【構成】 コマンドの指示に従って、加算、減算等の浮
動小数点演算を行い、その後に丸め、正規化、例外検出
等の後処理を行って演算結果を得る浮動小数点演算装置
において、後処理の要／不要を判定して不要の場合には
後処理を省略するようにした。 【効果】 通常の演算処理において後処理が必要なのは
全体の数パーセントであるため、後処理を省略すること
により、システム全体のスループットが大幅に向上す
る。
ェアの規模で後処理を行える浮動小数点演算プロセッサ
を提供する。 【構成】 コマンドの指示に従って、加算、減算等の浮
動小数点演算を行い、その後に丸め、正規化、例外検出
等の後処理を行って演算結果を得る浮動小数点演算装置
において、後処理の要／不要を判定して不要の場合には
後処理を省略するようにした。 【効果】 通常の演算処理において後処理が必要なのは
全体の数パーセントであるため、後処理を省略すること
により、システム全体のスループットが大幅に向上す
る。
Description
【０００１】
【産業上の利用分野】本発明はデータ処理技術さらには
浮動小数点演算方式に適用して有効な技術に関し、例え
ば浮動小数点の仮数部と指数部について演算を行い、そ
の後に丸め、正規化、例外検出等の後処理を行って演算
結果を得る浮動小数点演算プロセッサに利用して有効な
技術に関する。
浮動小数点演算方式に適用して有効な技術に関し、例え
ば浮動小数点の仮数部と指数部について演算を行い、そ
の後に丸め、正規化、例外検出等の後処理を行って演算
結果を得る浮動小数点演算プロセッサに利用して有効な
技術に関する。
【０００２】
【従来の技術】浮動小数点演算に関する仕様を規定する
ＩＥＥＥ７５４規格では、加算、減算等の演算を行った
後、切り捨て、切り上げ、四捨五入等の丸め処理や、仮
数部の最上位ビットが１になるように指数部と仮数部の
関係を調整する正規化処理、オーバーフロー、アンダー
フロー等の発生を検出して割込みをかけたりフラグ等に
反映したりする例外検出処理を行うべきことが決められ
ている。これらの規格に厳密に従うように作られた浮動
小数点演算プロセッサ（以下、ＦＰＵと称する）として
図１０に示すような構成のＦＰＵが開発されている（日
経エレクトロニクス、１９８８年１２月１２日号、Ｎ
ｏ．４６２、第２０７頁〜第２１７頁）。
ＩＥＥＥ７５４規格では、加算、減算等の演算を行った
後、切り捨て、切り上げ、四捨五入等の丸め処理や、仮
数部の最上位ビットが１になるように指数部と仮数部の
関係を調整する正規化処理、オーバーフロー、アンダー
フロー等の発生を検出して割込みをかけたりフラグ等に
反映したりする例外検出処理を行うべきことが決められ
ている。これらの規格に厳密に従うように作られた浮動
小数点演算プロセッサ（以下、ＦＰＵと称する）として
図１０に示すような構成のＦＰＵが開発されている（日
経エレクトロニクス、１９８８年１２月１２日号、Ｎ
ｏ．４６２、第２０７頁〜第２１７頁）。
【０００３】すなわち図１０のＦＰＵは、バス制御部Ｂ
ＣＵとフォーマット変換部ＦＣＵと浮動小数点演算部Ｅ
ＣＵとパイプライン管理部ＰＭＵとから構成されてい
る。上記バス制御部ＢＣＵは、外部とのインターフェー
スに必要な信号を生成してバス制御を行うブロックで、
命令に応じて図示しない外部のＣＰＵ（マイクロプロセ
ッサ）とのハンドシェークの手順（プロトコル）を実行
するプロトコル制御論理部１１と、フォーマット変換部
の入出力データと外部メモリ上のデータの並び方との整
合をとるデータ・アライナ１２とからなる。
ＣＵとフォーマット変換部ＦＣＵと浮動小数点演算部Ｅ
ＣＵとパイプライン管理部ＰＭＵとから構成されてい
る。上記バス制御部ＢＣＵは、外部とのインターフェー
スに必要な信号を生成してバス制御を行うブロックで、
命令に応じて図示しない外部のＣＰＵ（マイクロプロセ
ッサ）とのハンドシェークの手順（プロトコル）を実行
するプロトコル制御論理部１１と、フォーマット変換部
の入出力データと外部メモリ上のデータの並び方との整
合をとるデータ・アライナ１２とからなる。
【０００４】フォーマット変換部ＦＣＵは、データ入力
時にはＦＰＵの各データ・フォーマット（整数３種、浮
動小数点３種）を、内部で使用するデータ・フォーマッ
トに変換するとともに、データ出力時には内部のデータ
・フォーマットから指定の外部データ・フォーマットに
変換する変換回路２１と、その制御論理部２２とからな
る。浮動小数点演算部ＥＣＵは、浮動小数点演算を実行
するユニットで、浮動小数点データ・レジスタ３１、仮
数算術演算回路３２、乗算器３３、指数算術演算回路３
４、初等関数の演算などに使う定数ＲＯＭ３５およびマ
イクロプログラムＲＯＭ３６等から構成される。また、
浮動小数点演算部ＥＣＵにはＩＥＥＥ規格で規定されて
いる＋／−無限大、＋／−、非数（ｎｏｔ−ａ−ｎｕｍ
ｂｅｒ）といった特有のデータ・タイプの数を扱うた
め、これに使うタグ論理演算回路３７も含む。
時にはＦＰＵの各データ・フォーマット（整数３種、浮
動小数点３種）を、内部で使用するデータ・フォーマッ
トに変換するとともに、データ出力時には内部のデータ
・フォーマットから指定の外部データ・フォーマットに
変換する変換回路２１と、その制御論理部２２とからな
る。浮動小数点演算部ＥＣＵは、浮動小数点演算を実行
するユニットで、浮動小数点データ・レジスタ３１、仮
数算術演算回路３２、乗算器３３、指数算術演算回路３
４、初等関数の演算などに使う定数ＲＯＭ３５およびマ
イクロプログラムＲＯＭ３６等から構成される。また、
浮動小数点演算部ＥＣＵにはＩＥＥＥ規格で規定されて
いる＋／−無限大、＋／−、非数（ｎｏｔ−ａ−ｎｕｍ
ｂｅｒ）といった特有のデータ・タイプの数を扱うた
め、これに使うタグ論理演算回路３７も含む。
【０００５】パイプライン管理部ＰＭＵは、上記バス制
御部ＢＣＵとフォーマット変換部ＦＣＵ、浮動小数点演
算部ＥＣＵの動作状況と、ＣＰＵからのアクセスの有無
を各マシン・サイクルごとに監視して、最適なスケジュ
ーリングを行うための制御を担当する。また、パイプラ
イン管理部ＰＭＵは、例外発生時の処理に備えて、命令
コードや命令アドレスなどの演算の履歴情報を管理する
３個の命令レジスタＩＲ1〜ＩＲ3を備える。
御部ＢＣＵとフォーマット変換部ＦＣＵ、浮動小数点演
算部ＥＣＵの動作状況と、ＣＰＵからのアクセスの有無
を各マシン・サイクルごとに監視して、最適なスケジュ
ーリングを行うための制御を担当する。また、パイプラ
イン管理部ＰＭＵは、例外発生時の処理に備えて、命令
コードや命令アドレスなどの演算の履歴情報を管理する
３個の命令レジスタＩＲ1〜ＩＲ3を備える。
【０００６】上記ＦＰＵにおける演算の処理はＣＰＵか
ら発行されるコマンドで行われる。ＦＰＵの管理部ＰＭ
Ｕがコマンドを受け取りデコードすることにより形成さ
れた制御信号に従って浮動小数点数を保持する浮動小数
点レジスタ３１から出力されたデータは演算器３２〜３
４に入力されて演算される。また、図示しないが、上記
ＦＰＵにあっては、フォーマット変換部ＦＣＵ中に演算
結果を見て切り捨て、切り上げ、四捨五入等の処理を行
う丸め回路や仮数部の表示が１／２から１の範囲になる
よう、すなわち仮数部の最上位ビットが１になるように
指数部との間で調整を行う正規化回路およびオーバーフ
ロー、アンダーフロー等の検出を行う後処理情報検出回
路が設けられている。
ら発行されるコマンドで行われる。ＦＰＵの管理部ＰＭ
Ｕがコマンドを受け取りデコードすることにより形成さ
れた制御信号に従って浮動小数点数を保持する浮動小数
点レジスタ３１から出力されたデータは演算器３２〜３
４に入力されて演算される。また、図示しないが、上記
ＦＰＵにあっては、フォーマット変換部ＦＣＵ中に演算
結果を見て切り捨て、切り上げ、四捨五入等の処理を行
う丸め回路や仮数部の表示が１／２から１の範囲になる
よう、すなわち仮数部の最上位ビットが１になるように
指数部との間で調整を行う正規化回路およびオーバーフ
ロー、アンダーフロー等の検出を行う後処理情報検出回
路が設けられている。
【０００７】図９は上記従来のＦＰＵにおけるパイプラ
イン処理の様子を示したものである。コマンドのデコー
ド処理ＤＥＣに１サイクル、浮動小数点レジスタからの
データ読み出しから演算器での演算処理ＥＸＥＣまでの
１サイクル、丸め回路での丸め処理ＲＯＵＮＤで１サイ
クル、正規化回路での正規処理ＮＯＲＭで１サイクル、
浮動小数点レジスタＦＲＧへの結果の書き込み処理ＳＴ
ＯＲＥで１サイクル合計５サイクルで完了していた。ま
た、後処理情報検出回路での後処理情報検出処理ＤＥＴ
ＥＣＴは正規化処理ＮＯＲＭのタイミングに重ねて実行
されていた。さらに、パイプライン処理を行う場合に
は、前のコマンドによる演算結果を次のコマンドで使用
する場合にデータコンフリクト（競合）のチェックおよ
びコンフリクト発生時の対策が必要になる。この処理は
コマンドの重なりが大きいほど複雑となるので、上記Ｆ
ＰＵでは図９のようにデータストア処理ＳＴＯＲＥと演
算処理ＥＸＥＣを重ねるようにしていた。
イン処理の様子を示したものである。コマンドのデコー
ド処理ＤＥＣに１サイクル、浮動小数点レジスタからの
データ読み出しから演算器での演算処理ＥＸＥＣまでの
１サイクル、丸め回路での丸め処理ＲＯＵＮＤで１サイ
クル、正規化回路での正規処理ＮＯＲＭで１サイクル、
浮動小数点レジスタＦＲＧへの結果の書き込み処理ＳＴ
ＯＲＥで１サイクル合計５サイクルで完了していた。ま
た、後処理情報検出回路での後処理情報検出処理ＤＥＴ
ＥＣＴは正規化処理ＮＯＲＭのタイミングに重ねて実行
されていた。さらに、パイプライン処理を行う場合に
は、前のコマンドによる演算結果を次のコマンドで使用
する場合にデータコンフリクト（競合）のチェックおよ
びコンフリクト発生時の対策が必要になる。この処理は
コマンドの重なりが大きいほど複雑となるので、上記Ｆ
ＰＵでは図９のようにデータストア処理ＳＴＯＲＥと演
算処理ＥＸＥＣを重ねるようにしていた。
【０００８】
【発明が解決しようとする課題】従来のＦＰＵは上記の
ように後処理を行うための回路を演算器とは別に持って
おり、パイプラインのタイミングも後処理を組み込んだ
ものになっていた。しかし、これら後処理のための回路
の規模は演算器本体と同程度に大きくなってしまうの
で、例えばＦＰＵをマイクロプロセッサと同一のチップ
上に搭載してワンチップ化しようとした場合、面積の点
から制約を受けるため必ずしも十分な量のハードウェア
を投入することができない。また、面積上の制約を受け
ない場合でも、ハードウェアの量を増やすとこれに伴っ
て論理段数や負荷容積が増大するため、特に高速のプロ
セッサを実現しようとする場合に、後処理回路を設けた
ことが原因となって動作可能なクロック周波数が低下す
るという問題が生じる。本発明は上記のような問題点を
解決するためになされたもので、その目的とするところ
は、スループットが高く、しかも少ないハードウェアの
規模で後処理を行える浮動小数点演算プロセッサを提供
することにある。本発明の他の目的と新規な特徴につい
ては、本明細書の記述および添付図面から明かになるで
あろう。
ように後処理を行うための回路を演算器とは別に持って
おり、パイプラインのタイミングも後処理を組み込んだ
ものになっていた。しかし、これら後処理のための回路
の規模は演算器本体と同程度に大きくなってしまうの
で、例えばＦＰＵをマイクロプロセッサと同一のチップ
上に搭載してワンチップ化しようとした場合、面積の点
から制約を受けるため必ずしも十分な量のハードウェア
を投入することができない。また、面積上の制約を受け
ない場合でも、ハードウェアの量を増やすとこれに伴っ
て論理段数や負荷容積が増大するため、特に高速のプロ
セッサを実現しようとする場合に、後処理回路を設けた
ことが原因となって動作可能なクロック周波数が低下す
るという問題が生じる。本発明は上記のような問題点を
解決するためになされたもので、その目的とするところ
は、スループットが高く、しかも少ないハードウェアの
規模で後処理を行える浮動小数点演算プロセッサを提供
することにある。本発明の他の目的と新規な特徴につい
ては、本明細書の記述および添付図面から明かになるで
あろう。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため、コマンドの指示に従い、加算、減算等の演算
を行ない、その後に丸め、正規化、例外検出等の後処理
を行なって演算結果を得る浮動小数点演算方式におい
て、後処理の要／不要を判断して不要な場合には後処理
を省略するようにしたものである。また、演算器による
演算結果を一時的に蓄えておく一時レジスタと、後処理
が必要かどうかを判定する判定部と、判定部の判定結果
に従い一時レジスタの内容を浮動小数点レジスタに転送
するか、演算器に転送するかを切り替えるスイッチ手段
とを設けるようにした。
するため、コマンドの指示に従い、加算、減算等の演算
を行ない、その後に丸め、正規化、例外検出等の後処理
を行なって演算結果を得る浮動小数点演算方式におい
て、後処理の要／不要を判断して不要な場合には後処理
を省略するようにしたものである。また、演算器による
演算結果を一時的に蓄えておく一時レジスタと、後処理
が必要かどうかを判定する判定部と、判定部の判定結果
に従い一時レジスタの内容を浮動小数点レジスタに転送
するか、演算器に転送するかを切り替えるスイッチ手段
とを設けるようにした。
【００１０】
【作用】上記手段によれば、通常の演算処理において後
処理が必要なのは全体の数パーセントであるため、後処
理を省略することにより、システム全体のスループット
が大幅に向上する。また、後処理を浮動小数点演算に使
用した演算器を使って実行できるためハードウェアの規
模を減少させることができる。
処理が必要なのは全体の数パーセントであるため、後処
理を省略することにより、システム全体のスループット
が大幅に向上する。また、後処理を浮動小数点演算に使
用した演算器を使って実行できるためハードウェアの規
模を減少させることができる。
【００１１】
【実施例】以下、本発明の実施例を図面に従って詳細に
説明する。図１は本発明を浮動小数点演算プロセッサＦ
ＰＵとマイクロプロセッサＣＰＵを同一の半導体チップ
上に搭載したプロセッサに適用した場合の、実施例の概
略構成図である。ただし、ＦＰＵは単独のコプロセッサ
として構成してもよい。この実施例では、ＣＰＵにはア
ドレスバスＡＢおよびデータバスＤＢを介して外部メモ
リＭＭや入出力用チップＩ／Ｏが接続されており、ＣＰ
Ｕは外部メモリＭＭ中に格納されているプログラムに従
って動作する。
説明する。図１は本発明を浮動小数点演算プロセッサＦ
ＰＵとマイクロプロセッサＣＰＵを同一の半導体チップ
上に搭載したプロセッサに適用した場合の、実施例の概
略構成図である。ただし、ＦＰＵは単独のコプロセッサ
として構成してもよい。この実施例では、ＣＰＵにはア
ドレスバスＡＢおよびデータバスＤＢを介して外部メモ
リＭＭや入出力用チップＩ／Ｏが接続されており、ＣＰ
Ｕは外部メモリＭＭ中に格納されているプログラムに従
って動作する。
【００１２】一方、ＦＰＵはＣＰＵからコードの形でコ
マンドを受け取り、この指令に従って動作する。ＣＰＵ
とＦＰＵとの間の信号線の主なものを示すと、ＣＰＵか
らＦＰＵにコマンドを送るコマンドバスＣＭＤＢ、ＣＰ
ＵとＦＰＵの間でデータを転送する浮動小数点データバ
スＦＤＢ、ＦＰＵからＣＰＵに例外情報（割込み情報を
含む）を送る例外情報線ＥＸＣＰがある。
マンドを受け取り、この指令に従って動作する。ＣＰＵ
とＦＰＵとの間の信号線の主なものを示すと、ＣＰＵか
らＦＰＵにコマンドを送るコマンドバスＣＭＤＢ、ＣＰ
ＵとＦＰＵの間でデータを転送する浮動小数点データバ
スＦＤＢ、ＦＰＵからＣＰＵに例外情報（割込み情報を
含む）を送る例外情報線ＥＸＣＰがある。
【００１３】図２は上記ＦＰＵの構成例を示すブロック
図である。ＦＰＵは、ＣＰＵからコマンドＣＭＤを受け
取りマイクロプログラム格納メモリＲＯＭアドレスを生
成するＲＯＭアドレス発生部ＲＡＧ、浮動小数点演算制
御及び関連する制御を行うためのマイクロプログラムを
格納するマイクロプログラム格納メモリμ−ＲＯＭ、浮
動小数点演算を実行し演算データを保持する浮動小数点
演算部ＦＥＢ、上記メモリμ−ＲＯＭの出力を受けて浮
動小数点演算部ＦＥＢに対する制御信号を発生するデコ
ード部ＤＥＣとから構成されている。またデコード部Ｄ
ＥＣ内には例外発生時にセットされる例外フラグＦｅｘ
と、ＣＰＵに対する割込み発告を知らせるための例外情
報レジスタＲｅｘが設けられている。
図である。ＦＰＵは、ＣＰＵからコマンドＣＭＤを受け
取りマイクロプログラム格納メモリＲＯＭアドレスを生
成するＲＯＭアドレス発生部ＲＡＧ、浮動小数点演算制
御及び関連する制御を行うためのマイクロプログラムを
格納するマイクロプログラム格納メモリμ−ＲＯＭ、浮
動小数点演算を実行し演算データを保持する浮動小数点
演算部ＦＥＢ、上記メモリμ−ＲＯＭの出力を受けて浮
動小数点演算部ＦＥＢに対する制御信号を発生するデコ
ード部ＤＥＣとから構成されている。またデコード部Ｄ
ＥＣ内には例外発生時にセットされる例外フラグＦｅｘ
と、ＣＰＵに対する割込み発告を知らせるための例外情
報レジスタＲｅｘが設けられている。
【００１４】次にＦＰＵの動作を説明する。コマンドバ
スＣＭＤＢを介してＣＰＵから送られてきたコマンドは
ＲＯＭアドレス発生部ＲＡＧに入力され、ここで対応す
るマイクロプログラムアドレスＭＰＡが決定される。マ
イクロプログラム格納メモリμ−ＲＯＭはマイクロプロ
グラムアドレスＭＰＡに対応するマイクロ命令ＭＩを出
力し、デコード部ＤＥＣに転送する。デコード部ＤＥＣ
ではマイクロ命令ＭＩをデコードし、演算部ＦＥＢをシ
ーケンシャルに動作させる制御信号ＣＮＴＬを作成す
る。このようにして、ＣＰＵからのコマンドで指示され
た演算が浮動小数点演算部ＦＥＢで開始されることにな
る。
スＣＭＤＢを介してＣＰＵから送られてきたコマンドは
ＲＯＭアドレス発生部ＲＡＧに入力され、ここで対応す
るマイクロプログラムアドレスＭＰＡが決定される。マ
イクロプログラム格納メモリμ−ＲＯＭはマイクロプロ
グラムアドレスＭＰＡに対応するマイクロ命令ＭＩを出
力し、デコード部ＤＥＣに転送する。デコード部ＤＥＣ
ではマイクロ命令ＭＩをデコードし、演算部ＦＥＢをシ
ーケンシャルに動作させる制御信号ＣＮＴＬを作成す
る。このようにして、ＣＰＵからのコマンドで指示され
た演算が浮動小数点演算部ＦＥＢで開始されることにな
る。
【００１５】一方、マイクロプログラム格納メモリμ−
ＲＯＭは、マイクロプログラムの出力の一部、あるいは
マイクロプログラムの出力から生成される信号である次
のサイクルのマイクロプログラムアドレス指定信号ＮＭ
ＰＡをＲＯＭアドレス発生部ＲＡＧに送り、次に実行す
るべきマイクロプログラム命令のアドレスＭＰＡを指定
する。また浮動小数点演算部ＦＥＢからはＲＯＭアドレ
ス発生部ＲＡＧに対して後処理情報ＩＮＦが送出され
る。この情報によってＲＯＭアドレス発生部ＲＡＧは後
処理が必要かどうかを判定し、マイクロプログラムアド
レスＭＰＡを変換して、マイクロプログラムを後処理ル
ーチンに分岐させる操作を行なう。逆にＲＯＭアドレス
発生部ＲＡＧからはデータのコンフリクトが発生してい
るかどうかを示すコンフリクト信号ＣＯＮＦが浮動小数
点演算部ＦＥＢに送出される。浮動小数点演算部ＦＥＢ
ではこのコンフリクト信号ＣＯＮＦを見てデータの流れ
を制御する。このデータの流れについては後に詳しく説
明する。
ＲＯＭは、マイクロプログラムの出力の一部、あるいは
マイクロプログラムの出力から生成される信号である次
のサイクルのマイクロプログラムアドレス指定信号ＮＭ
ＰＡをＲＯＭアドレス発生部ＲＡＧに送り、次に実行す
るべきマイクロプログラム命令のアドレスＭＰＡを指定
する。また浮動小数点演算部ＦＥＢからはＲＯＭアドレ
ス発生部ＲＡＧに対して後処理情報ＩＮＦが送出され
る。この情報によってＲＯＭアドレス発生部ＲＡＧは後
処理が必要かどうかを判定し、マイクロプログラムアド
レスＭＰＡを変換して、マイクロプログラムを後処理ル
ーチンに分岐させる操作を行なう。逆にＲＯＭアドレス
発生部ＲＡＧからはデータのコンフリクトが発生してい
るかどうかを示すコンフリクト信号ＣＯＮＦが浮動小数
点演算部ＦＥＢに送出される。浮動小数点演算部ＦＥＢ
ではこのコンフリクト信号ＣＯＮＦを見てデータの流れ
を制御する。このデータの流れについては後に詳しく説
明する。
【００１６】図３は上記ＲＯＭアドレス発生部ＲＡＧの
構成を示すブロック図である。ＲＡＧは、ＣＰＵが送出
したコマンドＣＭＤを取り込むコマンドキューＣＭＤＱ
と、コンフリクトチェック回路ＣＮＦＣと、先頭アドレ
ス生成回路ＩＮＩＴと、マイクロプログラムカウンタμ
ＰＣとから構成されている。上記コマンドキーＣＭＤＱ
は４段階のレジスタＱ１、Ｑ２、Ｑ３、Ｑ４で構成され
ている。このうち実行中のコマンドを保持するのはレジ
スタＱ２からＱ４であり、第１レジスタＱ１はこれらの
コマンドキューが詰まっているときに次に入ってきたコ
マンドを保持して待たせるためのものである。従って、
レジスタＱ２が空いていれば、コマンドはレジスタＱ２
にセットされる。レジスタＱ２はパイプラインの第１ス
テージ即ち演算実行ステージに対応する。同様にレジス
タＱ３はパイプラインの第２ステージ即ち後処理情報検
出ステージ、レジスタＱ４はパイプラインの第３ステー
ジ即ちデータ格納ステージに対応する。
構成を示すブロック図である。ＲＡＧは、ＣＰＵが送出
したコマンドＣＭＤを取り込むコマンドキューＣＭＤＱ
と、コンフリクトチェック回路ＣＮＦＣと、先頭アドレ
ス生成回路ＩＮＩＴと、マイクロプログラムカウンタμ
ＰＣとから構成されている。上記コマンドキーＣＭＤＱ
は４段階のレジスタＱ１、Ｑ２、Ｑ３、Ｑ４で構成され
ている。このうち実行中のコマンドを保持するのはレジ
スタＱ２からＱ４であり、第１レジスタＱ１はこれらの
コマンドキューが詰まっているときに次に入ってきたコ
マンドを保持して待たせるためのものである。従って、
レジスタＱ２が空いていれば、コマンドはレジスタＱ２
にセットされる。レジスタＱ２はパイプラインの第１ス
テージ即ち演算実行ステージに対応する。同様にレジス
タＱ３はパイプラインの第２ステージ即ち後処理情報検
出ステージ、レジスタＱ４はパイプラインの第３ステー
ジ即ちデータ格納ステージに対応する。
【００１７】一方、先頭アドレス生成回路ＩＮＩＴは上
記レジスタＱ２の出力を受けてコマンドの内容に対応し
たマイクロプログラム先頭アドレスを生成しマイクロプ
ログラムカウンタμＰＣにセットする。従って、コマン
ドの最初のマイクロプログラムアドレスＭＰＡは、先頭
アドレス生成回路ＩＮＩＴで生成したアドレスとなる。
基本的なコマンド実行は演算、後処理情報検出、データ
の格納の３ステージで終了し、これに対応するマイクロ
プログラムは先頭アドレス生成回路ＩＮＩＴのアドレス
で指定される１つのマイクロ命令で完結する。
記レジスタＱ２の出力を受けてコマンドの内容に対応し
たマイクロプログラム先頭アドレスを生成しマイクロプ
ログラムカウンタμＰＣにセットする。従って、コマン
ドの最初のマイクロプログラムアドレスＭＰＡは、先頭
アドレス生成回路ＩＮＩＴで生成したアドレスとなる。
基本的なコマンド実行は演算、後処理情報検出、データ
の格納の３ステージで終了し、これに対応するマイクロ
プログラムは先頭アドレス生成回路ＩＮＩＴのアドレス
で指定される１つのマイクロ命令で完結する。
【００１８】しかし、後処理を必要とする場合、あるい
は複雑な演算処理を含むコマンドでは複数のマイクロ命
令が順次読み出されて実行される。マイクロプログラム
が１命令で完結するか、複数命令必要とするかはマイク
ロプログラム格納メモリＲＯＭから読み出されたマイク
ロ命令の中に記述されており、複数命令必要とする場合
にはマイクロプログラムアドレス指定信号ＮＭＰＡによ
って次の命令アドレスをマイクロプログラムカウンタμ
ＰＣに知らせる。また、１命令で完結するコマンドの場
合には、演算部ＦＥＢから出力される後処理情報ＩＮＦ
に基づいてマイクロプログラムカウンタμＰＣの値を変
更するようになっている。
は複雑な演算処理を含むコマンドでは複数のマイクロ命
令が順次読み出されて実行される。マイクロプログラム
が１命令で完結するか、複数命令必要とするかはマイク
ロプログラム格納メモリＲＯＭから読み出されたマイク
ロ命令の中に記述されており、複数命令必要とする場合
にはマイクロプログラムアドレス指定信号ＮＭＰＡによ
って次の命令アドレスをマイクロプログラムカウンタμ
ＰＣに知らせる。また、１命令で完結するコマンドの場
合には、演算部ＦＥＢから出力される後処理情報ＩＮＦ
に基づいてマイクロプログラムカウンタμＰＣの値を変
更するようになっている。
【００１９】コンフリクトチェック回路ＣＮＦＣは上記
コマンドキーＣＭＤＱ内のレジスタＱ２、Ｑ３、Ｑ４内
の各コマンドが指定しているレジスタ番号を比較し、レ
ジスタ間のコンフリクトが生じるかどうかを判定する。
そして、その判定結果を示すコンフリクト信号ＣＯＮＦ
を浮動小数点演算部ＦＥＢに連絡して、後にも詳しく説
明するように、一時レジスタから演算器に直接データを
転送する等の流れの変更を行う。図４は浮動小数点演算
部ＦＥＢの構成例を示すブロック図である。
コマンドキーＣＭＤＱ内のレジスタＱ２、Ｑ３、Ｑ４内
の各コマンドが指定しているレジスタ番号を比較し、レ
ジスタ間のコンフリクトが生じるかどうかを判定する。
そして、その判定結果を示すコンフリクト信号ＣＯＮＦ
を浮動小数点演算部ＦＥＢに連絡して、後にも詳しく説
明するように、一時レジスタから演算器に直接データを
転送する等の流れの変更を行う。図４は浮動小数点演算
部ＦＥＢの構成例を示すブロック図である。
【００２０】同図において、ＦＲＧは浮動小数点データ
を保持する例えば１６本のレジスタからなる浮動小数点
レジスタで、一般にはコマンドコードの中のオペランド
指数フィールドで明示的に指定される。また、ＦＡＵは
浮動小数点レジスタＦＲＧの出力をＸバス及びＹバスか
ら入力し演算する浮動小数点演算器、ＴＲＧは演算器Ｆ
ＡＵでの演算結果を一時保持する一時レジスタ、ＥＸＤ
は演算結果を見て後処理が必要か否かを判断する後処理
情報判定回路である。この実施例では、後処理が不要な
場合には図７に示すように演算ＥＸＥＣ、後処理情報検
出ＤＥＴＥＣＴ、データ格納ＳＴＯＲＥの３ステージで
終了する。演算実行ステージＥＸＥＣは浮動小数点レジ
スタＦＲＧからデータを読み出し浮動小数点演算器ＦＡ
Ｕで演算するまでの期間である。浮動小数点演算器ＦＡ
Ｕで演算された結果は、次の後処理情報検出ステージＤ
ＥＴＥＣＴで一時レジスタＴＲＧに格納される。また同
時にこのステージで後処理情報判定回路ＥＸＤにより後
処理が必要かどうか判定する。
を保持する例えば１６本のレジスタからなる浮動小数点
レジスタで、一般にはコマンドコードの中のオペランド
指数フィールドで明示的に指定される。また、ＦＡＵは
浮動小数点レジスタＦＲＧの出力をＸバス及びＹバスか
ら入力し演算する浮動小数点演算器、ＴＲＧは演算器Ｆ
ＡＵでの演算結果を一時保持する一時レジスタ、ＥＸＤ
は演算結果を見て後処理が必要か否かを判断する後処理
情報判定回路である。この実施例では、後処理が不要な
場合には図７に示すように演算ＥＸＥＣ、後処理情報検
出ＤＥＴＥＣＴ、データ格納ＳＴＯＲＥの３ステージで
終了する。演算実行ステージＥＸＥＣは浮動小数点レジ
スタＦＲＧからデータを読み出し浮動小数点演算器ＦＡ
Ｕで演算するまでの期間である。浮動小数点演算器ＦＡ
Ｕで演算された結果は、次の後処理情報検出ステージＤ
ＥＴＥＣＴで一時レジスタＴＲＧに格納される。また同
時にこのステージで後処理情報判定回路ＥＸＤにより後
処理が必要かどうか判定する。
【００２１】後処理が必要な場合としては、切り上げを
行う場合、正規化を行う場合、及びオーバーフロー／ア
ンダーフロー等の発生に伴い結果に特定の処理を施した
りＣＰＵに例外発生を知らせる場合がある。後処理を必
要とするかどうかは、後処理情報信号ＩＮＦによってＲ
ＯＭアドレス発生部ＲＡＧに通知される。次の格納ステ
ージＳＴＯＲＥは通常は一時レジスタＴＲＧのデータを
浮動小数点レジスタＦＲＧに転送し書き込むステージで
ある。
行う場合、正規化を行う場合、及びオーバーフロー／ア
ンダーフロー等の発生に伴い結果に特定の処理を施した
りＣＰＵに例外発生を知らせる場合がある。後処理を必
要とするかどうかは、後処理情報信号ＩＮＦによってＲ
ＯＭアドレス発生部ＲＡＧに通知される。次の格納ステ
ージＳＴＯＲＥは通常は一時レジスタＴＲＧのデータを
浮動小数点レジスタＦＲＧに転送し書き込むステージで
ある。
【００２２】一方、後処理を必要とする場合には、コマ
ンドが完結していないため演算結果を浮動小数点レジス
タＦＲＧに書き込むことはできない。また、例外が発生
した場合には、コマンド再実行を可能とするため同様に
演算結果を浮動小数点レジスタＦＲＧに書き込むことは
できない。これらの状況は後処理情報判定回路ＥＸＤに
よって判定されデコード部ＤＥＣに通知され、浮動小数
点レジスタＦＲＧへの書き込みを禁止する。この実施例
では、後処理を必要とする場合には一時レジスタＴＲＧ
のデータを浮動小数点演算器ＦＡＵに転送し演算器ＦＡ
Ｕを使って後処理を行うようになっている。このために
演算器ＦＡＵの入出力端子間と、一時レジスタＴＡＧと
バスＹ、Ｗとの間にそれぞれゲートＧ１、Ｇ２、Ｇ３を
設け、データスイッチ制御回路ＳＷＣによりその切換制
御を行うようにしてある。
ンドが完結していないため演算結果を浮動小数点レジス
タＦＲＧに書き込むことはできない。また、例外が発生
した場合には、コマンド再実行を可能とするため同様に
演算結果を浮動小数点レジスタＦＲＧに書き込むことは
できない。これらの状況は後処理情報判定回路ＥＸＤに
よって判定されデコード部ＤＥＣに通知され、浮動小数
点レジスタＦＲＧへの書き込みを禁止する。この実施例
では、後処理を必要とする場合には一時レジスタＴＲＧ
のデータを浮動小数点演算器ＦＡＵに転送し演算器ＦＡ
Ｕを使って後処理を行うようになっている。このために
演算器ＦＡＵの入出力端子間と、一時レジスタＴＡＧと
バスＹ、Ｗとの間にそれぞれゲートＧ１、Ｇ２、Ｇ３を
設け、データスイッチ制御回路ＳＷＣによりその切換制
御を行うようにしてある。
【００２３】データスイッチ制御回路ＳＷＣは、後処理
情報ＩＮＦを受けて、後処理が不要な場合には書き込み
バスであるＷバスへのゲートＧ３をオンにして浮動小数
点レジスタＦＲＧへの書き込みを行う。また、後処理が
必要な場合にはＹバスへのゲートＧ２をオンにして浮動
小数点演算器ＦＡＵへの転送を行う。また、データスイ
ッチ制御回路ＳＷＣはこの他のコンフリクト信号ＣＯＮ
Ｆに従ってゲートＧ１を制御して、浮動小数点演算器Ｆ
ＡＵの出力をそのまま入力へ戻すように制御を行う。ま
た、この実施例では、演算器ＦＡＵにおいて、データフ
ォーマットの変換も行うようになっている。
情報ＩＮＦを受けて、後処理が不要な場合には書き込み
バスであるＷバスへのゲートＧ３をオンにして浮動小数
点レジスタＦＲＧへの書き込みを行う。また、後処理が
必要な場合にはＹバスへのゲートＧ２をオンにして浮動
小数点演算器ＦＡＵへの転送を行う。また、データスイ
ッチ制御回路ＳＷＣはこの他のコンフリクト信号ＣＯＮ
Ｆに従ってゲートＧ１を制御して、浮動小数点演算器Ｆ
ＡＵの出力をそのまま入力へ戻すように制御を行う。ま
た、この実施例では、演算器ＦＡＵにおいて、データフ
ォーマットの変換も行うようになっている。
【００２４】上記のようにこの実施例の浮動小数点演算
部は後処理のための丸めや正規化の専用回路を持たない
ため、ハードウェア量が少なくてすむ。一般に浮動小数
点演算において丸め、正規化等の後処理の必要となる演
算の割合はかなり小さく、演算の内容にもよるが１ない
し２％程度である。従って、後処理が不要な場合にそれ
を省略することににより、スループットが向上する。
部は後処理のための丸めや正規化の専用回路を持たない
ため、ハードウェア量が少なくてすむ。一般に浮動小数
点演算において丸め、正規化等の後処理の必要となる演
算の割合はかなり小さく、演算の内容にもよるが１ない
し２％程度である。従って、後処理が不要な場合にそれ
を省略することににより、スループットが向上する。
【００２５】図５は後処理情報判定回路ＥＸＤの構成例
を示したものである。浮動小数点演算器ＦＡＵから出力
されるデータＦＤＴは一般の浮動小数点のデータフォー
マットに従っており、図に示すように符号部Ｓ、指数
部、仮数部の３つのフィールドで構成される。また、本
来の精度に対応したビット数のみで演算すると桁落ちが
発生するので、仮数部の下位ビットには桁落ちを避ける
ため拡張フィールドＸが付加されている。浮動小数点演
算器ＦＡＵから出力されるこの他の情報としては、演算
の結果に基づいて検出されるオーバーフロー、アンダー
フローを表示するフラグＦがある。
を示したものである。浮動小数点演算器ＦＡＵから出力
されるデータＦＤＴは一般の浮動小数点のデータフォー
マットに従っており、図に示すように符号部Ｓ、指数
部、仮数部の３つのフィールドで構成される。また、本
来の精度に対応したビット数のみで演算すると桁落ちが
発生するので、仮数部の下位ビットには桁落ちを避ける
ため拡張フィールドＸが付加されている。浮動小数点演
算器ＦＡＵから出力されるこの他の情報としては、演算
の結果に基づいて検出されるオーバーフロー、アンダー
フローを表示するフラグＦがある。
【００２６】この実施例の後処理情報判定回路ＥＸＤに
は、ＦＡＵからの出力に基づいて後処理が必要かどうか
判定するため、フラグＦを検査して例外処理が必要か否
か判定する例外判定手段５１（例外処理が必要な場合、
フラグＦには“１”がセットされている）と、仮数部の
最上位ビットを検査して演算結果が正規化されているか
否か判定する正規化判定手段５２（演算結果が、正規化
されている場合、仮数部の最上位ビットは“１”であ
る）と、仮数部の拡張フィールドＸの最上位ビットを検
査して丸め処理を必要とするか否か判定する丸め判定手
段５３（丸め処理が必要な場合、拡張フィールドＸの最
上部ビットは“１”である）と、これらの判定結果をエ
ンコードして２ビットの後処理情報ＩＮＦを発生するエ
ンコーダ５４とから構成されている。なお、上記説明で
は省いたが、コマンドあるいはモード等の制御によりこ
れらの処理の全てあるいは一部を抑制することも可能で
ある。各判定手段５１〜５３の出力をエンコードする代
わりに、そのまま後処理情報ＩＮＦとしてもよい。
は、ＦＡＵからの出力に基づいて後処理が必要かどうか
判定するため、フラグＦを検査して例外処理が必要か否
か判定する例外判定手段５１（例外処理が必要な場合、
フラグＦには“１”がセットされている）と、仮数部の
最上位ビットを検査して演算結果が正規化されているか
否か判定する正規化判定手段５２（演算結果が、正規化
されている場合、仮数部の最上位ビットは“１”であ
る）と、仮数部の拡張フィールドＸの最上位ビットを検
査して丸め処理を必要とするか否か判定する丸め判定手
段５３（丸め処理が必要な場合、拡張フィールドＸの最
上部ビットは“１”である）と、これらの判定結果をエ
ンコードして２ビットの後処理情報ＩＮＦを発生するエ
ンコーダ５４とから構成されている。なお、上記説明で
は省いたが、コマンドあるいはモード等の制御によりこ
れらの処理の全てあるいは一部を抑制することも可能で
ある。各判定手段５１〜５３の出力をエンコードする代
わりに、そのまま後処理情報ＩＮＦとしてもよい。
【００２７】図６は、後処理の手順の一例を示したもの
である。この処理は、具体的にはＲＯＭアドレス発生部
ＲＡＧ内のマイクロプログラムカウンタμＰＣでハード
ウェアによりマイクロプログラム分岐することにより複
数のマイクロ命令によって行われる。この処理が開始さ
れると、まず後処理情報ＩＮＦを調べて後処理が必要で
あるか否か判定する（ステップＳ１）。そして、後処理
が必要なら、まず正規化処理が必要か判定する（ステッ
プＳ２）。ここでイエス（Ｙ）ならステップＳ３で正規
化処理を行い、ノオ（Ｎ）なら丸め処理が必要か否か判
断する（ステップＳ４）。丸め処理は、浮動小数点演算
器ＦＡＵで切り上げ処理を行うことにより実行される
（ステップＳ５）。具体的には浮動小数点演算器ＦＡＵ
で＋１演算を行うことによって実現される。
である。この処理は、具体的にはＲＯＭアドレス発生部
ＲＡＧ内のマイクロプログラムカウンタμＰＣでハード
ウェアによりマイクロプログラム分岐することにより複
数のマイクロ命令によって行われる。この処理が開始さ
れると、まず後処理情報ＩＮＦを調べて後処理が必要で
あるか否か判定する（ステップＳ１）。そして、後処理
が必要なら、まず正規化処理が必要か判定する（ステッ
プＳ２）。ここでイエス（Ｙ）ならステップＳ３で正規
化処理を行い、ノオ（Ｎ）なら丸め処理が必要か否か判
断する（ステップＳ４）。丸め処理は、浮動小数点演算
器ＦＡＵで切り上げ処理を行うことにより実行される
（ステップＳ５）。具体的には浮動小数点演算器ＦＡＵ
で＋１演算を行うことによって実現される。
【００２８】ステップＳ３の正規化処理では、浮動小数
点演算器ＦＡＵによって仮数部対して左シフト処理を、
指数部に対しシフトビット数相応の加算を行うことによ
って実現される。また、ステップＳ４でノオのときは、
例外処理が必要と判定してステップＳ６へ移行してデコ
ード部ＤＥＣの中にある例外フラグＦｅｘをセットする
とともに、ＣＰＵに対して割込みの発生とその種類を知
らせる例外情報レジスタＲｅｘをセットする（スッテプ
Ｓ７）。その後、ステップＳ１の後処理情報ＩＮＦの判
定に戻り、後処理が不要となれば本ルーチンを終了して
コマンド処理に移る。
点演算器ＦＡＵによって仮数部対して左シフト処理を、
指数部に対しシフトビット数相応の加算を行うことによ
って実現される。また、ステップＳ４でノオのときは、
例外処理が必要と判定してステップＳ６へ移行してデコ
ード部ＤＥＣの中にある例外フラグＦｅｘをセットする
とともに、ＣＰＵに対して割込みの発生とその種類を知
らせる例外情報レジスタＲｅｘをセットする（スッテプ
Ｓ７）。その後、ステップＳ１の後処理情報ＩＮＦの判
定に戻り、後処理が不要となれば本ルーチンを終了して
コマンド処理に移る。
【００２９】図７には通常動作時のパイプラインフロー
が示されている。前に説明したようにコマンドの実行は
演算実行ステージＥＸＥＣ、後処理情報検出ステージＤ
ＥＴＥＣＴ、データ格納ステージＳＴＯＲＥの３つのス
テージにより行われる。演算実行ステージＥＸＥＣは、
浮動小数点レジスタＦＲＧからデータを読み出し浮動小
数点演算器ＦＡＵで演算を行うまでのステージである。
後処理情報検出ステージＤＥＴＥＣＴでは、後処理情報
検出回路ＥＸＤで演算結果を判定し、丸め、正規化、例
外の後処理が必要かどうか調べる。このときのデータは
一時レジスタＴＲＧにセットしておく。次のデータ格納
ステージＳＴＯＲＥでは、後処理情報検出回路ＥＸＤか
らの後処理情報ＩＮＦが後処理不要を示している場合、
データスイッチ制御回路ＳＷの制御信号によりゲートＧ
３をオンにして一時レジスタＴＲＧの内容をＷバスを介
して浮動小数点レジスタＦＲＧに書き込んでコマンドの
実行を完了する。
が示されている。前に説明したようにコマンドの実行は
演算実行ステージＥＸＥＣ、後処理情報検出ステージＤ
ＥＴＥＣＴ、データ格納ステージＳＴＯＲＥの３つのス
テージにより行われる。演算実行ステージＥＸＥＣは、
浮動小数点レジスタＦＲＧからデータを読み出し浮動小
数点演算器ＦＡＵで演算を行うまでのステージである。
後処理情報検出ステージＤＥＴＥＣＴでは、後処理情報
検出回路ＥＸＤで演算結果を判定し、丸め、正規化、例
外の後処理が必要かどうか調べる。このときのデータは
一時レジスタＴＲＧにセットしておく。次のデータ格納
ステージＳＴＯＲＥでは、後処理情報検出回路ＥＸＤか
らの後処理情報ＩＮＦが後処理不要を示している場合、
データスイッチ制御回路ＳＷの制御信号によりゲートＧ
３をオンにして一時レジスタＴＲＧの内容をＷバスを介
して浮動小数点レジスタＦＲＧに書き込んでコマンドの
実行を完了する。
【００３０】一方、次のコマンドは１ステージ遅れて前
のコマンドの後処理情報検出ステージＤＥＴＥＣＴに重
なるタイミングで演算実行ステージＥＸＥＣが開始され
る。コンフリクトチェック回路ＣＮＦＣではコマンドキ
ューＣＭＤＱの各レジスタＱ２〜Ｑ４の内容からコンフ
リクトの発生を検出し、データのバイパス処理を行う。
まずＱ３のコマンド即ち第１のコマンドのデスティネー
ションレジスタ番号がＱ２のコマンド即ち第２のコマン
ドのソースレジスタ番号と一致する場合、パイプライン
上では第１のコマンドの演算実行ステージＥＸＥＣの出
力を第２のコマンドの演算実行ステージＥＸＥＣの入力
として使用する必要がある。この情報はコンクリフト信
号ＣＯＮＦによってデータスイッチ制御ＳＷＣに供給さ
れ、ここから出力される制御信号によって浮動小数点演
算器ＦＡＵの出力側に設けられたバイパス用のゲートＧ
１をオンにしてバイパス処理を行う。
のコマンドの後処理情報検出ステージＤＥＴＥＣＴに重
なるタイミングで演算実行ステージＥＸＥＣが開始され
る。コンフリクトチェック回路ＣＮＦＣではコマンドキ
ューＣＭＤＱの各レジスタＱ２〜Ｑ４の内容からコンフ
リクトの発生を検出し、データのバイパス処理を行う。
まずＱ３のコマンド即ち第１のコマンドのデスティネー
ションレジスタ番号がＱ２のコマンド即ち第２のコマン
ドのソースレジスタ番号と一致する場合、パイプライン
上では第１のコマンドの演算実行ステージＥＸＥＣの出
力を第２のコマンドの演算実行ステージＥＸＥＣの入力
として使用する必要がある。この情報はコンクリフト信
号ＣＯＮＦによってデータスイッチ制御ＳＷＣに供給さ
れ、ここから出力される制御信号によって浮動小数点演
算器ＦＡＵの出力側に設けられたバイパス用のゲートＧ
１をオンにしてバイパス処理を行う。
【００３１】次に、Ｑ４のコマンド即ち第１のコマンド
のデスティネーションレジスタ番号がＱ２のコマンド即
ち第３のコマンドのソースレジスタ番号と一致する場
合、パイプライン上では第１のコマンドの後処理情報検
出ステージＤＥＴＥＣＴの出力を第３のコマンドの演算
実行ステージＥＸＥＣの入力として使用する必要があ
る。この場合も上記と同様にしてゲートＧ２がオンとな
り一時レジスタＴＲＧの内容が浮動小数点演算器ＦＡＵ
に転送される。
のデスティネーションレジスタ番号がＱ２のコマンド即
ち第３のコマンドのソースレジスタ番号と一致する場
合、パイプライン上では第１のコマンドの後処理情報検
出ステージＤＥＴＥＣＴの出力を第３のコマンドの演算
実行ステージＥＸＥＣの入力として使用する必要があ
る。この場合も上記と同様にしてゲートＧ２がオンとな
り一時レジスタＴＲＧの内容が浮動小数点演算器ＦＡＵ
に転送される。
【００３２】図８には後処理を行う場合のパイプライン
フローが示されている。第１のコマンドの後処理情報検
出ステージＤＥＴＥＣＴにおいて後処理が必要であるこ
とが検出された場合、後処理情報信号ＩＮＦはマイクロ
プログラムカウンタμＰＣに送られ、後処理ルーチンの
先頭アドレスがマイクロプログラムアドレスＭＰＡにセ
ットされる。こうして後処理が開始される。この時同時
に後処理情報信号ＩＮＦに従ってデコード部ＤＥＣ内の
シーケンサが第２コマンドのキヤンセルを行う。
フローが示されている。第１のコマンドの後処理情報検
出ステージＤＥＴＥＣＴにおいて後処理が必要であるこ
とが検出された場合、後処理情報信号ＩＮＦはマイクロ
プログラムカウンタμＰＣに送られ、後処理ルーチンの
先頭アドレスがマイクロプログラムアドレスＭＰＡにセ
ットされる。こうして後処理が開始される。この時同時
に後処理情報信号ＩＮＦに従ってデコード部ＤＥＣ内の
シーケンサが第２コマンドのキヤンセルを行う。
【００３３】後処理ステージでは、データスイッチ制御
回路ＳＷＣがゲートＧ２をオンにして一時レジスタＴＲ
Ｇの内容を浮動小数点演算器ＦＡＵに転送し、正規化の
場合にはシフト処理を、丸めの場合には＋１の加算をそ
れぞれ行う。また例外要因の場合には対応するフラグを
セットし、ＣＰＵへの連絡の要否に応じて例外情報線Ｅ
ＸＣＰに例外の発生を知らせる信号を載せ後処理を完了
する。この図では丸めと正規化の両方が要求された場合
を示している。後処理が完了すると中断されていた第２
のコマンドが再度演算実行ステージＥＸＥＣから開始さ
れる。
回路ＳＷＣがゲートＧ２をオンにして一時レジスタＴＲ
Ｇの内容を浮動小数点演算器ＦＡＵに転送し、正規化の
場合にはシフト処理を、丸めの場合には＋１の加算をそ
れぞれ行う。また例外要因の場合には対応するフラグを
セットし、ＣＰＵへの連絡の要否に応じて例外情報線Ｅ
ＸＣＰに例外の発生を知らせる信号を載せ後処理を完了
する。この図では丸めと正規化の両方が要求された場合
を示している。後処理が完了すると中断されていた第２
のコマンドが再度演算実行ステージＥＸＥＣから開始さ
れる。
【００３４】なお、後処理情報検出ステージＤＥＴＥＣ
Ｔの次の空欄はマイクロ命令の読出に要するサイクルが
入るためである。以上説明したように上記実施例におい
ては、コマンドの指示に従って、加算、減算等の浮動小
数点演算を行い、その後に丸め、正規化、例外検出等の
後処理を行って演算結果を得る浮動小数点演算装置にお
いて、後処理の要／不要を判定して不要の場合には後処
理を省略するようにしたので、通常の演算処理において
後処理が必要なのは全体の数パーセントであるため、後
処理を省略することにより、システム全体のスループッ
トが大幅に向上するという効果がある。
Ｔの次の空欄はマイクロ命令の読出に要するサイクルが
入るためである。以上説明したように上記実施例におい
ては、コマンドの指示に従って、加算、減算等の浮動小
数点演算を行い、その後に丸め、正規化、例外検出等の
後処理を行って演算結果を得る浮動小数点演算装置にお
いて、後処理の要／不要を判定して不要の場合には後処
理を省略するようにしたので、通常の演算処理において
後処理が必要なのは全体の数パーセントであるため、後
処理を省略することにより、システム全体のスループッ
トが大幅に向上するという効果がある。
【００３５】また、演算器による演算結果を一時的に蓄
えておく一時レジスタと、後処理が必要かどうかを判定
する判定部と、判定部の判定結果に従い一時レジスタの
内容を浮動小数点レジスタに転送するか、演算器に転送
するかを切り替えるスイッチ手段とを設けるようにした
ので、後処理を浮動小数点演算に使用した演算器を使っ
て実行できるためハードウェアの規模を減少させること
ができるという効果がある。
えておく一時レジスタと、後処理が必要かどうかを判定
する判定部と、判定部の判定結果に従い一時レジスタの
内容を浮動小数点レジスタに転送するか、演算器に転送
するかを切り替えるスイッチ手段とを設けるようにした
ので、後処理を浮動小数点演算に使用した演算器を使っ
て実行できるためハードウェアの規模を減少させること
ができるという効果がある。
【００３６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、演算部内のバスが３本で構成されている
が、２本あるいは４本以上のバス構成とすることも可能
である。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、演算部内のバスが３本で構成されている
が、２本あるいは４本以上のバス構成とすることも可能
である。
【００３７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、浮動小数点演算プロセッサ
のハードウェア規模を減少させることができ、特に後処
理を不要とする通常処理の場合に最大限の性能を発揮
し、全体的にも十分な性能を得ることができる。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、浮動小数点演算プロセッサ
のハードウェア規模を減少させることができ、特に後処
理を不要とする通常処理の場合に最大限の性能を発揮
し、全体的にも十分な性能を得ることができる。
【図１】本発明に係わる浮動小数点演算方式を搭載した
プロセッサの概略構成図、
プロセッサの概略構成図、
【図２】ＦＰＵの構成例を示すブロック図、
【図３】ＲＯＭアドレス発生部ＲＡＧの構成例を示すブ
ロック図、
ロック図、
【図４】浮動小数点演算ブロックＦＥＢの構成例を示す
ブロック図、
ブロック図、
【図５】後処理検出回路ＥＸＤの構成例を示すブロック
図、
図、
【図６】後処理の手順の一例を示すフローチャート、
【図７】通常動作時のパイプラインフローを示すタイム
チャート、
チャート、
【図８】後処理を行う場合のパイプラインフローを示す
タイムチャート、
タイムチャート、
【図９】従来のＦＰＵにおけるパイプライン処理の様子
を示したタイムチャート、
を示したタイムチャート、
【図１０】従来のＦＰＵの演算及び後処理に関するブロ
ック構成図である。
ック構成図である。
ＦＰＵ 浮動小数点演算プロセッサ ＦＲＧ 浮動小数点レジスタ ＦＡＵ 浮動小数点演算器 ＲＮＤ 丸め回路 ＮＲＭ 正規化回路 ＥＸＤ 後処理情報検出回路 ＭＭ 外部メモリ ＣＭＤＢ コマンドバス ＣＭＤＱ コマンドキュー ＦＤＢ 浮動小数点データバス ＥＸＣＰ 例外情報線 μ−ＲＯＭ マイクロプログラム格納メモリ ＲＡＧ ＲＯＭアドレス発生部 ＩＮＩＴ 先頭アドレス生成回路 μＰＣ マイクロプログラムカウンタ ＤＥＣ デコード部 ＦＥＢ 浮動小数点演算部 ＣＮＦＣ コンフリクトチェック回路 ＴＲＧ 一時レジスタ ＳＷＣ データスイッチ制御回路 ＥＸＥＣ 演算実行ステージ ＤＥＤＥＣＴ 後処理情報検出ステージ ＳＴＯＲＥ データ格納ステージ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 7/50 Ｌ 9291−5Ｂ 9/28 ３１０ Ａ 9193−5Ｂ 9/38 ３７０ Ｃ 9290−5Ｂ
Claims (4)
- 【請求項１】浮動小数点データを保持するレジスタと浮
動小数点演算器とを備え、コマンドの指示に従って、加
算、減算等の浮動小数点演算を行い、その後に丸め、正
規化、例外検出等の後処理を行って演算結果を得る浮動
小数点演算装置において、後処理の要／不要を判定して
不要の場合には後処理を省略するようにしたことを特徴
とする浮動小数点演算方式。 - 【請求項２】上記後処理を、上記浮動小数点演算器を使
って実行するようにしたことを特徴とする第１項記載の
浮動小数点演算方式。 - 【請求項３】上記請求項１の浮動小数点演算方式におい
て、後処理が不要の場合には第１コマンドの演算サイク
ルの次のサイクルで、第２のコマンドの演算を実行する
ようにしたことを特徴とする浮動小数点演算方式。 - 【請求項４】浮動小数点データを保持するレジスタと浮
動小数点演算器とを備え、演算器による演算結果を一時
的に蓄えておく一時レジスタと、後処理が必要かどうか
を判定する判定部と、判定部での判定結果に従い上記一
時レジスタの内容を上記浮動小数点レジスタに転送する
か、演算器に転送するかを切り替えるスイッチ機構とを
備えた浮動小数点演算回路を有することを特徴とする浮
動小数点演算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332637A JPH05143320A (ja) | 1991-11-21 | 1991-11-21 | 浮動小数点演算方式および浮動小数点演算装置 |
| KR1019920020896A KR930010715A (ko) | 1991-11-21 | 1992-11-09 | 부동 소수점 연산방식 및 부동 소수점 연산장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332637A JPH05143320A (ja) | 1991-11-21 | 1991-11-21 | 浮動小数点演算方式および浮動小数点演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143320A true JPH05143320A (ja) | 1993-06-11 |
Family
ID=18257185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332637A Pending JPH05143320A (ja) | 1991-11-21 | 1991-11-21 | 浮動小数点演算方式および浮動小数点演算装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05143320A (ja) |
| KR (1) | KR930010715A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929556U (ja) * | 1982-08-18 | 1984-02-23 | リンナイ株式会社 | ガス器具の燃焼安全装置 |
| JPH07287648A (ja) * | 1994-04-20 | 1995-10-31 | Kofu Nippon Denki Kk | 浮動小数点演算装置 |
-
1991
- 1991-11-21 JP JP3332637A patent/JPH05143320A/ja active Pending
-
1992
- 1992-11-09 KR KR1019920020896A patent/KR930010715A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929556U (ja) * | 1982-08-18 | 1984-02-23 | リンナイ株式会社 | ガス器具の燃焼安全装置 |
| JPS6218837Y2 (ja) * | 1982-08-18 | 1987-05-14 | ||
| JPH07287648A (ja) * | 1994-04-20 | 1995-10-31 | Kofu Nippon Denki Kk | 浮動小数点演算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930010715A (ko) | 1993-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0740249B1 (en) | Data processing device with coprocessor | |
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| JPH11219302A (ja) | デ―タ・プロセッサにおいて後続の命令処理に影響を及ぼす方法および装置 | |
| US4251859A (en) | Data processing system with an enhanced pipeline control | |
| EP0316904A2 (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| US4773035A (en) | Pipelined data processing system utilizing ideal floating point execution condition detection | |
| JPH01177127A (ja) | 情報処理装置 | |
| US4677549A (en) | Pipelined data processor system having increased processing speed | |
| EP0497485A2 (en) | Computer for implementing two-operand instructions | |
| JP3822568B2 (ja) | イベント処理 | |
| US5742842A (en) | Data processing apparatus for executing a vector operation under control of a master processor | |
| US5822557A (en) | Pipelined data processing device having improved hardware control over an arithmetic operations unit | |
| EP0437207B1 (en) | Backward-compatible information processing system | |
| EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
| US5274792A (en) | Information processing apparatus with parallel instruction decoding | |
| US5247622A (en) | Id processing dedicated scsi bus interface logic circuit | |
| JPH05143320A (ja) | 浮動小数点演算方式および浮動小数点演算装置 | |
| US5781433A (en) | System for detecting failure in information processing device | |
| US4991130A (en) | Normalization control system for floating point arithmetic operation | |
| JPH0267979A (ja) | 半導体回路 | |
| JPS6236575B2 (ja) | ||
| JP3240660B2 (ja) | データ処理装置 | |
| JPH02287625A (ja) | シングルチップマイクロコンピュータ | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPH07105001A (ja) | 中央演算処理装置 |