KR930010715A - 부동 소수점 연산방식 및 부동 소수점 연산장치 - Google Patents

Abstract

데이타 치리 기술 더 나아가서는 부동 소수점 연산방식에 적용해서 유효한 부동 소수점 연산방식 및 부동 소수점 연산장치로서, FPU는 후처리를 실행하기 위한 회로를 연산기와는 다르게 갖고 있는 것을 해소하기 위해, 코맨드의 지시에 따라서, 가산, 감산등의 부동 소수점 연산을 실행하고, 그후에 반올림, 정규화, 예외 검출등의 후처리를 실행해서 연산결과를 얻는 부동 소수점 연산장치에 있어서, 후처리의 필요/불필요를 판정해서 불필요한 경우에는 후처리를 생략하도록 하였다.

이러한 부동 소수점 연산 방식 및 부동 소수점 연산 장치로서, 부동 소수점 연산 프로세서의 하드웨어 규모를 감소시킬 수가 있고 특히 후처리를 불필요하게 하는 통상 처리의 경우에 최대한의 성능을 발휘하고 전체적으로도 충분한 성능을 얻을 수가 있다.

Description

부동 소수점 연산방식 및 부동 소수점 연산장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 관한 부동 소수점 연산 방식을 탑재한 프로세서를 이용한 마이크로 컴퓨터 시스템의 구성도.

제2도는 FPU의 구성예를 도시한 블럭도.

제3도는 ROM어드레스 발생부 RAG의 구성예를 도시한 블럭도.

Claims (18)

1. 소정 연산을 실행하기 위한 명령이 저장되는 명령 메모리 상기 명령 메모리에서 공급되는 명령을 디코드하여 제어 신호를 형성하기 위한 디코드 수단과 상기 제어 신호에 의해서 제어되는 연산 유닛을 포함하며, 상기 연산유닛은 데이타를 전송하기 위한 제1의 버스수단, 상기 제1의 버스 수단상의 데이타를 저장하기 위한 메모리 수단,상기 메모리 수단에 결합되고, 공급된 데이타의 소정 연산을 실행하기 위한 연산 수단과, 상기 연산 수단에서 공급된 연산결과 데이타에 소정 처리가 필요하다고 판단할때, 상기 연산결과 데이타를 상기 메모리 수단에 저장시키는 것을 금지하기 위한 판정 수단을 구비하는 부동 소수점 연산 프로세서.
2. 특허청구 범위 제1항에 있어서, 또 상기 연산 수단의 출력 단자를 상기 제1의 버스 수단에 결합시키기 위한 제1의 스위치 수단을 갖는 부동 소수점 연산 프로세서.
3. 특허청구 범위 제2항에 있어서, 또 상기 연산 수단의 입력 단자에 결합시키는 제2의 버스 수단을 갖는 부동소수점 연산 프로세서.
4. 특허청구 범의 제3항에 있어서, 상기 연산 수단의 상기 출력 단자를 상기 제2의 버스 수단에 결합시키기위한 제2의 스위치 수단을 갖는 부동 소수점 연산 프로세서.
5. 특허청구 범위 제4항에 있어서, 또 상기 연산 수단의 상기 출력 단자를 상기 연산 수단의 입력 단자에 결합시키기 위한 제3의 스위치 수단을 갖는 부동 소수점 연산 프로세서.
6. 특허청구 범위 제5항에 있어서, 상기 소리 처리는 잘라버림, 올림 및 사사오입의 어느것인가 하나를 실행하기 위한 반올림 처리인 부동 소수점 연산 프로세서.
7. 특허청구 범위 제5항에 있어서, 상기 소정 처리는 지수부와 가수부를 소정의 관계로 조정하기 위한 정규화 처리인 부동 소수점 연산 프로세서.
8. 특허청구 범위 제5항에 있어서, 상기 소정 처리는 언더플로 또는 오버플로가 발생하였을때의 예외처리인 부동 소수점 연산 프로세서.
9. 특허청구 범위 제5항에 있어서, 또 상기 판정수단의 판정 결과에 따라서 상기 제1, 제2 및 제3의 스위치수단을 제어하기 위한 스위치 제어 수단을 갖는 부동 소수점 연산 프로세서.
10. CPU 상기 CPU에서 코맨드가 공급되는 부동 소수점 연산 프로세서 및 상기 CPU에 결합되는 메모리를 구비한 마이크로 컴퓨터 시스템에 있어서, 상기 부동 소수점 연산 프로세서는 소정 연산을 실행하기 위한 명령이 저장되는 명령 메모리 상기 명령 메모리에서 출력된 명령을 디코드하고, 제어신호를 형성하기 위한 디코드 수단과, 상기 제어 신호에 의해서 제어되는 연산 유닛을 포함하고, 상기 연산 유닛은 데이타를 전송하기 위한 제1의 버스 수단 상기 제1의 버스 수단상의 데이타를 저장하기 위한 메모리 수단, 상기 메모리 수단에 결합되고, 공급된 데이타의 소정 연산을 실행하기 위한 연산 수단과, 상기 연산 수단에서 공급된 연산 결과 데이타에 소정 처리가 필요하다고 판단할때, 상기 연산 결과 데이타를 상기 메모리 수단에 저장시키는 것을 금지하기 위한 판정 수단을 포함하며, 상기 명령 메모리는 상기 CPU에서 공급되는 코맨드에 따라서 소정 명령을 출력하는 마이크로 컴퓨터 시스템.
11. 특허청구 범위의 제10항에 있어서, 또 상기 연산 수단의 출력 단자를 상기 제1의 버스 수단에 결합시키기 위한 제1의 스위치 수단을 갖는 마이크로 컴퓨터 시스템.
12. 특허청구 범위의 제11항에 있어서, 또 상기 연산 수단의 입력 단자에 결합시키는 제2의 버스 수단을 갖는 마이크로 컴퓨터 시스템.
13. 특허청구 범위의 제12항에 있어서, 또 상기 연산 수단의 상기 출력 단자를 상기 제2의 버스 수단에 결합시키기 위한 제2의 스위치 수단을 갖는 마이크로 컴퓨티 시스템.
14. 특허청구 범위의 제13항에 있어서, 또 상기 연산 수단의 상기 출력 단자를 상기 연산 수단의 입력 단자에 결합시키기 위한 제3의 스위치 수단을 갖는 마이크로 컴퓨터 시스템.
15. 특허청구 범위의 제14항에 있어서, 상기 소정 처리는 잘라버림, 올림 및 사사오입의 어느것인가 하나를 실행하기 위한 반올림 처리인 마이크로 컴퓨터 시스템.
16. 특허청구 범위의 제15항에 있어서, 상기 소정 처리는 지수부와 가수부를 소정의 관계로 조정하기 위한 정규화 처리인 마이크로 컴퓨터 시스템.
17. 특허청구 범위의 제16항에 있어서, 상기 소정 처리는 언더플로 또는 오버플로가 발생하였을때의 예외 처리인 마이크로 컴퓨터 시스템.
18. 특허청구 범위의 제17항에 있어서, 또 상기 판정 수단의 판정 결과에 따라서 상기 제1, 제2 및 제3의 스위치수단을 제어하기 위한 스위치 제어수단을 갖는 마이크로 컴퓨터 시스템.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.