KR890013553A - 정확한 부동 소숫점 예외를 처리할 수 있는 방법 및 장치 - Google Patents

정확한 부동 소숫점 예외를 처리할 수 있는 방법 및 장치 Download PDF

Info

Publication number
KR890013553A
KR890013553A KR1019890002537A KR890002537A KR890013553A KR 890013553 A KR890013553 A KR 890013553A KR 1019890002537 A KR1019890002537 A KR 1019890002537A KR 890002537 A KR890002537 A KR 890002537A KR 890013553 A KR890013553 A KR 890013553A
Authority
KR
South Korea
Prior art keywords
floating point
exception
data processing
processing system
generating
Prior art date
Application number
KR1019890002537A
Other languages
English (en)
Other versions
KR950003200B1 (ko
Inventor
씨.한센 크라익
Original Assignee
밉스 컴퓨터 시스템즈, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 밉스 컴퓨터 시스템즈, 인코오포레이티드 filed Critical 밉스 컴퓨터 시스템즈, 인코오포레이티드
Publication of KR890013553A publication Critical patent/KR890013553A/ko
Application granted granted Critical
Publication of KR950003200B1 publication Critical patent/KR950003200B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/386—Special constructional features
    • G06F2207/3884—Pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905—Exception handling
    • G06F7/4991—Overflow or underflow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control

Abstract

내용 없음.

Description

정확한 부동 소숫점 예외를 처리할 수 있는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 방법 및 장치를 수용할수 있도록 구성된 부동 소숫점 연산이 가능한 데이터 처리 시스템 개략도,
제2A도 내지 제2D도는 승산, 제산, 가산/감산 및 단향 부동 소숫점 동작에 대한 예외 발생 시츄에이션을 플로트,
제3도는 예외-예측 회로를 형성하는데 사용된 장치의 개략도.

Claims (9)

  1. 지수부와 소수부를 가진 적어도 제1 및 제2오퍼랜드에 대한 부동 소숫점 계산을 실행하도록 동작하는 유형의 데이터 처리 시스템에서, 부동 소숫점 예외를 예측하는 방법은 상기 제1 및 제2오퍼랜드의 지수부들의 조합과, 실행될 계산을 통해 형성된 기설정된 기준을 비교하는 단계와, 상기 동작의 성능이 부동 소숫점 예외를 야기시키게 될것임을 지시하는 예외 예측 신호를 생성하는 단계를 구비하는 것을 특징으로하는 부동 소솟점 예의 예측방법.
  2. 제1항에 있어서, 상기 데이터 처리 시스템은 다수의 명령들을 여러 실행 단계에 존재시키는 파이프라인 구조에서 명령을 실행하도록 동작하는 시스템이고, 부동 소숫점 계산이 완료될때까지 다른 모든 동작을 일시적으로 중지시킴으로써 상기 예측 신호 발생에 응답하는 단계를 포함하는 것을 특징으로하는 방법.
  3. 제2항에 있어서, 부동 소숫점 예외가 발생하면 부동 소숫점 계산의 완료시 인터럽트 신호를 생성하는 단계와, 부동 소숫점 예외를 처리하는 단계와, 부동 소숫점 명령을 즉시 수반하는 다음 명령의 실행을 위해 억세싱하므로써 다른 모든 동작을 다시 계속하는 단계를 포함하는 것을 특징으로하는 방법.
  4. 적어도 한쌍의 프로세서 유닛을 가지고, 이중 한 프로세서 유닛은 지수부 및 소수부를 가지는 제1 및 제2오퍼랜드에 대한 부동 소숫점 계산을 실행하도록 동작하고, 나머지 프로세서 유닛은 상기 전자의 프로세서 유닛에 의해 실행되는 부동 소숫점 계산을 실행하도록 동작하고, 나머지 프로세서 유닛은 상기 전자의 프로세서 유닛에 의해 실행되는 부동 소숫점 계산과 병령 동작으로 다른 데이터 처리 엄무를 실행하도록 동작하는 유형의 데이터 처리 시스템에서, 상기 전자의 프로세서 유닛에 의해 실행될 다른 유형의 부동 소수점 계산을 위해 부동 소숫점 예외 발생 기중을 형성하는 단계와, 상기 제1 및 제2오퍼랜드의 지수부 조합과 실행될 부동 소숫점 계산에 대한 기준을 비교하는 단계와, 상기 비교 단계가 사용된 기준에 따라 예외가 발생할 것임을 지시할 때 부동 소숫점 예외 예측 신호를 발생하는 단계와, 부동 소숫점 예외 예측 신호의 존재에 응답해서 후자의 프로세서 유닛의 동작을 일시적으로 중지시키는 단계를 구비하는 것을 특징으로하는 부동 소숫점 예외 예측 방법.
  5. 제4항에 있어서, 상기 계산 결과가 부동 소숫점 예외일 때 인터럽트 신호를 생성하는 단계와, 상기 예외를 야기시킨 상기 부동 소숫점 오퍼랜드를 부분적으로 조절하므로써 부동 소숫점 예외를 처리하도록 상기 인터럽트에 응답하여 후자의 프로세서 유닛의 동작을 다시 게속하는 단계와, 조절된 부동 소수점 오퍼랜드를 갖고 상기 부동 소숫점 계산을 재실행하는 단계를 포함하는 것을 특징으로하는 방법.
  6. 명령들이 단계적으로 디코드되고 실행되는 파이프라인식 아키텍처를 가지고 프로세스 유닛이 지수부와 소수부를 가진 적어도 두 오퍼랜드를 내재한 부동 소숫점 계산을 처리 하도록 부동 소숫점 명령에 따라 동작하는 계산 유닛을 포함하는 유형의 데이터 처리 시스템에 있어서, 부동 소숫점 가산, 감산, 승산 및 제산 동작에 대한 부동 소숫점 예외를 예측할 수 있는 장치는 부동 소숫점 예외 발생 가능성을 지시하는 예측 신호를 생성하기 위해, 오퍼랜드에 대해 실행될 부동 소숫점 동작에 의해 결정된 기준과 상기 두 오퍼랜드의 지수부들은 비교하는 수단과, 부동 소숫점 동작이 완료될때까지 상기 데이터 처리 시스템의 동작을 중지시키기 위해 예측 신호에 응답하는 수단과, 부동 소숫점 예외가 발생했을 때 계산 완료시 인터럽트 신호를 생성하는 수단과, 상기 부동 소숫점 예외를 처리하고, 부동 소숫점 명령의 재실행을 통해 상기 데이터 처리 시스템의 동작을 다시 계속하게하는 수단을 구비히는 것을 특징으로하는 데이터 처리 시스템.
  7. 적어도 한쌍의 프로세서 유닛을 가지고, 이중 한 프로세서 유닛은 지수부 및 소수부를 가지는 제1 및 제2오퍼랜드에 대한 부동 소숫점 계산을 실행하도록 동작하고, 나머지 프로세서 유닛은 부동 소숫점 계산과 병렬 동작으로 다른 데이터처리 업무를 생성하도록 동작하는 유형의 데이터 처리 시스템에서, 부동 소솟점 동작 예외를 처리하는 장치는 제1프로세스 유닛과, 가산, 감산 및 단항 연산을 위해 상기 부동 소숫점 오퍼랜드와 기설정된 제1기준을 비교하고, 이 비교가 부동소숫점 예외가 발생할 것임을 지시할 때 제1신호를 생성하는 제1회로와, 부동 소숫점 승산과 재산 계산을 위해 제1 및 제2오퍼랜드의 지수부와 기설정된 제2기준을 비교하고 이 비교가 부동 소숫점 예외가 발생할 것임을 지시할 때 제2신호를 생성하는 제2회로와, 상기 제1도는 제2신호가 존재할 때 부동 소숫점 예외 예측 신호를 제공하는 발생 수단과, 부동 소숫점 예외 예측 신호가 발생한 동안 이 신호에 응답에서 동작을 중지시키는 수단을 포함한 제2프로세서 유닛을 구비한 것을 특징으로하는 데이터 처리 시스템.
  8. 제7항에 있어서, 상기 계산이 부동 소숫점 예외가 될 때 부동 소숫점 계산 완료시에 인터럽트 신호를 생성시키는 수단과 이 예외를 처리하는 수단을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
  9. 제8항에 있어서, 상기 예외를 처리하는 수단은 오퍼랜드를 조절하는 수단과, 이 조절된 오퍼랜드를 사용하여 부동 소숫점 계산을 통해 상기 제2프로세서 유닛의 동작을 다시 시작하게 하는 수단을 포함하는 것을 특징으로 하는 데이터 처리 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890002537A 1988-02-29 1989-02-28 정확한 부동 소숫점 예외를 처리할 수 있는 방법 및 장치 KR950003200B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/161,543 US4879676A (en) 1988-02-29 1988-02-29 Method and apparatus for precise floating point exceptions
US161,543 1988-02-29
US161.543 1988-02-29

Publications (2)

Publication Number Publication Date
KR890013553A true KR890013553A (ko) 1989-09-23
KR950003200B1 KR950003200B1 (ko) 1995-04-04

Family

ID=22581611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890002537A KR950003200B1 (ko) 1988-02-29 1989-02-28 정확한 부동 소숫점 예외를 처리할 수 있는 방법 및 장치

Country Status (8)

Country Link
US (1) US4879676A (ko)
EP (1) EP0331372B1 (ko)
JP (1) JP3025776B2 (ko)
KR (1) KR950003200B1 (ko)
AU (1) AU603973B2 (ko)
CA (1) CA1295742C (ko)
DE (1) DE68926063T2 (ko)
IL (1) IL89262A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317768B1 (ko) * 1998-02-19 2001-12-22 포만 제프리 엘 Ｉｅｅｅ 호환 부동소수점 유닛

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845659A (en) * 1986-08-15 1989-07-04 International Business Machines Corporation Accelerated validity response permitting early issue of instructions dependent upon outcome of floating point operations
US5341482A (en) * 1987-03-20 1994-08-23 Digital Equipment Corporation Method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions
JPS63259727A (ja) * 1987-04-17 1988-10-26 Hitachi Ltd コプロセツサのインタ−フエイス方式
US5153848A (en) * 1988-06-17 1992-10-06 Bipolar Integrated Technology, Inc. Floating point processor with internal free-running clock
EP0365322A3 (en) * 1988-10-19 1991-11-27 Hewlett-Packard Company Method and apparatus for exception handling in pipeline processors having mismatched instruction pipeline depths
US4943941A (en) * 1989-01-13 1990-07-24 Bolt Beranek And Newman Inc. Floating point processor employing counter controlled shifting
US5134693A (en) * 1989-01-18 1992-07-28 Intel Corporation System for handling occurrence of exceptions during execution of microinstructions while running floating point and non-floating point instructions in parallel
US5093908A (en) * 1989-04-17 1992-03-03 International Business Machines Corporation Method and apparatus for executing instructions in a single sequential instruction stream in a main processor and a coprocessor
US5218711A (en) * 1989-05-15 1993-06-08 Mitsubishi Denki Kabushiki Kaisha Microprocessor having program counter registers for its coprocessors
US5058048A (en) * 1990-04-02 1991-10-15 Advanced Micro Devices, Inc. Normalizing pipelined floating point processing unit
JP3089427B2 (ja) * 1990-09-20 2000-09-18 松下電器産業株式会社 データ処理装置
JP2682232B2 (ja) * 1990-11-21 1997-11-26 松下電器産業株式会社 浮動小数点演算処理装置
JP2925818B2 (ja) * 1991-04-05 1999-07-28 株式会社東芝 並列処理制御装置
EP1071020A2 (en) * 1991-12-10 2001-01-24 Fujitsu Limited Information processing system
US5257216A (en) * 1992-06-10 1993-10-26 Intel Corporation Floating point safe instruction recognition apparatus
US5559977A (en) * 1992-08-04 1996-09-24 Intel Corporation Method and apparatus for executing floating point (FP) instruction pairs in a pipelined processor by stalling the following FP instructions in an execution stage
US5572235A (en) * 1992-11-02 1996-11-05 The 3Do Company Method and apparatus for processing image data
US5596693A (en) * 1992-11-02 1997-01-21 The 3Do Company Method for controlling a spryte rendering processor
US5481275A (en) 1992-11-02 1996-01-02 The 3Do Company Resolution enhancement for video display using multi-line interpolation
US5838389A (en) * 1992-11-02 1998-11-17 The 3Do Company Apparatus and method for updating a CLUT during horizontal blanking
US5752073A (en) * 1993-01-06 1998-05-12 Cagent Technologies, Inc. Digital signal processor architecture
JP2847688B2 (ja) * 1993-05-27 1999-01-20 松下電器産業株式会社 プログラム変換装置およびプロセッサ
US5752013A (en) * 1993-06-30 1998-05-12 Intel Corporation Method and apparatus for providing precise fault tracing in a superscalar microprocessor
WO1995016955A1 (en) * 1993-12-15 1995-06-22 Silicon Graphics, Inc. Load latency of zero for floating point load instructions using a load data queue
US5537538A (en) * 1993-12-15 1996-07-16 Silicon Graphics, Inc. Debug mode for a superscalar RISC processor
JP2815236B2 (ja) * 1993-12-15 1998-10-27 シリコン・グラフィックス・インコーポレーテッド スーパースカーラマイクロプロセッサのための命令ディスパッチ方法及びレジスタ競合についてのチェック方法
DE4434895C2 (de) * 1993-12-23 1998-12-24 Hewlett Packard Co Verfahren und Vorrichtung zur Behandlung von Ausnahmebedingungen
TW260765B (ko) * 1994-03-31 1995-10-21 Ibm
US5530663A (en) * 1994-11-14 1996-06-25 International Business Machines Corporation Floating point unit for calculating a compound instruction A+B×C in two cycles
US5548545A (en) * 1995-01-19 1996-08-20 Exponential Technology, Inc. Floating point exception prediction for compound operations and variable precision using an intermediate exponent bus
US5812439A (en) * 1995-10-10 1998-09-22 Microunity Systems Engineering, Inc. Technique of incorporating floating point information into processor instructions
US5864703A (en) * 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US7197625B1 (en) 1997-10-09 2007-03-27 Mips Technologies, Inc. Alignment and ordering of vector elements for single instruction multiple data processing
US6275838B1 (en) 1997-12-03 2001-08-14 Intrinsity, Inc. Method and apparatus for an enhanced floating point unit with graphics and integer capabilities
US6460134B1 (en) 1997-12-03 2002-10-01 Intrinsity, Inc. Method and apparatus for a late pipeline enhanced floating point unit
US6216222B1 (en) * 1998-05-14 2001-04-10 Arm Limited Handling exceptions in a pipelined data processing apparatus
US6732259B1 (en) 1999-07-30 2004-05-04 Mips Technologies, Inc. Processor having a conditional branch extension of an instruction set architecture
US7242414B1 (en) 1999-07-30 2007-07-10 Mips Technologies, Inc. Processor having a compare extension of an instruction set architecture
US6631392B1 (en) 1999-07-30 2003-10-07 Mips Technologies, Inc. Method and apparatus for predicting floating-point exceptions
US6912559B1 (en) 1999-07-30 2005-06-28 Mips Technologies, Inc. System and method for improving the accuracy of reciprocal square root operations performed by a floating-point unit
US7346643B1 (en) 1999-07-30 2008-03-18 Mips Technologies, Inc. Processor with improved accuracy for multiply-add operations
US6714197B1 (en) 1999-07-30 2004-03-30 Mips Technologies, Inc. Processor having an arithmetic extension of an instruction set architecture
US6697832B1 (en) 1999-07-30 2004-02-24 Mips Technologies, Inc. Floating-point processor with improved intermediate result handling
JP2001092662A (ja) 1999-09-22 2001-04-06 Toshiba Corp プロセッサコア及びこれを用いたプロセッサ
US6996596B1 (en) 2000-05-23 2006-02-07 Mips Technologies, Inc. Floating-point processor with operating mode having improved accuracy and high performance
US7599981B2 (en) 2001-02-21 2009-10-06 Mips Technologies, Inc. Binary polynomial multiplier
US7711763B2 (en) 2001-02-21 2010-05-04 Mips Technologies, Inc. Microprocessor instructions for performing polynomial arithmetic operations
US7162621B2 (en) 2001-02-21 2007-01-09 Mips Technologies, Inc. Virtual instruction expansion based on template and parameter selector information specifying sign-extension or concentration
US7181484B2 (en) * 2001-02-21 2007-02-20 Mips Technologies, Inc. Extended-precision accumulation of multiplier output
US7373489B1 (en) * 2004-06-30 2008-05-13 Sun Microsystems, Inc. Apparatus and method for floating-point exception prediction and recovery
US7437538B1 (en) 2004-06-30 2008-10-14 Sun Microsystems, Inc. Apparatus and method for reducing execution latency of floating point operations having special case operands
US7401206B2 (en) * 2004-06-30 2008-07-15 Sun Microsystems, Inc. Apparatus and method for fine-grained multithreading in a multipipelined processor core
JP4500183B2 (ja) 2005-02-25 2010-07-14 東芝機械株式会社 転写装置
US7451171B1 (en) 2008-03-31 2008-11-11 International Business Machines Corporation Systems, methods and computer program products for hardware assists for microcoded floating point divide and square root
US10684852B2 (en) 2017-06-23 2020-06-16 International Business Machines Corporation Employing prefixes to control floating point operations
US10514913B2 (en) 2017-06-23 2019-12-24 International Business Machines Corporation Compiler controls for program regions
US10379851B2 (en) 2017-06-23 2019-08-13 International Business Machines Corporation Fine-grained management of exception enablement of floating point controls
DE102022104815A1 (de) 2022-03-01 2023-09-07 Schaeffler Technologies AG & Co. KG Verfahren zur Steuerung eines Hybridantriebsstrangs
DE102022111312A1 (de) 2022-05-06 2023-11-09 Schaeffler Technologies AG & Co. KG Dedizierter Hybridantriebsstrang und Verfahren zu dessen Steuerung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53135531A (en) * 1977-05-02 1978-11-27 Hitachi Ltd Data processor
AU549632B2 (en) * 1981-04-23 1986-02-06 Data General Corporation Floating point notation
JPS5892041A (ja) * 1981-11-27 1983-06-01 Hitachi Ltd デ−タ処理装置
JPS5943440A (ja) * 1982-09-03 1984-03-10 Toshiba Corp 演算制御装置
EP0124517A1 (en) * 1982-10-22 1984-11-14 International Business Machines Corporation Accelerated instruction mapping external to source and target instruction streams for near realtime injection into the latter
JPS59139448A (ja) * 1983-01-28 1984-08-10 Matsushita Electric Ind Co Ltd 浮動小数点乗算装置
US4773035A (en) * 1984-10-19 1988-09-20 Amdahl Corporation Pipelined data processing system utilizing ideal floating point execution condition detection
JPS61288226A (ja) * 1985-06-17 1986-12-18 Panafacom Ltd 外部コンデイシヨン制御方式
US4791557A (en) * 1985-07-31 1988-12-13 Wang Laboratories, Inc. Apparatus and method for monitoring and controlling the prefetching of instructions by an information processing system
US4845659A (en) * 1986-08-15 1989-07-04 International Business Machines Corporation Accelerated validity response permitting early issue of instructions dependent upon outcome of floating point operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317768B1 (ko) * 1998-02-19 2001-12-22 포만 제프리 엘 Ｉｅｅｅ 호환 부동소수점 유닛

Also Published As

Publication number Publication date
EP0331372A3 (en) 1990-07-04
IL89262A (en) 1992-08-18
DE68926063D1 (de) 1996-05-02
DE68926063T2 (de) 1996-11-28
AU603973B2 (en) 1990-11-29
CA1295742C (en) 1992-02-11
KR950003200B1 (ko) 1995-04-04
JP3025776B2 (ja) 2000-03-27
EP0331372B1 (en) 1996-03-27
US4879676A (en) 1989-11-07
EP0331372A2 (en) 1989-09-06
IL89262A0 (en) 1989-09-10
JPH0210427A (ja) 1990-01-16
AU3076589A (en) 1989-08-31

Similar Documents

Publication Publication Date Title
KR890013553A (ko) 정확한 부동 소숫점 예외를 처리할 수 있는 방법 및 장치
KR100993998B1 (ko) 곱셈 기능을 수행하기 위한 방법 및 장치
US4172287A (en) General purpose data processing apparatus for processing vector instructions
US5003462A (en) Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means
JP3193650B2 (ja) オペレーティング・システムに影響を与えないエミュレーション・コンテキストの保管と復元を行う方法およびシステム
KR950020084A (ko) 결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법
JPS63175934A (ja) デ−タ処理装置
JPH0792739B2 (ja) 浮動小数点データ正規化方式
KR100307980B1 (ko) 산술 또는 논리 연산의 수행과 동시에 조건 코드 비트를 발생하는 방법 및 시스템
KR950033813A (ko) 데이타처리장치
JP2618187B2 (ja) マルチスカラ・プロセッサ・システムにおいて高速浮動小数点例外処理をする方法及びシステム
US4649478A (en) Operation code selected overflow interrupts
KR930010715A (ko) 부동 소수점 연산방식 및 부동 소수점 연산장치
JPS57153342A (en) Pipeline computer
GB1226125A (ko)
JPS57106963A (en) Data processing system
JP3137636B2 (ja) データ処理装置
JPS56147246A (en) Program control device
JPS6373335A (ja) 情報処理装置
JPH0259961A (ja) 情報処理装置
JPH03226830A (ja) 情報処理装置
JPS63221428A (ja) デ−タ処理装置
JPH0378832A (ja) デ―タ処理装置
JPH0439094B2 (ko)
KR970022528A (ko) 부동소수점 제산기에서의 익셉션 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090402

Year of fee payment: 15

EXPY Expiration of term